JPH0496358A - 印刷配線装置 - Google Patents
印刷配線装置Info
- Publication number
- JPH0496358A JPH0496358A JP2211544A JP21154490A JPH0496358A JP H0496358 A JPH0496358 A JP H0496358A JP 2211544 A JP2211544 A JP 2211544A JP 21154490 A JP21154490 A JP 21154490A JP H0496358 A JPH0496358 A JP H0496358A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- chips
- pads
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract description 12
- 238000000576 coating method Methods 0.000 abstract description 12
- 239000000463 material Substances 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 241000190020 Zelkova serrata Species 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高密度実装が可能な印刷配線装置に関する。
本発明は高密度実装が可能な印刷配線装置に関し、孔が
穿たれた近傍にポンディングパッドを有する印刷配線基
板の上述の孔に座ぐり部を設け、この座くり部に挿着し
たベアチップ付きのチップ固定板とを具備し、ポンディ
ングパッドとベアチップ間をポンディングすることで印
刷配線基板の厚みと略同−厚み内にベアチップを実装す
ると共に印刷配線基板の両面にベアチップを実装し得る
印刷配線装置を得るようにしたものである。
穿たれた近傍にポンディングパッドを有する印刷配線基
板の上述の孔に座ぐり部を設け、この座くり部に挿着し
たベアチップ付きのチップ固定板とを具備し、ポンディ
ングパッドとベアチップ間をポンディングすることで印
刷配線基板の厚みと略同−厚み内にベアチップを実装す
ると共に印刷配線基板の両面にベアチップを実装し得る
印刷配線装置を得るようにしたものである。
薄い外観形状を有する電子腕時計やメモリカード等の電
子機器は、内蔵される電子回路を搭載した印刷配線基板
も薄形形状が要求される。第３図は上述のような電子機
器に内蔵される印刷配線装置の断面図を示す。
子機器は、内蔵される電子回路を搭載した印刷配線基板
も薄形形状が要求される。第３図は上述のような電子機
器に内蔵される印刷配線装置の断面図を示す。
同図において、印刷配線基板ｌ上には所定パターンの銅
箔２，２′が形成され、例えば銅箔２上にベアチップ（
ＬＳＩ）３が配設され、更にベアチップ３が配設された
銅箔２近傍のパターンである銅箔２′上にもワイヤボン
ディング用のパッド４が設けられ、ベアチップ３とパッ
ド４間はワイヤ５によってボンディングされている。更
にワイヤ５０表面はその接続を保護するためスポットコ
ーティング６で覆われている。
箔２，２′が形成され、例えば銅箔２上にベアチップ（
ＬＳＩ）３が配設され、更にベアチップ３が配設された
銅箔２近傍のパターンである銅箔２′上にもワイヤボン
ディング用のパッド４が設けられ、ベアチップ３とパッ
ド４間はワイヤ５によってボンディングされている。更
にワイヤ５０表面はその接続を保護するためスポットコ
ーティング６で覆われている。
上述のような構成の印刷配線装置を例えば電子時計に適
用した場合には、ベアチップ３内に時計動作制御用のプ
ログラムを書込み、このプログラムに従って電子時計の
駆動制御を行っている。
用した場合には、ベアチップ３内に時計動作制御用のプ
ログラムを書込み、このプログラムに従って電子時計の
駆動制御を行っている。
上述のような従来の印刷配線装置ではベアチップ３及び
パッド４は印刷配線基板１上に形成され、しかもベアチ
ップ３とパッド４間を接続するワイヤ５をスポットコー
ティング６で覆う為、印刷配線基板１上にスポットコー
ティング６が盛り上がってしまう、この為、全体として
印刷配線装置の厚みが増し、印刷配線部材を含めた電子
機器内部の部品の高密度な実装ができない。
パッド４は印刷配線基板１上に形成され、しかもベアチ
ップ３とパッド４間を接続するワイヤ５をスポットコー
ティング６で覆う為、印刷配線基板１上にスポットコー
ティング６が盛り上がってしまう、この為、全体として
印刷配線装置の厚みが増し、印刷配線部材を含めた電子
機器内部の部品の高密度な実装ができない。
また、印刷配線装置の厚さが増加する問題を解決する為
印刷配線基板１の表面に凹部を設け、この凹部にベアチ
ップ３やパッド４を配設し上部をスポットコーティング
６で覆う処理も考案されているが、上述のように電子時
計等に使用される印刷配線基板１は極めて薄く、印刷配
線基板１に凹部を設けるにも限度がある。
印刷配線基板１の表面に凹部を設け、この凹部にベアチ
ップ３やパッド４を配設し上部をスポットコーティング
６で覆う処理も考案されているが、上述のように電子時
計等に使用される印刷配線基板１は極めて薄く、印刷配
線基板１に凹部を設けるにも限度がある。
さらに、従来の印刷配線装置では薄い形状とする為ベア
チップ３の配設は印刷配線基板１の片面にしかできなか
った。したがって、この点からも印刷配線装置への高密
度実装は困難であった。
チップ３の配設は印刷配線基板１の片面にしかできなか
った。したがって、この点からも印刷配線装置への高密
度実装は困難であった。
してみれば、印刷配線基板１に凹部を設ける等の方法に
よらず印刷配線装置の厚さを薄くし、且つベアチップ３
の両面実装が可能な装置が必要となる。
よらず印刷配線装置の厚さを薄くし、且つベアチップ３
の両面実装が可能な装置が必要となる。
本発明の課題は、印刷配線基板の厚みをフルに利用して
ベアチップを印刷配線基板の両面に実装できるようにす
ることである。
ベアチップを印刷配線基板の両面に実装できるようにす
ることである。
本発明の手段は次の通りである。
孔が穿設され、その表／裏面にパターン配線された印刷
配線基板、例えば皿型、口型、Ｏ型等の各種形状の孔が
考えられる。
配線基板、例えば皿型、口型、Ｏ型等の各種形状の孔が
考えられる。
上記印刷配線基板のパターン配線上に形成されたパッド
、例えば上記孔の近傍に設けられている。
、例えば上記孔の近傍に設けられている。
上記印刷配線基板に設けられた孔の内周面に取り付けら
れ、その両面に集積回路を内蔵するチップが配設された
ベアチップ取り付け部材。
れ、その両面に集積回路を内蔵するチップが配設された
ベアチップ取り付け部材。
上記チップに形成されたパッドとパターン配線上に配設
されたパッド間を接続するワイヤ。
されたパッド間を接続するワイヤ。
上記ワイヤやチップを覆って形成された被覆部。
本発明の手段の作用は次の通りである。
パターン配線が施された印刷配線基板に皿型等の孔を設
け、この孔の内周面に例えば接着、貼着等の方法で集積
回路を内蔵するチップが表／裏面に取り付けられたベア
チップ取り付け部材を固着し、実質的に上記チップを印
刷配線基板の板厚内に収納する。そして、チップ上に形
成されたパッドと前述の配線パターン上に配設されたパ
ッド間をワイヤで接続し、このワイヤ及びチップをスポ
ットコーテイング材等で構成される被覆部で覆うことに
より被覆材の層厚を薄く構成する。
け、この孔の内周面に例えば接着、貼着等の方法で集積
回路を内蔵するチップが表／裏面に取り付けられたベア
チップ取り付け部材を固着し、実質的に上記チップを印
刷配線基板の板厚内に収納する。そして、チップ上に形
成されたパッドと前述の配線パターン上に配設されたパ
ッド間をワイヤで接続し、このワイヤ及びチップをスポ
ットコーテイング材等で構成される被覆部で覆うことに
より被覆材の層厚を薄く構成する。
したがって、印刷配線基板の厚みをフルに利用して、ベ
アチップを印刷配線基板の両面に実装できる。
アチップを印刷配線基板の両面に実装できる。
以下、第１図及び第２図を参照しなから一実施例を説明
する。
する。
第１図は一実施例の印刷配線装置の側断面図の一部を示
す図である。印刷配線基板７は樹脂、又はセラミックス
等で構成され、その表面及び裏面には所定の形状にパタ
ーン配線グされた配線パターン８ａ、８ｂ、９ａ、９ｂ
が形成されている。
す図である。印刷配線基板７は樹脂、又はセラミックス
等で構成され、その表面及び裏面には所定の形状にパタ
ーン配線グされた配線パターン８ａ、８ｂ、９ａ、９ｂ
が形成されている。
この配線パターン８ａ、８ｂ、９ａ、９ｂは銅箔で構成
され、印刷配線基板７への印刷により作成される。
され、印刷配線基板７への印刷により作成される。
また、印刷配線基板７には皿型孔１０が穿設され、その
内周面１１は所謂ザラザラした状態に切削処理されてい
る。また、皿型孔１０の中央部の内径は後述するベアチ
ップ固定板１２の外径と同一であるように穿設されてい
る。
内周面１１は所謂ザラザラした状態に切削処理されてい
る。また、皿型孔１０の中央部の内径は後述するベアチ
ップ固定板１２の外径と同一であるように穿設されてい
る。
一方、ヘアチップ１３．１４は上述のヘアチップ固定板
１２の上面及び下面（表／裏面）に取り付けられている
。ヘアチップ固定板１２の外径は上述のように皿型孔１
０の中央部の内径と同一であり、ベアチップ固定板１２
は皿型孔１０の板厚方向中央部に接着剤１５により固定
されている。
１２の上面及び下面（表／裏面）に取り付けられている
。ヘアチップ固定板１２の外径は上述のように皿型孔１
０の中央部の内径と同一であり、ベアチップ固定板１２
は皿型孔１０の板厚方向中央部に接着剤１５により固定
されている。
ヘアチップ１３．１４は共に木実施例の印刷配線装置が
使用される電子機器の駆動制御回路を内蔵している。ベ
アチップ１３の上部にはパッド１３ａ、１３ｂが形成さ
れ、ベアチップ１４の下部にもパッド１４ａ、１４ｂが
形成されている。このパッド１３ａ、１３ｂ、１４ａ、
１４ｂはアルミニューム（Ａ Ｉ ）で構成されている
。ここで、パッド１３ａ、１３ｂから前述の配線パター
ン８ａ、８ｂ上に形成されたパッド８ａ’、８ｂ’へは
銅線であるワイヤ１６ａ、１６ｂが接続され、パッド１
４ａ、１４ｂから前述の配線パターン９ａ、９ｂ上に形
成されたパッド９ａ’、９ｂ’へはワイヤ１７ａ、１７
ｂが接続されている。また、ワイヤ１６ａ、１６ｂとバ
ンド８ａ’、８ｂ’の接続、及びワイヤ１７ａ、１７１
）とパッド９ａ’９ｂ’ との接続は後述するワイヤボ
ンディング法による。
使用される電子機器の駆動制御回路を内蔵している。ベ
アチップ１３の上部にはパッド１３ａ、１３ｂが形成さ
れ、ベアチップ１４の下部にもパッド１４ａ、１４ｂが
形成されている。このパッド１３ａ、１３ｂ、１４ａ、
１４ｂはアルミニューム（Ａ Ｉ ）で構成されている
。ここで、パッド１３ａ、１３ｂから前述の配線パター
ン８ａ、８ｂ上に形成されたパッド８ａ’、８ｂ’へは
銅線であるワイヤ１６ａ、１６ｂが接続され、パッド１
４ａ、１４ｂから前述の配線パターン９ａ、９ｂ上に形
成されたパッド９ａ’、９ｂ’へはワイヤ１７ａ、１７
ｂが接続されている。また、ワイヤ１６ａ、１６ｂとバ
ンド８ａ’、８ｂ’の接続、及びワイヤ１７ａ、１７１
）とパッド９ａ’９ｂ’ との接続は後述するワイヤボ
ンディング法による。
さらに、上述の構成のようにボンディングされたワイヤ
１６ａ、１６ｂ、１７ａ、１７ｂの切れ等を防止する為
、ベアチップ１３．１４、ワイヤ１６ａ、１６ｂ、１７
ａ、１７ｂを覆うようにスポットコーティング１日が施
されている。
１６ａ、１６ｂ、１７ａ、１７ｂの切れ等を防止する為
、ベアチップ１３．１４、ワイヤ１６ａ、１６ｂ、１７
ａ、１７ｂを覆うようにスポットコーティング１日が施
されている。
第２図（ａ）〜（川は上記第１図に示した印刷配線装置
の製造工程を示す工程図である。
の製造工程を示す工程図である。
先ず、第４図（ａ）に示す欅に、通常の印刷配線基板７
の上下面に所定のパターン８ａ、８ｂ、９ａ、９ｂを銅
箔で形成する。この処理は樹脂等で構成される印刷配線
基板７の 上下面に、所定のパターン形状で１ｍペイン
ト等を用いて銅箔をパターン印刷するものである。
の上下面に所定のパターン８ａ、８ｂ、９ａ、９ｂを銅
箔で形成する。この処理は樹脂等で構成される印刷配線
基板７の 上下面に、所定のパターン形状で１ｍペイン
ト等を用いて銅箔をパターン印刷するものである。
次に同図（ｂ）に示すように、上述の工程で形成した配
線パターン８ａ、８ｂ、９ａ、９ｂ上にワイヤ１６ａ、
１６ｂ等をボンディングする為のパッド８ａ’ 、８ｂ
’ 、９ａ’ ９ｂ’を形成する。
線パターン８ａ、８ｂ、９ａ、９ｂ上にワイヤ１６ａ、
１６ｂ等をボンディングする為のパッド８ａ’ 、８ｂ
’ 、９ａ’ ９ｂ’を形成する。
バンド８ａ’、８ｂ’ ９ａ’ ９Ｆ）’の形成
は導電ペースト等を用いて行われる。
は導電ペースト等を用いて行われる。
次に同ｎ （Ｃ）に示すように、印刷配線基板７の所定
位置にヘアデツプ固定板１２の外径より細いドリルを用
いて間口１０′を穿設する。
位置にヘアデツプ固定板１２の外径より細いドリルを用
いて間口１０′を穿設する。
次に同［；２１１（ｄ）に示すように、上述の開口１０
′にさらに上方よりベアチップ固定板１２の外径より太
いドリルを用いて切削処理を行い、皿型孔１０を穿設す
る。また、この時皿型孔１０の内周面ｌｌはザラザラし
た荒い仕上がりにする為仕上げ加工等の内周面１１を滑
らかにする加工は行わない。
′にさらに上方よりベアチップ固定板１２の外径より太
いドリルを用いて切削処理を行い、皿型孔１０を穿設す
る。また、この時皿型孔１０の内周面ｌｌはザラザラし
た荒い仕上がりにする為仕上げ加工等の内周面１１を滑
らかにする加工は行わない。
次に同口（ｅ３に示すように、皿型孔１０の内周面１１
に絶縁性の接着剤１５を塗布する。この接着剤１５の塗
布は後述する工程によりヘアチップ１３．１４が配設さ
れたヘアチップ固定板１２を印刷配１９１ Ｍ ｆｆｆ
７に確実に取り付ける為である。
に絶縁性の接着剤１５を塗布する。この接着剤１５の塗
布は後述する工程によりヘアチップ１３．１４が配設さ
れたヘアチップ固定板１２を印刷配１９１ Ｍ ｆｆｆ
７に確実に取り付ける為である。
ここで、ベアチップ固定板１２へのヘアチップ１３．１
４の配設は、同図に（ｆ−１）から（ｆ−５）に示す工
程により実行され、先ず所定の外径に切断されたベアチ
ップ固定板１２の上面に接着剤１９を塗布し、ベアチッ
プ１３を貼着する（ｆ−１−ｆ−３）、次に、ベアチッ
プ固定板１２の上下面を逆にして、上述と同様に接着剤
１９を塗布し、ヘアチップ１４を貼着する（ｆ−４、「
−５）。
４の配設は、同図に（ｆ−１）から（ｆ−５）に示す工
程により実行され、先ず所定の外径に切断されたベアチ
ップ固定板１２の上面に接着剤１９を塗布し、ベアチッ
プ１３を貼着する（ｆ−１−ｆ−３）、次に、ベアチッ
プ固定板１２の上下面を逆にして、上述と同様に接着剤
１９を塗布し、ヘアチップ１４を貼着する（ｆ−４、「
−５）。
上述のようにして作成されたベアチップ部２０は、同１
１Ｆ（ｆ）に示すように皿型孔１０の内部に取り付ける
。この取り付け処理は、印刷配線基Ｆｉ７の上方からベ
アチップ１３．１４が配設されたヘアチップ固定板１２
を皿型孔ｌＯに挿入し、ベアチップ固定Ｆｊ、１２の外
周が皿型孔１０の内周面１１に当接する位置、すなわち
印刷配線基板７の板厚方向の中間位置で予め塗布されて
いる接着剤１５で接着固定する。
１Ｆ（ｆ）に示すように皿型孔１０の内部に取り付ける
。この取り付け処理は、印刷配線基Ｆｉ７の上方からベ
アチップ１３．１４が配設されたヘアチップ固定板１２
を皿型孔ｌＯに挿入し、ベアチップ固定Ｆｊ、１２の外
周が皿型孔１０の内周面１１に当接する位置、すなわち
印刷配線基板７の板厚方向の中間位置で予め塗布されて
いる接着剤１５で接着固定する。
次に同図（角に示すように、ベアチップ１３．１４のパ
ッド１３ａ、１３ｂ、１４ａ、１４ｂにワイヤ１６ａ、
１６ｂ、１７ａ、１’？ｂのボンディング処理を行う、
このボンディング処理は例えば印刷配線基板７を加熱し
、ワイヤ１６ａ、１６ｂ等に超音波加振を加えワイヤ１
６ａ、１６ｂ等の先端に形成されるワイヤボールをパッ
ド１３ａ、１３ｂ等に接続することにより行われる。ま
た、ワイヤ１３ａ、１３ｂ、１４ａ、１４ｂの他端も同
様にして対応するパッド８ａ’ 、８ｂ’ 、９ａ’９
ｂ’にボンディング処理される。
ッド１３ａ、１３ｂ、１４ａ、１４ｂにワイヤ１６ａ、
１６ｂ、１７ａ、１’？ｂのボンディング処理を行う、
このボンディング処理は例えば印刷配線基板７を加熱し
、ワイヤ１６ａ、１６ｂ等に超音波加振を加えワイヤ１
６ａ、１６ｂ等の先端に形成されるワイヤボールをパッ
ド１３ａ、１３ｂ等に接続することにより行われる。ま
た、ワイヤ１３ａ、１３ｂ、１４ａ、１４ｂの他端も同
様にして対応するパッド８ａ’ 、８ｂ’ 、９ａ’９
ｂ’にボンディング処理される。
最後に、上述のようにして接続されたワイヤ１６ａ、１
６ｂ、１７ａ、１７ｂの切れ等を防止する為、皿型孔１
０内やワイヤ１６ａ、１６ｂ、１７ａ、１７ｂを覆うよ
うにスポットコーティング１８を印刷配線基板７の上下
面に施す。
６ｂ、１７ａ、１７ｂの切れ等を防止する為、皿型孔１
０内やワイヤ１６ａ、１６ｂ、１７ａ、１７ｂを覆うよ
うにスポットコーティング１８を印刷配線基板７の上下
面に施す。
上述のように処理することにより、前述の第１図に示す
印刷配線装置が作成される。
印刷配線装置が作成される。
以上のように、印刷配線基板７に皿型孔１０を形成し、
その内部にベアチップ１３．１４を配設する構成とする
ことにより、印刷配線基板７へのベアチップ１３．１４
の実装をスポットコーティング１８を従来のように高（
盛り上げることなく実現できる。
その内部にベアチップ１３．１４を配設する構成とする
ことにより、印刷配線基板７へのベアチップ１３．１４
の実装をスポットコーティング１８を従来のように高（
盛り上げることなく実現できる。
尚、本実施例では印刷配線基板７に穿設する孔の形状は
皿型にしたが、皿型に限られるものではない。
皿型にしたが、皿型に限られるものではない。
〔発明の効果〕
本発明によれば、印刷配線基板の厚みと略等しい厚みで
ベアチップを印刷配線基板に搭載することができ、高密
度実装が可能な印刷配線装置が得られる。
ベアチップを印刷配線基板に搭載することができ、高密
度実装が可能な印刷配線装置が得られる。
第１図は一実施例の印刷配線装置の側断面図、第２図は
一実施例の印刷配線装置の形成工程図、第３図は従来の
印刷配線装置の側断面図である。 ７・・・印刷配線基板、 ８ａ、８ｂ、９ａ、９ｂ−・−配線パターン、８ａ′、
８ｂ′、９ａ′、９ｂ′ １４ａ、１４ｂ−−・パッド、 １０・・・皿型孔、 １２・・・ベアチップ固定板、 １３．１４・・・ベアチップ、 １５・・・接着剤、 １６ａ、１６ｂ、１７ａ、１７ｂ・・・ワイヤ、１８・
・・スポットコーティング。 第３囚 ｑ Ｃ 第２図 け−１） （ｆ−２） （ｆ−３） 【＝：＝：：コ ご＝＝＝コー１２ ゜矢し、１２
一実施例の印刷配線装置の形成工程図、第３図は従来の
印刷配線装置の側断面図である。 ７・・・印刷配線基板、 ８ａ、８ｂ、９ａ、９ｂ−・−配線パターン、８ａ′、
８ｂ′、９ａ′、９ｂ′ １４ａ、１４ｂ−−・パッド、 １０・・・皿型孔、 １２・・・ベアチップ固定板、 １３．１４・・・ベアチップ、 １５・・・接着剤、 １６ａ、１６ｂ、１７ａ、１７ｂ・・・ワイヤ、１８・
・・スポットコーティング。 第３囚 ｑ Ｃ 第２図 け−１） （ｆ−２） （ｆ−３） 【＝：＝：：コ ご＝＝＝コー１２ ゜矢し、１２
Claims (1)
- 【特許請求の範囲】 孔が穿設され、表／裏面にパターン配線された印刷配線
基板と、 該印刷配線基板の前記パターン配線上に形成されたパッ
ドと、 前記印刷配線基板に設けられた孔の内周面に取り付けら
れ、その両面に集積回路を内蔵するチップが配設された
ベアチップ取り付け部材と、該チップに形成されたパッ
ドと前記パターン配線上のパッド間を接続するワイヤと
、 該ワイヤとチップを覆って形成された被覆部と、を有す
ることを特徴とする印刷配線装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2211544A JPH0496358A (ja) | 1990-08-13 | 1990-08-13 | 印刷配線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2211544A JPH0496358A (ja) | 1990-08-13 | 1990-08-13 | 印刷配線装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0496358A true JPH0496358A (ja) | 1992-03-27 |
Family
ID=16607589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2211544A Pending JPH0496358A (ja) | 1990-08-13 | 1990-08-13 | 印刷配線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0496358A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6395578B1 (en) | 1999-05-20 | 2002-05-28 | Amkor Technology, Inc. | Semiconductor package and method for fabricating the same |
| US6552416B1 (en) | 2000-09-08 | 2003-04-22 | Amkor Technology, Inc. | Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring |
| US6555917B1 (en) | 2001-10-09 | 2003-04-29 | Amkor Technology, Inc. | Semiconductor package having stacked semiconductor chips and method of making the same |
| US6642610B2 (en) | 1999-12-20 | 2003-11-04 | Amkor Technology, Inc. | Wire bonding method and semiconductor package manufactured using the same |
| US6737750B1 (en) | 2001-12-07 | 2004-05-18 | Amkor Technology, Inc. | Structures for improving heat dissipation in stacked semiconductor packages |
| US6798049B1 (en) | 1999-08-24 | 2004-09-28 | Amkor Technology Inc. | Semiconductor package and method for fabricating the same |
| US6879047B1 (en) | 2003-02-19 | 2005-04-12 | Amkor Technology, Inc. | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor |
| US6946323B1 (en) | 2001-11-02 | 2005-09-20 | Amkor Technology, Inc. | Semiconductor package having one or more die stacked on a prepackaged device and method therefor |
| US7154171B1 (en) | 2002-02-22 | 2006-12-26 | Amkor Technology, Inc. | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor |
| US7485490B2 (en) | 2001-03-09 | 2009-02-03 | Amkor Technology, Inc. | Method of forming a stacked semiconductor package |
| US9768124B2 (en) | 2007-02-21 | 2017-09-19 | Amkor Technology, Inc. | Semiconductor package in package |
-
1990
- 1990-08-13 JP JP2211544A patent/JPH0496358A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6395578B1 (en) | 1999-05-20 | 2002-05-28 | Amkor Technology, Inc. | Semiconductor package and method for fabricating the same |
| US6798049B1 (en) | 1999-08-24 | 2004-09-28 | Amkor Technology Inc. | Semiconductor package and method for fabricating the same |
| US6803254B2 (en) | 1999-12-20 | 2004-10-12 | Amkor Technology, Inc. | Wire bonding method for a semiconductor package |
| US6642610B2 (en) | 1999-12-20 | 2003-11-04 | Amkor Technology, Inc. | Wire bonding method and semiconductor package manufactured using the same |
| US6552416B1 (en) | 2000-09-08 | 2003-04-22 | Amkor Technology, Inc. | Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring |
| US7485490B2 (en) | 2001-03-09 | 2009-02-03 | Amkor Technology, Inc. | Method of forming a stacked semiconductor package |
| US6555917B1 (en) | 2001-10-09 | 2003-04-29 | Amkor Technology, Inc. | Semiconductor package having stacked semiconductor chips and method of making the same |
| US6946323B1 (en) | 2001-11-02 | 2005-09-20 | Amkor Technology, Inc. | Semiconductor package having one or more die stacked on a prepackaged device and method therefor |
| US6737750B1 (en) | 2001-12-07 | 2004-05-18 | Amkor Technology, Inc. | Structures for improving heat dissipation in stacked semiconductor packages |
| US6919631B1 (en) | 2001-12-07 | 2005-07-19 | Amkor Technology, Inc. | Structures for improving heat dissipation in stacked semiconductor packages |
| US7154171B1 (en) | 2002-02-22 | 2006-12-26 | Amkor Technology, Inc. | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor |
| US6879047B1 (en) | 2003-02-19 | 2005-04-12 | Amkor Technology, Inc. | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor |
| US9768124B2 (en) | 2007-02-21 | 2017-09-19 | Amkor Technology, Inc. | Semiconductor package in package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10034368B2 (en) | Flying tail type rigid-flexible printed circuit board | |
| JP2660295B2 (ja) | 電子部品搭載用基板 | |
| WO2000003572A1 (fr) | Carte de circuits imprimes et procede de fabrication associe | |
| JPH02292846A (ja) | 電子部品搭載用基板の製造方法 | |
| KR101253401B1 (ko) | 본딩용 패드의 제조 방법 | |
| JPH0496358A (ja) | 印刷配線装置 | |
| EP0598497B1 (en) | Multi-layer lead frame for a semiconductor device | |
| US6717064B1 (en) | Substrate piece and flexible substrate | |
| JP3624512B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JPH05275852A (ja) | 金属芯入りプリント配線板及びその製造方法 | |
| JPH04127497A (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JPS6344745A (ja) | 電子部品搭載用基板 | |
| JPH0368157A (ja) | 高周波用厚膜集積回路装置 | |
| JPH01135099A (ja) | 電子回路パッケージ | |
| JPH1079402A (ja) | 半導体パッケージ | |
| KR100337452B1 (ko) | 반도체패키지의 제조에 적용되는 써킷테이프 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JPH0722754A (ja) | ランドグリッドアレイ及びその製造方法 | |
| JPH05102212A (ja) | 配線基板 | |
| JPS60111489A (ja) | 電子部品塔載用基板およびその製造方法 | |
| JP2006041410A (ja) | 回路モジュールおよび電子機器 | |
| JPH0613486A (ja) | プリント配線板の製造方法 | |
| JPS62291128A (ja) | 混成集積回路装置 | |
| JP2565317Y2 (ja) | 表層に封止用のパターンを持ったプラスチックｉｃチップキャリア | |
| JPH0362537A (ja) | 電子部品塔載用基板 |