JPS5828369Y2 - 可変容量ダイオ−ド装置 - Google Patents
可変容量ダイオ−ド装置Info
- Publication number
- JPS5828369Y2 JPS5828369Y2 JP1978137026U JP13702678U JPS5828369Y2 JP S5828369 Y2 JPS5828369 Y2 JP S5828369Y2 JP 1978137026 U JP1978137026 U JP 1978137026U JP 13702678 U JP13702678 U JP 13702678U JP S5828369 Y2 JPS5828369 Y2 JP S5828369Y2
- Authority
- JP
- Japan
- Prior art keywords
- variable capacitance
- package
- capacitance diode
- semiconductor chips
- diode device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000004020 conductor Substances 0.000 description 6
- 238000004080 punching Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12034—Varactor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Filters And Equalizers (AREA)
Description
【考案の詳細な説明】
本考案はパッケージが必要に応じて分割可能にしである
可変容量ダイオード装置に関する。
可変容量ダイオード装置に関する。
近時、テレビジョンやAM用受信機の電子チューナに、
容量−電圧特性のそろった複数個の可変容量ダイオード
が形成された半導体チップをパッケージに封入したいわ
ゆる多連式可変容量ダイオード装置か゛用いられる傾向
にある。
容量−電圧特性のそろった複数個の可変容量ダイオード
が形成された半導体チップをパッケージに封入したいわ
ゆる多連式可変容量ダイオード装置か゛用いられる傾向
にある。
従来のAM用受信機のチューナ部分では、1段目及び2
段目の高周波増幅回路、局部発振回路に夫々1個の可変
容量ダイオードが用いられ、3個の可変容量ダイオード
が1個の半導体チップに形成されパッケージに封入され
る。
段目の高周波増幅回路、局部発振回路に夫々1個の可変
容量ダイオードが用いられ、3個の可変容量ダイオード
が1個の半導体チップに形成されパッケージに封入され
る。
しかし、チューブ全体の回路構成はパッケージに封入さ
れた複数の可変容量ダイオードはど微少化されていない
のが現状であり、パッケージに封入されて1個所に集め
られた夫々の可変容量ダイオードは設計によっては使用
される回路部分まで長い導体部分で接続される場合も生
ずる。
れた複数の可変容量ダイオードはど微少化されていない
のが現状であり、パッケージに封入されて1個所に集め
られた夫々の可変容量ダイオードは設計によっては使用
される回路部分まで長い導体部分で接続される場合も生
ずる。
このような場合には、従来の多連式ダイオードはかえっ
て1個のパッケージに封入されていることが不都合にな
る。
て1個のパッケージに封入されていることが不都合にな
る。
本考案は夫々に少くとも1個の可変容量ダイオードが形
成されている複数個の半導体チップを1個以上の単位で
共通のマウント台の別々の位置にマウントしてパッケー
ジに封入してあり、パッケージの該位置間の部分は溝が
形成されており、パッケージが該位置ごとに分割可能に
しであることを特徴とする可変容量ダイオード装置にあ
り、従来の多連式ダイオードのこのような欠点を除くと
共に別の種々の用除を有せしめたものである。
成されている複数個の半導体チップを1個以上の単位で
共通のマウント台の別々の位置にマウントしてパッケー
ジに封入してあり、パッケージの該位置間の部分は溝が
形成されており、パッケージが該位置ごとに分割可能に
しであることを特徴とする可変容量ダイオード装置にあ
り、従来の多連式ダイオードのこのような欠点を除くと
共に別の種々の用除を有せしめたものである。
以下本考案の実施例を示す第1図から第3図により説明
する。
する。
゛第1図aは本考案の一実施例の内部構成を示す平
面図であり、第1図すは第1図aのA−A’断面図であ
る。
面図であり、第1図すは第1図aのA−A’断面図であ
る。
第1図a、l)において、1はリード、2は接地導体ノ
ード、3はマウント台、4はポンチ゛イングワイヤ、5
は半導体チップ、6は可変容量ダイオード、7はパッケ
ージ、8は溝である。
ード、3はマウント台、4はポンチ゛イングワイヤ、5
は半導体チップ、6は可変容量ダイオード、7はパッケ
ージ、8は溝である。
1個の可変容量ダイオード6が形成されている半導体チ
ップ5は共通のマウント台3の別々の位置にマウントさ
れ、ボンディングワイヤ4により独立して設けられてい
るリード1に接続される。
ップ5は共通のマウント台3の別々の位置にマウントさ
れ、ボンディングワイヤ4により独立して設けられてい
るリード1に接続される。
接地導体リード2はマウント台3と1体に形成されてい
る。
る。
第1図a、bではこのような構成が3個設けられており
、パッケージ7に封入されている。
、パッケージ7に封入されている。
そして夫々3個ずつのり一部1と接地導体リード2がパ
ッケージ7の外側に露呈している。
ッケージ7の外側に露呈している。
3個の可変容量ダイオード6の容量−電圧特性は、例え
ば同じウェハ内の近傍の半導体チップ5を用いることに
より近似させることができる。
ば同じウェハ内の近傍の半導体チップ5を用いることに
より近似させることができる。
パッケージ7の半導体チップ5がマウントされている位
置間の部分には平面的に幅を狭くしたマウント台の部分
9を芯にして上側と下側から凹状の溝8が形成され、こ
の溝8の部分でパッケージ7をマウント台3と共に折る
ことにより分割可能にしである。
置間の部分には平面的に幅を狭くしたマウント台の部分
9を芯にして上側と下側から凹状の溝8が形成され、こ
の溝8の部分でパッケージ7をマウント台3と共に折る
ことにより分割可能にしである。
従って必要に応じて3個の可変容量ダイオード6を1個
のパッケージ7に封入したまま使用することも出来るし
、又分割して使用することも出来る。
のパッケージ7に封入したまま使用することも出来るし
、又分割して使用することも出来る。
なおリード1の引出し方向は、第1図aの構成に対応さ
せて平面図で示した第2図のように接地導体リード2と
同じ側に引出しても何らさしつかえない 第1図a、bと第2図はAM用受信機のチューナに使用
できるように夫々1個の可変容量ダイオード6が形成さ
れた半導体チップ5を共通のマウント台3の別々の位置
にマウントしたが、用途によっては複数個の可変容量ダ
イオード6が形成された半導体チップ5をマウントする
ことも必要になる。
せて平面図で示した第2図のように接地導体リード2と
同じ側に引出しても何らさしつかえない 第1図a、bと第2図はAM用受信機のチューナに使用
できるように夫々1個の可変容量ダイオード6が形成さ
れた半導体チップ5を共通のマウント台3の別々の位置
にマウントしたが、用途によっては複数個の可変容量ダ
イオード6が形成された半導体チップ5をマウントする
ことも必要になる。
第3図はこのような場合の実施例の内部構成を示す平面
図である。
図である。
第1図a、l)と同じ部分は同一符号を付与しである。
第3図は夫々2個の可変容量ダイオード6が形成された
半導体チップ5A、5Bが共通のマウント台3にマウン
トされている。
半導体チップ5A、5Bが共通のマウント台3にマウン
トされている。
同じ半導体チップに形成されている可変容量ダイオード
6の容量−電圧特性は非常によく近似しているが、半導
体チップ5Aと半導体チップ5Bに形成されている可変
容量ダイオード6の容量−電圧特性は用途によって異な
らせである。
6の容量−電圧特性は非常によく近似しているが、半導
体チップ5Aと半導体チップ5Bに形成されている可変
容量ダイオード6の容量−電圧特性は用途によって異な
らせである。
夫々の可変容量ダイオード6は独立した別々のリード1
にポンチ゛イングワイヤ4により接続される。
にポンチ゛イングワイヤ4により接続される。
パッケージ7の半導体チップ5A、半導体チップ5Bが
マウントされている位置間の部分には平面的に幅を狭く
したマウント台の部分9を芯にして溝8が設けである。
マウントされている位置間の部分には平面的に幅を狭く
したマウント台の部分9を芯にして溝8が設けである。
このようにすれば、容量−電圧特性の異なった複数個の
可変容量ダイオードが特性別に1個の半導体チップに形
成されているから、設計の異なる別の回路に分離して用
いることも出来る。
可変容量ダイオードが特性別に1個の半導体チップに形
成されているから、設計の異なる別の回路に分離して用
いることも出来る。
かくのごとき本考案の可変容量ダイオード装置はパッケ
ージに一度封入した後に必要に応じて自由に分割できる
から最初の封入時の内部構成によりチューナを主として
、その他にも種々の用途を見出し得る。
ージに一度封入した後に必要に応じて自由に分割できる
から最初の封入時の内部構成によりチューナを主として
、その他にも種々の用途を見出し得る。
本考案によれば、パッケージ7の溝8が設けられている
部分の芯としてマウント台が用いられているから、この
部分のパッケージ7の厚みをきわめて薄くして容易に分
割できるようにすると共に不必要な破損を防ぐための充
分な強度を持たせることが出来る。
部分の芯としてマウント台が用いられているから、この
部分のパッケージ7の厚みをきわめて薄くして容易に分
割できるようにすると共に不必要な破損を防ぐための充
分な強度を持たせることが出来る。
マウント台を別々にして溝8の芯として用いない場合に
は、溝8における不必要な分割や破損を防ぐためにこの
部分のパッケージ7の厚みを厚くする必要があり、分割
しようとしても容易に分割が出来ない難点があるが本考
案によればこのようなことはない。
は、溝8における不必要な分割や破損を防ぐためにこの
部分のパッケージ7の厚みを厚くする必要があり、分割
しようとしても容易に分割が出来ない難点があるが本考
案によればこのようなことはない。
本考案は実施例に限定されることなく広い応用範囲を有
するものである。
するものである。
第3図では2個の可変容量ダイオードが形成されている
1個の半導体チップをマウント台3の別々の位置にマウ
ントしであるが、用途によっては複数個の半導体チップ
を単位として別々の位置にマウントしてもよい。
1個の半導体チップをマウント台3の別々の位置にマウ
ントしであるが、用途によっては複数個の半導体チップ
を単位として別々の位置にマウントしてもよい。
又位置ごとにマウントされる半導体チップの数が異なっ
てもよい。
てもよい。
さらに又、実施例では容量−電圧特性が同じである複数
の可変容量ダイオードは同じ半導体チップに形成されて
いる場合を説明したが、1個の可変容量ダイオードが1
個の半導体チップに形成されるようにし、かつ同じウェ
ハ内の近傍の半導体チップを複数個同じ位置にマウント
するようにしてもよい。
の可変容量ダイオードは同じ半導体チップに形成されて
いる場合を説明したが、1個の可変容量ダイオードが1
個の半導体チップに形成されるようにし、かつ同じウェ
ハ内の近傍の半導体チップを複数個同じ位置にマウント
するようにしてもよい。
このようにすれば半導体チップの歩留りの向上と同じ位
置における隣接する可変容量ダイオード間の相互干渉の
除去が可能になる。
置における隣接する可変容量ダイオード間の相互干渉の
除去が可能になる。
これらの応用はいずれも本考案の範囲を離脱するもので
はない。
はない。
【図面の簡単な説明】
第1図aは本考案の一実施例の内部構成を示す平面図で
あり、第1図すは第1図aのA−A’断面であり、第2
図は本考案の他の実施例の内部構成を示す平面図であり
、第3図は本考案のさらに他の実施例の内部構成を示す
平面図である。 1・・・・・・リード、2・・・・・・接地導体リード
、3・・・・・・マウント台、4・・・・・・ボンディ
ングワイヤ、5・・・・・・半導体チップ、6・・・・
・・可変容量ダイオード、7・・・・・・パッケージ、
8・・・・・・溝。
あり、第1図すは第1図aのA−A’断面であり、第2
図は本考案の他の実施例の内部構成を示す平面図であり
、第3図は本考案のさらに他の実施例の内部構成を示す
平面図である。 1・・・・・・リード、2・・・・・・接地導体リード
、3・・・・・・マウント台、4・・・・・・ボンディ
ングワイヤ、5・・・・・・半導体チップ、6・・・・
・・可変容量ダイオード、7・・・・・・パッケージ、
8・・・・・・溝。
Claims (1)
- 夫々に少くとも1個の可変容量ダイオードが形成されて
いる複数個の半導体チップを1個以上の単位で共通のマ
ウント台の別々の位置にマウントしてパッケージに封入
してあり、パッケージの該位置間の部分は溝が形成され
ており、パッケージが該位置ごとに分割可能にしである
ことを特徴とする可変容量ダイオード装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1978137026U JPS5828369Y2 (ja) | 1978-10-05 | 1978-10-05 | 可変容量ダイオ−ド装置 |
DE19792940148 DE2940148A1 (de) | 1978-10-05 | 1979-10-03 | Variable kapazitaetsdiodenanordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1978137026U JPS5828369Y2 (ja) | 1978-10-05 | 1978-10-05 | 可変容量ダイオ−ド装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5554962U JPS5554962U (ja) | 1980-04-14 |
JPS5828369Y2 true JPS5828369Y2 (ja) | 1983-06-21 |
Family
ID=15189097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1978137026U Expired JPS5828369Y2 (ja) | 1978-10-05 | 1978-10-05 | 可変容量ダイオ−ド装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS5828369Y2 (ja) |
DE (1) | DE2940148A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0740790B2 (ja) * | 1987-02-23 | 1995-05-01 | 株式会社東芝 | 大電力パワ−モジユ−ル |
-
1978
- 1978-10-05 JP JP1978137026U patent/JPS5828369Y2/ja not_active Expired
-
1979
- 1979-10-03 DE DE19792940148 patent/DE2940148A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPS5554962U (ja) | 1980-04-14 |
DE2940148A1 (de) | 1980-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
US4042952A (en) | R. F. power transistor device with controlled common lead inductance | |
GB2264001A (en) | High frequency high-power transistor | |
US20050035448A1 (en) | Chip package structure | |
JPH08306868A (ja) | 半導体装置 | |
JPS61117858A (ja) | 半導体装置 | |
KR20010049663A (ko) | 반도체장치 | |
US6313519B1 (en) | Support for semiconductor bond wires | |
JPS5828369Y2 (ja) | 可変容量ダイオ−ド装置 | |
JPS6020524A (ja) | 半導体集積回路装置 | |
JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
JP3081432B2 (ja) | 可変容量素子およびラジオ受信機 | |
JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
JPH06112406A (ja) | 半導体集積回路 | |
US6459157B1 (en) | Semiconductor device and double-sided multi-chip package | |
JPH05211279A (ja) | 混成集積回路 | |
JPH03175805A (ja) | 高周波半導体装置 | |
JPS6218747A (ja) | マイクロ波半導体装置 | |
JPS60234335A (ja) | 半導体装置 | |
JPS61104673A (ja) | 超高周波用電界効果トランジスタ装置 | |
JPH0447974B2 (ja) | ||
JPS5828368Y2 (ja) | 可変容量ダイオ−ド装置 | |
JPH06260857A (ja) | 半導体装置 | |
JPH0621319A (ja) | 半導体装置用リードフレーム |