JPH0447974B2 - - Google Patents
Info
- Publication number
- JPH0447974B2 JPH0447974B2 JP58251390A JP25139083A JPH0447974B2 JP H0447974 B2 JPH0447974 B2 JP H0447974B2 JP 58251390 A JP58251390 A JP 58251390A JP 25139083 A JP25139083 A JP 25139083A JP H0447974 B2 JPH0447974 B2 JP H0447974B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- bonding pad
- capacitance
- semiconductor substrate
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 59
- 239000004065 semiconductor Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 29
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に係り、特に外部と信号を
入出力する電極端子間の影響を軽減した半導体装
置に関する。
入出力する電極端子間の影響を軽減した半導体装
置に関する。
半導体装置の電極端子、例えばボンデイングパ
ツド近傍の構造は、第１図に示すように、Ｐ型半
導体基板４上に絶縁層３を介してボンデイングパ
ツド１が形成されている。ボンデイングパツド１
下のＰ型半導体基板４中には、Ｎ型不純物領域２
が形成されている。ボンデイングワイヤ５はボン
デイングパツド１に接続されている。
ツド近傍の構造は、第１図に示すように、Ｐ型半
導体基板４上に絶縁層３を介してボンデイングパ
ツド１が形成されている。ボンデイングパツド１
下のＰ型半導体基板４中には、Ｎ型不純物領域２
が形成されている。ボンデイングワイヤ５はボン
デイングパツド１に接続されている。
このような構造では第２図に示すような静電容
量が存在する。すなわち、ボンデイングパツド１
と半導体基板４との間の静電容量C1、C3、ボン
デイングパツド１と不純物領域２との間の静電容
量C2、不純物領域２と半導体基板４との間での
横方向の静電容量C4、C6、不純物領域２と半導
体基板４との間での縦方向の静電容量C5、が存
在している。これらの静電容量を等価回路で示し
たのが第３図である。したがつてボンデイングパ
ツド１と半導体基板４との間の合成静電容量Ｃは
次式の如くなる。
量が存在する。すなわち、ボンデイングパツド１
と半導体基板４との間の静電容量C1、C3、ボン
デイングパツド１と不純物領域２との間の静電容
量C2、不純物領域２と半導体基板４との間での
横方向の静電容量C4、C6、不純物領域２と半導
体基板４との間での縦方向の静電容量C5、が存
在している。これらの静電容量を等価回路で示し
たのが第３図である。したがつてボンデイングパ
ツド１と半導体基板４との間の合成静電容量Ｃは
次式の如くなる。
Ｃ＝C1＋C3＋C2（C4＋C5＋C6）／C2＋C4＋C5＋C6
この合成静電容量は各ボンデイングパツドに生
ずる。第４図に示すようにボンデイングパツド１
Ａ，１Ｂ，１Ｃには静電容量CA、CB、CCが生ず
る。さらに半導体基板４の基板抵抗のため、各ボ
ンデイングパツド１Ａ，１Ｂ，１Ｃの静電容量
CA、CB、CC間には基板は抵抗RAB、RBCが存在し、
結局第５図に示すような等価回路となる。すなわ
ち各ボンデイングパツドは静電容量CA、CB、CC、
基板抵抗RAB、RBCにより交流的に結合される。
ずる。第４図に示すようにボンデイングパツド１
Ａ，１Ｂ，１Ｃには静電容量CA、CB、CCが生ず
る。さらに半導体基板４の基板抵抗のため、各ボ
ンデイングパツド１Ａ，１Ｂ，１Ｃの静電容量
CA、CB、CC間には基板は抵抗RAB、RBCが存在し、
結局第５図に示すような等価回路となる。すなわ
ち各ボンデイングパツドは静電容量CA、CB、CC、
基板抵抗RAB、RBCにより交流的に結合される。
半導体集積回路では信号の入出力はボンデイン
グパツドを介しておこなわれるため、入力−入力
間、入力−出力間、出力−出力間で第５図に示す
ような交流結合を生ずる。例えば第６図に示すよ
うに、ボンデイングパツドＡから信号viが入力す
るものとして信号源６が接続され、ボンデイング
パツドＢから信号v0が出力するものとして負荷ZL
が接続された場合、出力信号v0は次式の如くな
る。
グパツドを介しておこなわれるため、入力−入力
間、入力−出力間、出力−出力間で第５図に示す
ような交流結合を生ずる。例えば第６図に示すよ
うに、ボンデイングパツドＡから信号viが入力す
るものとして信号源６が接続され、ボンデイング
パツドＢから信号v0が出力するものとして負荷ZL
が接続された場合、出力信号v0は次式の如くな
る。
v0＝ZL／ZL＋R1＋１／jωCA＋１／jωCB×vi
信号の周波数がそれほど高くない場合はあまり
問題とならなかつたが、近年のように高速化のた
め信号周波数が高くなるとこの交流結合による影
響が問題となつてきた。すなわち、この交流結合
のため回路が発振したり、信号が干渉したり、回
路が不安定動作をしたりする問題が生じてきた。
問題とならなかつたが、近年のように高速化のた
め信号周波数が高くなるとこの交流結合による影
響が問題となつてきた。すなわち、この交流結合
のため回路が発振したり、信号が干渉したり、回
路が不安定動作をしたりする問題が生じてきた。
本発明は上記事情を考慮してなされたもので電
極端子間の交流結合を少なくした半導体装置を提
供することを目的とする。
極端子間の交流結合を少なくした半導体装置を提
供することを目的とする。
この目的を達成するために本発明による半導体
装置は、半導体基板上に絶縁層を介して形成され
たボンデイングパツドと、上記半導体基板上に前
記ボンデイングパツドを囲むように形成された接
地配線部と、上記半導体基板内における前記ボン
デイングパツド下に形成され、この半導体基板と
は異なる導電型の第１不純物領域と、上記半導体
基板内にその第１不純物領域を囲むように形成さ
せるとともに、上記接地配線部と接続され、上記
第１不純物領域と同一の導電型であつて且つこの
第１不純物領域よりも抵抗値が低い第２不純物領
域とを備えていることを特徴としている。
装置は、半導体基板上に絶縁層を介して形成され
たボンデイングパツドと、上記半導体基板上に前
記ボンデイングパツドを囲むように形成された接
地配線部と、上記半導体基板内における前記ボン
デイングパツド下に形成され、この半導体基板と
は異なる導電型の第１不純物領域と、上記半導体
基板内にその第１不純物領域を囲むように形成さ
せるとともに、上記接地配線部と接続され、上記
第１不純物領域と同一の導電型であつて且つこの
第１不純物領域よりも抵抗値が低い第２不純物領
域とを備えていることを特徴としている。
本発明の一実施例による半導体装置のボンデイ
ングパツド近傍の構造を第７図に示す。Ｐ型半導
体基板４上に絶縁層３を介してボンデイングパツ
ド１が形成され、ボンデイングパツド１下には第
１不純物領域のＮ型不純物領域２が形成されてい
る。本実施例ではさらにボンデイングパツド１を
囲むように接地配線部としてのアルミニウム配線
１０が形成され、そのアルミニウム配線１０下に
抵抗の小さい第２不純物領域としてのN+型不純
物領域１１がボンデイングパツド１を下からフタ
をかぶせるような形状で形成されている。このア
ルミニウム配線１０およびN+型不純物領域１１
と、ボンデイングパツド１との関係を示したのが
第８図である。第８図では不純物領域２、絶縁層
３を省略してある。ボンデイングパツド１は、ア
ルミニウム配線１０により接地された不純物領域
１１により囲まれている。
ングパツド近傍の構造を第７図に示す。Ｐ型半導
体基板４上に絶縁層３を介してボンデイングパツ
ド１が形成され、ボンデイングパツド１下には第
１不純物領域のＮ型不純物領域２が形成されてい
る。本実施例ではさらにボンデイングパツド１を
囲むように接地配線部としてのアルミニウム配線
１０が形成され、そのアルミニウム配線１０下に
抵抗の小さい第２不純物領域としてのN+型不純
物領域１１がボンデイングパツド１を下からフタ
をかぶせるような形状で形成されている。このア
ルミニウム配線１０およびN+型不純物領域１１
と、ボンデイングパツド１との関係を示したのが
第８図である。第８図では不純物領域２、絶縁層
３を省略してある。ボンデイングパツド１は、ア
ルミニウム配線１０により接地された不純物領域
１１により囲まれている。
この本実施例の構造においては第９図に示すよ
うな静電容量が存在する。すなわちボンデイング
パツド１とアルミニウム配線１０との間の静電容
量C7、C8、ボンデイングパツド１と不純物領域
２との間の静電容量C9、Ｎ型不純物領域２とN+
型不純物領域１１との間の静電容量C11、C12、
C14、C15、Ｎ型不純物領域２と半導体基板４と
の間での横方向の静電容量C10、C16、Ｎ型不純
物領域２と半導体基板４の間での縦方向の静電容
量C17、が存在している。これらを等価回路であ
らわしたのが第１０図である。したがつて、ボン
デイングパツド１と接地されたN+型不純物領域
１１との間の合成静電容量CGおよびN+型不純物
領域１１と半導体基板４との間の合成静電容量
CHは次式の如くなる。
うな静電容量が存在する。すなわちボンデイング
パツド１とアルミニウム配線１０との間の静電容
量C7、C8、ボンデイングパツド１と不純物領域
２との間の静電容量C9、Ｎ型不純物領域２とN+
型不純物領域１１との間の静電容量C11、C12、
C14、C15、Ｎ型不純物領域２と半導体基板４と
の間での横方向の静電容量C10、C16、Ｎ型不純
物領域２と半導体基板４の間での縦方向の静電容
量C17、が存在している。これらを等価回路であ
らわしたのが第１０図である。したがつて、ボン
デイングパツド１と接地されたN+型不純物領域
１１との間の合成静電容量CGおよびN+型不純物
領域１１と半導体基板４との間の合成静電容量
CHは次式の如くなる。
CG＝C7＋C8＋C9（C12＋C13＋C14）／C9＋C12＋C13＋C
14 CH＝C17＋C10×C11／C10＋C11＋C15×C16／C15＋C16 これら合成静電容量は各ボンデイングパツド下
に生じ、第１１図に示すようにボンデイングパツ
ド１Ｄ，１Ｅ，１Ｅには静電容量CD1、CD2、CE1、
CE2、CF1、CF2が生ずる。さらに半導体基板４の
基板抵抗のため、静電容量CD2、CE2、CF2間には
基板抵抗RDE、REFが存在し、結局第１２図に示
すような等価回路となる。すなわち各ボンデイン
グパツド１下のN+型不純物領域１１間は交流結
合されているが、そのN+型不純物領域１１が接
地されているため、各ボンデイングパツド１Ｄ，
１Ｅ，１Ｆ間は交流的に結合されることはない。
例えば第１３図に示すようにボンデイングパツド
Ｄから信号viが入力し、ボンデイングパツドＥか
ら信号v0が出力される場合、ボンデイングパツド
Ｄは静電容量を介して接地されているため、入力
信号viがボンデイングパツドＥに影響しないため
出力信号v0＝０となる。
14 CH＝C17＋C10×C11／C10＋C11＋C15×C16／C15＋C16 これら合成静電容量は各ボンデイングパツド下
に生じ、第１１図に示すようにボンデイングパツ
ド１Ｄ，１Ｅ，１Ｅには静電容量CD1、CD2、CE1、
CE2、CF1、CF2が生ずる。さらに半導体基板４の
基板抵抗のため、静電容量CD2、CE2、CF2間には
基板抵抗RDE、REFが存在し、結局第１２図に示
すような等価回路となる。すなわち各ボンデイン
グパツド１下のN+型不純物領域１１間は交流結
合されているが、そのN+型不純物領域１１が接
地されているため、各ボンデイングパツド１Ｄ，
１Ｅ，１Ｆ間は交流的に結合されることはない。
例えば第１３図に示すようにボンデイングパツド
Ｄから信号viが入力し、ボンデイングパツドＥか
ら信号v0が出力される場合、ボンデイングパツド
Ｄは静電容量を介して接地されているため、入力
信号viがボンデイングパツドＥに影響しないため
出力信号v0＝０となる。
このように本実施例によれば各ボンデイングパ
ツド間が交流結合されていないため、影響を及ぼ
しあうことがなく、回路の発振等が起きない。
ツド間が交流結合されていないため、影響を及ぼ
しあうことがなく、回路の発振等が起きない。
先の実施例ではすべてのボンデイングパツドに
接地した不純物領域を設けたが、一部のボンデイ
ングパツトにだけ設けてもよい。例えば信号を入
力するボンデイングパツドだけに設けてもよい。
接地した不純物領域を設けたが、一部のボンデイ
ングパツトにだけ設けてもよい。例えば信号を入
力するボンデイングパツドだけに設けてもよい。
また、ボンデイングパツド１とアルミニウム配
線１０とをＮ型不純物領域２とN+型不純物領域
１１とを直列に介して接続するようになつている
ことから、ボンデイングパツド１−Ｎ型不純物領
域２間の容量C9と、Ｎ型不純物領域２−N+型不
純物領域１１間の容量C12〜C14とにより形成さ
れる、容量の直列接続構造が得られるため、ボン
デイングパツド１の寄生容量の低減を図ることが
でき、その分、高周波動作が可能な半導体装置を
得ることができる。
線１０とをＮ型不純物領域２とN+型不純物領域
１１とを直列に介して接続するようになつている
ことから、ボンデイングパツド１−Ｎ型不純物領
域２間の容量C9と、Ｎ型不純物領域２−N+型不
純物領域１１間の容量C12〜C14とにより形成さ
れる、容量の直列接続構造が得られるため、ボン
デイングパツド１の寄生容量の低減を図ることが
でき、その分、高周波動作が可能な半導体装置を
得ることができる。
さらに、N+型不純物領域１１に接続されるア
ルミニウム配線１０はボンデイングパツド１を囲
むように形成されることから、ボンデイングパツ
ド１の全周に亘りアルミニウム配線１０と相隣合
う近接した部分を持つことができる。ボンデイン
グパツド１からアルミニウム配線１０に至るまで
の信号経路は、その不純物領域２，１１におけ
る、ボンデイングパツド１とアルミニウム配線１
０との相隣合う部分間が最短であつて最も抵抗が
低い。したがつて、上記実施例によれば、ボンデ
イングパツド１の全周に亘り低抵抗信号経路を確
保することができるので、N+型不純物領域１１
とアルミニウム配線１０との接触面積を大きくす
ることができると同時に接続部抵抗を効率的に低
減することができることとなる。
ルミニウム配線１０はボンデイングパツド１を囲
むように形成されることから、ボンデイングパツ
ド１の全周に亘りアルミニウム配線１０と相隣合
う近接した部分を持つことができる。ボンデイン
グパツド１からアルミニウム配線１０に至るまで
の信号経路は、その不純物領域２，１１におけ
る、ボンデイングパツド１とアルミニウム配線１
０との相隣合う部分間が最短であつて最も抵抗が
低い。したがつて、上記実施例によれば、ボンデ
イングパツド１の全周に亘り低抵抗信号経路を確
保することができるので、N+型不純物領域１１
とアルミニウム配線１０との接触面積を大きくす
ることができると同時に接続部抵抗を効率的に低
減することができることとなる。
またＰ型半導体基板ではなくＮ型半導体基板で
もよい。このとき不純物領域はＰ型となる。
もよい。このとき不純物領域はＰ型となる。
さらにボンデイングワイヤにより外部と接続さ
れる半導体装置に限らない。例えばフリツプチツ
プのようにワイヤを用いず直接ボンデイングされ
るような半導体装置の電極端子に対しても本発明
を適用できる。
れる半導体装置に限らない。例えばフリツプチツ
プのようにワイヤを用いず直接ボンデイングされ
るような半導体装置の電極端子に対しても本発明
を適用できる。
以上の通り本発明によれば電極端子間の交流結
合を著しく減少させることができるため、回路の
発振や、信号の干渉や、回路の不安定動作を生ず
ることがない。特に近年の高速化の要求に伴なう
高周波信号に対しても有効である。また本発明で
は半導体装置の従来の製造プロセスを特に変更す
ることがないため、あらゆる種類の半導体装置に
本発明を適用できる。
合を著しく減少させることができるため、回路の
発振や、信号の干渉や、回路の不安定動作を生ず
ることがない。特に近年の高速化の要求に伴なう
高周波信号に対しても有効である。また本発明で
は半導体装置の従来の製造プロセスを特に変更す
ることがないため、あらゆる種類の半導体装置に
本発明を適用できる。
また、ボンデイングパツドと接地配線部とを第
１不純物領域と第２不純物領域とを直列に介して
接続するようになつていることから、ボンデイン
グパツド−第１不純物領域間の容量と、第１不純
物領域−第２不純物領域間の容量とにより形成さ
れる、容量の直列接続構造が得られるため、ボン
デイングパツドの寄生容量の低減を図ることがで
き、その分、高周波動作が可能な半導体装置を得
ることができる。
１不純物領域と第２不純物領域とを直列に介して
接続するようになつていることから、ボンデイン
グパツド−第１不純物領域間の容量と、第１不純
物領域−第２不純物領域間の容量とにより形成さ
れる、容量の直列接続構造が得られるため、ボン
デイングパツドの寄生容量の低減を図ることがで
き、その分、高周波動作が可能な半導体装置を得
ることができる。
さらに、第２不純物領域に接続される接地配線
部はボンデイングパツドを囲むように形成される
ことも、シールド効果を高め、高周波動作に有利
になる。
部はボンデイングパツドを囲むように形成される
ことも、シールド効果を高め、高周波動作に有利
になる。
すなわち、第２不純物領域と接地配線部との接
地部における抵抗値は両者の接触面積が大きいほ
ど小さくなる。接触面積を大きくすること自体は
当該接続部を大きくすることで達成することがで
きる。
地部における抵抗値は両者の接触面積が大きいほ
ど小さくなる。接触面積を大きくすること自体は
当該接続部を大きくすることで達成することがで
きる。
しかし、この第２不純物領域と接地配線部との
接続部はただ大きくすれば良いというものではな
い。例えば、この接続部をボンデイングパツドに
単に隣合わせて設けた場合を考えると、ボンデイ
ングパツドからの信号の通路は、第１、第２不純
物領域におけるボンデイングパツドと接地配線部
との相隣る部分間のみ（つまり、抵抗値が最小の
箇所のみ）ではなく、不純物領域におけるボンデ
イングパツドと接地配線部との相離れた部分間
（つまり、抵抗値がより大きい箇所）をも並列に
含まれることとなる（以下、これを並列接続とい
う。）。抵抗の並列接続であるから、全体としての
抵抗値は小さくなるものの、この場合において
も、並列接続される抵抗は小さなものほど、全体
としての抵抗値が小さくなるのに対し、その並列
接続される不純物領域内の抵抗値は第２不純物領
域と接地配線部との接続部を大きくするに伴つて
大きくなることとなり、第２不純物領域と接地配
線部との接続部をボンデイングパツドに単に隣合
わせて設けることは、当該接触面積を大きくする
割に抵抗値の低減効果が効率的ではないこととな
る。
接続部はただ大きくすれば良いというものではな
い。例えば、この接続部をボンデイングパツドに
単に隣合わせて設けた場合を考えると、ボンデイ
ングパツドからの信号の通路は、第１、第２不純
物領域におけるボンデイングパツドと接地配線部
との相隣る部分間のみ（つまり、抵抗値が最小の
箇所のみ）ではなく、不純物領域におけるボンデ
イングパツドと接地配線部との相離れた部分間
（つまり、抵抗値がより大きい箇所）をも並列に
含まれることとなる（以下、これを並列接続とい
う。）。抵抗の並列接続であるから、全体としての
抵抗値は小さくなるものの、この場合において
も、並列接続される抵抗は小さなものほど、全体
としての抵抗値が小さくなるのに対し、その並列
接続される不純物領域内の抵抗値は第２不純物領
域と接地配線部との接続部を大きくするに伴つて
大きくなることとなり、第２不純物領域と接地配
線部との接続部をボンデイングパツドに単に隣合
わせて設けることは、当該接触面積を大きくする
割に抵抗値の低減効果が効率的ではないこととな
る。
これに対し、本発明は、前述したように、第２
不純物領域に接続される接地配線部はボンデイン
グパツドを囲むように形成されることから、ボン
デイングパツドの周囲に亘り接地配線部との相隣
る低抵抗部分を形成することができるので、第２
不純物領域と接地配線部との接触面積をその分だ
け効率的に（つまり、可及的に抵抗値低減率を下
げずに）大きくすることができることとなり、シ
ールド効果が高まつて、より小形で低抵抗の高周
波動作に有利な半導体装置が得られることとな
る。
不純物領域に接続される接地配線部はボンデイン
グパツドを囲むように形成されることから、ボン
デイングパツドの周囲に亘り接地配線部との相隣
る低抵抗部分を形成することができるので、第２
不純物領域と接地配線部との接触面積をその分だ
け効率的に（つまり、可及的に抵抗値低減率を下
げずに）大きくすることができることとなり、シ
ールド効果が高まつて、より小形で低抵抗の高周
波動作に有利な半導体装置が得られることとな
る。
第１図は従来の半導体装置のボンデイングパツ
ド近傍の構造を示す断面図、第２図は同半導体装
置のボンデイングパツド近傍に生ずる静電容量を
示す図、第３図はその等価回路、第４図は同半導
体装置の複数のボンデイングパツド近傍に生ずる
静電容量と基板抵抗を示す図、第５図はその等価
回路、第６図はボンデイングパツド間に生ずる交
流結合を示す図、第７図、第８図は本発明の一実
施例による半導体装置のボンデイングパツド近傍
の構造を示す断面図および斜視図、第９図は同半
導体装置のボンデイングパツドに生ずる静電容量
を示す図、第１０図はその等価回路、第１１図は
同半導体装置の複数のボンデイングパツド近傍に
生ずる静電容量と基板抵抗を示す図、第１２はそ
の等価回路、第１３図はボンデイングパツド間に
生ずる交流結合を示す図である。 １，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ……
ボンデイングパツド、２……Ｎ型不純物領域、３
……絶縁層、４……Ｐ型半導体基板、５……ボン
デイングワイヤ、１０……アルミニウム配線、１
１……N+型不純物領域。
ド近傍の構造を示す断面図、第２図は同半導体装
置のボンデイングパツド近傍に生ずる静電容量を
示す図、第３図はその等価回路、第４図は同半導
体装置の複数のボンデイングパツド近傍に生ずる
静電容量と基板抵抗を示す図、第５図はその等価
回路、第６図はボンデイングパツド間に生ずる交
流結合を示す図、第７図、第８図は本発明の一実
施例による半導体装置のボンデイングパツド近傍
の構造を示す断面図および斜視図、第９図は同半
導体装置のボンデイングパツドに生ずる静電容量
を示す図、第１０図はその等価回路、第１１図は
同半導体装置の複数のボンデイングパツド近傍に
生ずる静電容量と基板抵抗を示す図、第１２はそ
の等価回路、第１３図はボンデイングパツド間に
生ずる交流結合を示す図である。 １，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ……
ボンデイングパツド、２……Ｎ型不純物領域、３
……絶縁層、４……Ｐ型半導体基板、５……ボン
デイングワイヤ、１０……アルミニウム配線、１
１……N+型不純物領域。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に絶縁層を介して形成されたボ
ンデイングパツドと、 該半導体基板上に前記ボンデイングパツドを囲
むように形成された接地配線部と、 前記半導体基板内における前記ボンデイングパ
ツド下に形成され、前記半導体基板とは異なる導
電型の第１不純物領域と、 前記半導体基板内に前記第１不純物領域を囲む
ように形成させるとともに、前記接地配線部と接
続され、前記第１不純物領域と同一の導電型であ
つて且つ該第１不純物領域よりも抵抗が低い第２
不純物領域と を備えていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58251390A JPS60137050A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58251390A JPS60137050A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60137050A JPS60137050A (ja) | 1985-07-20 |
| JPH0447974B2 true JPH0447974B2 (ja) | 1992-08-05 |
Family
ID=17222123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58251390A Granted JPS60137050A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60137050A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680543B2 (en) | 1997-01-13 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit and system |
| GB0108762D0 (en) * | 2001-04-06 | 2001-05-30 | Motorola Inc | A high frequency (HF)device and its method of manufacture |
| JP6865670B2 (ja) * | 2017-11-22 | 2021-04-28 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4968664A (ja) * | 1972-11-06 | 1974-07-03 |
-
1983
- 1983-12-26 JP JP58251390A patent/JPS60137050A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4968664A (ja) * | 1972-11-06 | 1974-07-03 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60137050A (ja) | 1985-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371405A (en) | High-frequency high-power transistor | |
| US4314268A (en) | Integrated circuit with shielded lead patterns | |
| JPS5984542A (ja) | 高周波半導体集積回路 | |
| JPH08306868A (ja) | 半導体装置 | |
| JP3674780B2 (ja) | 高周波半導体装置 | |
| JPS5994849A (ja) | 半導体集積回路装置 | |
| JPS5854661A (ja) | 多層セラミツク半導体パツケ−ジ | |
| JPH0447974B2 (ja) | ||
| JP2674553B2 (ja) | 半導体装置 | |
| JPH10284691A (ja) | 半導体装置、及びノイズフィルター | |
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| JPH08274263A (ja) | ノイズフィルター | |
| JPH07106524A (ja) | 半導体集積回路装置 | |
| JPH08298307A (ja) | 半導体装置 | |
| JPH04183001A (ja) | マイクロ波ｉｃ用パッケージ | |
| JPS5828369Y2 (ja) | 可変容量ダイオ−ド装置 | |
| JPH06268012A (ja) | 半導体集積回路装置 | |
| JP3094953B2 (ja) | 半導体装置 | |
| JPH09246476A (ja) | 半導体集積回路の電源線及びそのレイアウト方法 | |
| JPH0621319A (ja) | 半導体装置用リードフレーム | |
| JPH01143230A (ja) | 半導体装置 | |
| JPH04130654A (ja) | 樹脂封止型半導体装置 | |
| JPH0726841Y2 (ja) | 半導体集積回路 | |
| JPS605055B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |