DE102017205757A1 - Halbleitergehäuse mit einem Transistor-die in source-unten Konfiguration und einem Transistor-die in drain-unten Konfiguration - Google Patents

Halbleitergehäuse mit einem Transistor-die in source-unten Konfiguration und einem Transistor-die in drain-unten Konfiguration Download PDF

Info

Publication number
DE102017205757A1
DE102017205757A1 DE102017205757.2A DE102017205757A DE102017205757A1 DE 102017205757 A1 DE102017205757 A1 DE 102017205757A1 DE 102017205757 A DE102017205757 A DE 102017205757A DE 102017205757 A1 DE102017205757 A1 DE 102017205757A1
Authority
DE
Germany
Prior art keywords
transistor
semiconductor package
die
terminal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017205757.2A
Other languages
English (en)
Other versions
DE102017205757B4 (de
Inventor
Dirk Ahlers
Markus Dinkel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102017205757A1 publication Critical patent/DE102017205757A1/de
Application granted granted Critical
Publication of DE102017205757B4 publication Critical patent/DE102017205757B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Abstract

Ein Halbleitergehäuse beinhaltet ein Substrat, einen ersten Transistor-Die, der an dem Substrat befestigt ist, und einen zweiten Transistor-Die, der an dem Substrat befestigt ist. Der erste Transistor-Die weist einen Source-Anschluss an einer Unterseite des ersten Transistor-Dies auf, die dem Substrat zugewandt ist, und einen Drain-Anschluss und einen Gate-Anschluss an einer Oberseite des ersten Transistor-Dies, die vom Substrat abgewandt ist. Der zweite Transistor-Die weist einen Drain-Anschluss an einer Unterseite des zweiten Transistor-Dies auf, die dem Substrat zugewandt ist, und einen Source-Anschluss und einen Gate-Anschluss an einer Oberseite des zweiten Transistor-Dies, die vom Substrat abgewandt ist. Das Gehäuse beinhaltet auch eine gemeinsame elektrische Verbindung zwischen dem Drain-Anschluss des ersten Transistor-Dies und dem Source-Anschluss des zweiten Transistor-Dies.

Description

  • Die vorliegende Anmeldung betrifft Halbleitergehäuse und insbesondere Halbleitergehäuse, die einen oder mehrere Zweige einer Wandler- bzw. Umrichter- oder Steuerungsschaltung beinhalten.
  • Eine H-Brücke ist eine elektronische Schaltung, die es ermöglicht, eine Spannung in beiden Richtungen über eine Last anzulegen. H-Brücken-Schaltungen werden weithin in Robotik und anderen Anwendungen verwendet, um es Gleichstrommotoren (DC-Motoren) zu ermöglichen, vorwärts und rückwärts zu laufen. Die meisten DC-zu-AC-Umrichter (Leistungsumrichter, Leistungswandler), die meisten AC/AC-Umrichter, die DC-zu-DC-Gegentaktumrichter, die meisten Motorsteuerungen und viele andere Arten von Leistungselektronik verwenden H-Brücken. Beispielsweise wird ein bipolarer Schrittmotor nahezu ausnahmslos von einer Motorsteuerung, die zwei H-Brücken enthält, getrieben. Eine H-Brücke beinhaltet zwei Paare von Schaltern, bei denen die Last zwischen den gemeinsamen Schalter/Phasenknoten von jedem Schalterpaar geschaltet ist. Eine übliche Variante der H-Brücke verwendet nur ein Paar von Schaltern auf einer Seite der Last und diese wird als eine Halbbrücke bezeichnet. Halbbrücken werden typischerweise in Schaltnetzteilen verwendet, die synchrone Gleichrichter verwenden, und in Schaltverstärkern. Eine weitere übliche Variante fügt einen dritten „Zweig“ oder sogar einen vierten Zweig zu der Brückenkonfiguration hinzu, um somit einen Dreiphasen- oder Vierphasenumrichter zu realisieren.
  • Jeder Zweig einer H-Brücke, einer Halbbrücken- oder Mehrphasen-Umrichterschaltung beinhaltet einen hochseitigen Schalter und einen niederseitigen Schalter, die elektrisch an einem gemeinsamen Schalt-/Phasenknoten verbunden sind. Der hochseitige und der niederseitige Schalter sind typischerweise als Transistor-Dies implementiert, wie etwa als Leistungs-MOSFET-Dies (metal-oxide-semiconductor field-effect transistor – Metall-Oxid-Halbleiter-Feldeffekttransistor), die häufig in demselben Gehäuse integriert sind, wie etwa als ein leiterloses oder mit Leitern versehenes vergossenes Gehäuse. Standardmäßige MOSFET-Dies weisen die Source- und Drain-Anschlüsse an der Vorderseite des Dies auf und den Drain-Anschluss auf der Rückseite, was den Widerstand und die Induktivität der Verbindung zum gemeinsamen Schalter-/Phasenknoten jedes Transistor-Die-Paars erhöht.
  • Es kann ein Ziel sein, ein Halbleitergehäuse bereitzustellen, das mindestens zwei Transistoren beinhaltet und ein einfaches kosteneffektives Design aufweist. Ferner soll ein Verfahren zur Herstellung eines Halbleitergehäuses, das die obigen Vorteile aufweist, aufgezeigt werden.
  • Das Ziel wird durch die Merkmale der unabhängigen Ansprüche erreicht. Beispiele und Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
  • Gemäß einer Ausführungsform eines Halbleitergehäuses umfasst das Halbleitergehäuse ein Substrat, einen ersten Transistor-Die, der an dem Substrat befestigt ist, und einen zweiten Transistor-Die, der an dem Substrat befestigt ist. Der erste Transistor-Die weist einen Source-Anschluss an einer Unterseite des ersten Transistor-Dies auf, die dem Substrat zugewandt ist, und einen Drain-Anschluss und einen Gate-Anschluss an einer Oberseite des ersten Transistor-Dies, die vom Substrat abgewandt ist. Der zweite Transistor-Die weist einen Drain-Anschluss an einer Unterseite des zweiten Transistor-Dies auf, die dem Substrat zugewandt ist, und einen Source-Anschluss und einen Gate-Anschluss an einer Oberseite des zweiten Transistor-Dies, die vom Substrat abgewandt ist. Das Gehäuse beinhaltet auch eine gemeinsame elektrische Verbindung zwischen dem Drain-Anschluss des ersten Transistor-Dies und dem Source-Anschluss des zweiten Transistor-Dies.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen eines Halbleitergehäuses umfasst das Verfahren die Schritte: Befestigen eines ersten Transistor-Dies, der an einem Substrat befestigt ist, wobei der erste Transistor-Die einen Source-Anschluss an einer Unterseite des ersten Transistor-Dies, die dem Substrat zugewandt ist, und einen Drain-Anschluss und einen Gate-Anschluss an einer Oberseite des ersten Transistor-Dies, die vom Substrat abgewandt ist, aufweist; Befestigen eines zweiten Transistor-Dies an dem Substrat, wobei der zweite Transistor-Die einen Drain-Anschluss an einer Unterseite des zweiten Transistor-Dies, die dem Substrat zugewandt ist, und einen Source-Anschluss und einen Gate-Anschluss an einer Oberseite des zweiten Transistor-Dies, die vom Substrat abgewandt ist, aufweist; und Ausbilden einer gemeinsamen elektrischen Verbindung zwischen dem Drain-Anschluss des ersten Transistor-Dies und dem Source-Anschluss des zweiten Transistor-Dies.
  • Gemäß einer weiteren Ausführungsform eines Halbleitergehäuses umfasst das Halbleitergehäuse ein Substrat und mindestens zwei Paare von Transistor-Dies, die an dem Substrat befestigt sind. Jedes Paar von Transistor-Dies stellt eine Phase einer Mehrphasen-Umrichterschaltung (Mehrphasen-Wandlerschaltung) bereit und beinhaltet ein Source-unten-Konfiguration-Transistor-Die, der einen dem Substrat zugewandten Source-Anschluss und einen vom Substrat abgewandten Drain-Anschluss und einen Gate-Anschluss aufweist, und einen Drain-unten-Konfiguration-Transistor-Die, der einen dem Substrat zugewandten Drain-Anschluss und einen vom Substrat abgewandten Source-Anschluss und einen Gate-Anschluss aufweist. Für jedes Paar von Transistor-Dies ist der Drain-Anschluss des Sourceunten-Konfiguration-Transistor-Dies elektrisch mit dem Source-Anschluss des Drain-unten-Konfiguration-Transistor-Dies verbunden.
  • Zusätzliche Merkmale und Vorteile werden für einen Fachmann bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der begleitenden Zeichnungen ersichtlich.
  • Die Elemente der Zeichnungen sind nicht notwendigerweise relativ zueinander maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen veranschaulichten Ausführungsformen können miteinander kombiniert werden, es sei denn, sie schließen sich gegenseitig aus. Die Ausführungsformen sind bildlich in den Zeichnungen dargestellt und ausführlich in der folgenden Beschreibung beschrieben.
  • 1 veranschaulicht ein Schaltschema einer beispielhaften 3-Phasen-Umrichterschaltung, die drei Paare von Transistor-Dies beinhaltet, wobei jedes Transistor-Die-Paar als ein Zweig des 3-Phasen-Umrichters konfiguriert ist.
  • 2 veranschaulicht ein Schaltschema einer beispielhaften H-Brückenschaltung, die zwei Paare von Transistor-Dies mit einer induktiven Last beinhaltet, wie etwa einen Motor, der zwischen den gemeinsamen Schalter-/Phasenknoten der zwei Transistor-Die-Paare geschaltet ist.
  • 3A veranschaulicht eine Draufsicht einer ersten Ausführungsform eines vergossenen Halbleitergehäuses und 3B veranschaulicht eine Schnittansicht des Gehäuses entlang der in 3A mit A-A' beschrifteten Linie.
  • 4A veranschaulicht eine Draufsicht einer zweiten Ausführungsform eines vergossenen Halbleitergehäuses und 4B veranschaulicht eine Schnittansicht des Gehäuses entlang der in 4A mit B-B' beschrifteten Linie.
  • 5A veranschaulicht eine Draufsicht einer dritten Ausführungsform eines vergossenen Halbleitergehäuse und 5B veranschaulicht eine Schnittansicht des Gehäuses entlang der in 5A mit C-C' beschrifteten Linie.
  • 6A veranschaulicht eine Draufsicht einer vierten Ausführungsform eines vergossenen Halbleitergehäuses und 6B veranschaulicht eine Schnittansicht des Gehäuses entlang der in 6A mit D-D' beschrifteten Linie.
  • 7A veranschaulicht eine Draufsicht einer fünften Ausführungsform eines vergossenen Halbleitergehäuses und 7B veranschaulicht eine Schnittansicht des Gehäuses entlang der in 7A mit E-E' beschrifteten Linie.
  • 8A veranschaulicht eine Draufsicht einer ersten Ausführungsform eines laminatbasierten Halbleitergehäuses und 8B veranschaulicht eine Schnittansicht des Gehäuses entlang der in 8A mit F-F' beschrifteten Linie.
  • 9A veranschaulicht eine Draufsicht einer zweiten Ausführungsform eines laminatbasierten Halbleitergehäuses und 9B veranschaulicht eine Schnittansicht des Gehäuses entlang der in 9A mit G-G' beschrifteten Linie.
  • 10 veranschaulicht eine Draufsicht einer Ausführungsform eines Halbleitergehäuses, das eine keramische Basis aufweist.
  • Die hier beschriebenen Ausführungsformen sehen ein Halbleitergehäuse vor, das ein oder mehrere Paare von Transistor-Dies beinhaltet. Jedes in dem Gehäuse enthaltene Transistor-Die-Paar weist ein Source-unten-Konfiguration-Transistor-Die auf, dessen Source-Anschluss dem Gehäusesubstrat zugewandt ist und dessen Drain- und Gate-Anschluss von dem Gehäusesubstrat abgewandt sind, und ein Drain-unten-Konfiguration-Transistor-Die, dessen Drain-Anschluss dem Gehäusesubstrat zugewandt ist und dessen Source- und Gate-Anschluss von dem Gehäusesubstrat abgewandt sind. Für jedes in dem Gehäuse enthaltene Transistor-Die-Paar ist der Drain-Anschluss des Source-unten-Konfiguration-Transistor-Dies elektrisch mit dem Source-Anschluss des Drain-unten-Konfiguration-Transistor-Die an einem gemeinsamen Schalter-/Phasenknoten verbunden. Durch Verwenden verschiedener Transistor-Die-Technologien zum Implementieren jedes Transistor-Die-Paars, das in dem Gehäuse enthalten ist, wobei einer der Dies eine Source-unten-Konfiguration aufweist und der andere Die eine Drain-unten-Konfiguration aufweist, sind der Widerstand und die Induktivität der elektrischen Verbindung zu dem gemeinsamen Schalter-/Phasenknoten jedes Transistor-Die-Paars verringert, während auch die Streuinduktivität des Gehäuses verringert wird.
  • Bei manchen Ausführungsformen ist ein einziges Transistorpaar in dem Gehäuse enthalten, um eine Halbbrückenschaltung oder einen Zweig einer H-Brücke oder einer Mehrphasen-Umrichterschaltung (Mehrphasen-Wandlerschaltung) zu bilden. Bei anderen Ausführungsformen sind zwei Transistorpaare in dem Gehäuse enthalten, um eine H-Brücke zu bilden. In noch weiteren Ausführungsformen sind drei oder mehr Transistorpaare in dem Gehäuse enthalten, um eine Mehrphasen-Umrichterschaltung (z.B. 3-Phasen oder 4-Phasen) zu bilden.
  • 1 veranschaulicht ein Schaltschema einer beispielhaften 3-Phasen-Umrichterschaltung 100, die drei Paare 102, 104, 106 von Transistor-Dies beinhaltet. Jedes Paar 102, 104, 106 von Transistor-Dies ist als ein Zweig des 3-Phasen-Umrichters 100 ausgelegt. Jedes Transistor-Die-Paar 102, 104, 106 beinhaltet ein Source-unten-Konfiguration-Transistor-Die 102a, 104a, 104b, dessen Source-Anschluss (S) elektrisch mit einem Masse-Potential verbunden ist, und ein Drain-unten-Konfiguration-Transistor-Die 102b, 104b, 106b, dessen Drain-Anschluss (D) elektrisch mit einem Stromanschluss (VBatterie) verbunden ist, z.B. über eine Schutzvorrichtung 108. Der Drain-Anschluss des Source-unten-Konfiguration-Transistor-Dies 102a/104a/106a und der Source-Anschluss des Drain-unten-Konfiguration-Transistor-Dies 102b/104b/106b von jedem Transistor-Die-Paar 102, 104, 106 sind elektrisch miteinander an einem gemeinsamen Schalter-/Phasenknoten 102c, 104c, 106c verbunden, um eine Phase der Mehrphasen-Umrichterschaltung 100 zu bilden. Die mit der Mehrphasen-Umrichterschaltung 100 verbundene Last ist in 1 als ein 3-Phasenmotor (M) veranschaulicht. Die Transistor-Die-Paare 102, 104, 106 können in demselben Gehäuse oder in unterschiedlichen Gehäusen enthalten sein.
  • 2 veranschaulicht ein Schaltschema einer beispielhaften H-Brückenschaltung 200, die zwei Paare 202, 204 von Transistor-Dies mit einer induktiven Last beinhaltet, wie etwa einen Motor, der zwischen den gemeinsamen Schalter-/Phasenknoten 202c, 204c der zwei Transistorpaare geschaltet ist. Die induktive Last wird durch eine als LMotor beschriftete Spule und einen als RMotor beschrifteten Widerstand repräsentiert. Ähnlich der in 1 gezeigten Konfiguration, beinhalten beide Transistor-Die-Paare 202, 204 ein Source-unten-Konfiguration-Transistor-Die 202a/204a, dessen Source-Anschluss (S) elektrisch mit einem Masse-Potential verbunden ist, und ein Drain-unten-Konfiguration-Transistor-Die 202b/204b, dessen Drain-Anschluss (D) elektrisch mit einem Stromanschluss (VBatterie) verbunden ist, z.B. über eine Schutzvorrichtung 206. Beide Transistor-Die-Paare 202, 204 können in demselben Gehäuse oder in unterschiedlichen Gehäusen enthalten sein. Eine Halbbrückenschaltung kann stattdessen unter Verwendung lediglich eines Paares von Schaltern auf einer Seite der Last realisiert werden.
  • In jedem Fall wird ein Source-unten-Konfiguration-Transistor-Die als der niederseitige Schalter verwendet und ein Drain-unten-Konfiguration-Transistor-Die wird für den hochseitigen Schalter von jedem Zweig der Umrichter-/Steuerungsschaltung verwendet. Bei einer Ausführungsform ist der Source-unten-Konfiguration-Transistor-Die ein Mehr-Gate-MOSFET-Die und der Drain-unten-Konfiguration-Transistor-Die ist ein Einzel-Gate-MOSFET-Die. Ein Mehr-Gate-Bauelement oder Mehrfach-Gate-Feldeffekttransistor bezieht sich auf einen MOSFET, der mehr als ein Gate in ein einzelnes Bauelement einschließt. Die Mehrfach-Gates können von einer einzigen Gate-Elektrode gesteuert werden, wobei mehrere Gate-Oberflächen elektrisch als ein Einzel-Gate wirken oder stattdessen durch unabhängige Gate-Elektroden gesteuert werden können. Bei einer Ausführungsform ist der Mehr-Gate-MOSFET-Die, der als der niederseitige Schalter fungiert, ein Leistungs-FinFET-Die. Der Term „FinFET“ beschreibt einen nichtplanaren Mehr-Gate-Transistor. Eine unterscheidende Eigenschaft eines FinFETs ist die, dass der leitende Kanal um eine Halbleiter-„Finne“ gewickelt ist, die den Körper des Bauelements bildet. Ein Einzel-Gate-MOSFET weist keine solche Finne auf und nur eine einzige Gate-Oberfläche wirkt elektrisch als das Bauelement-Gate. Es gibt sicherlich weitere Möglichkeiten zum Realisieren des Source-unten-Konfiguration-Transistor-Dies. Beispielsweise kann der Source-unten-Konfiguration-Transistor-Die mit einem lateralen Bauelement realisiert werden, wie es von bipolaren CMOS-DMOS(BCD)-Prozessen her bekannt ist. Ein derartiger Transistor verwendet eine standardmäßige Gate-Konfiguration. Der Unterschied zum FinFET besteht darin, dass die FinFET-Struktur um 90° gedreht ist, sich in die Tiefe des Siliciums erstreckt statt parallel zur Oberfläche zu verlaufen.
  • Verschiedene Halbleiter-Gehäuse-Ausführungsformen werden als Nächstes beschrieben, bei denen ein oder mehrere Paare von Transistor-Dies in dem Gehäuse enthalten sind, wobei jedes Transistor-Die-Paar ein Source-unten-Konfiguration-Transistor-Die und ein Drain-unten-Konfiguration-Transistor-Die beinhaltet, die miteinander elektrisch an einem gemeinsamen Schalter-/Phasenknoten verbunden sind. Die Transistor-Dies jedes Paares können mittels einer beliebigen Halbleitertechnologie hergestellt werden, wie etwa Si, GaAs, GaN, SiC usw., solange einer der Dies jedes Paares eine Source-unten-Konfiguration und der andere eine Drain-unten-Konfiguration aufweist. Die anderen Transistoranschlüsse liegen auf der entgegengesetzten Seite des Dies, d.h. die Drain- und Gate(G)-Anschlüsse im Falle des Source-unten-Konfiguration-Transistor-Dies und die Source- und Gate-Anschlüsse im Falle des Drain-unten-Konfiguration-Transistor-Dies. Jedes Gehäuse zeigt zwecks Vereinfachung der Darstellung ein Transistor-Die-Paar, kann allerdings mehr als ein Transistor-Die-Paar beinhalten, z.B. im Falle einer H-Brücke oder einer Mehrphasen-Umrichterschaltung. Alternativ kann jeder Zweig einer H-Brücke oder einer Mehrphasen-Umrichterschaltung in einem separaten Gehäuse vorgesehen sein.
  • 3A veranschaulicht eine Draufsicht einer Ausführungsform eines vergossenen Halbleitergehäuses 300 und 3B veranschaulicht eine Schnittansicht des Gehäuses 300 entlang der in 3A mit A-A' beschrifteten Linie. Gemäß dieser Ausführungsform beinhaltet das vergossene Halbleitergehäuse 300 ein Substrat 302, einen ersten Transistor-Die 304, der am Substrat 302 befestigt ist, und einen zweiten Transistor-Die 306, der auch am Substrat 302 befestigt ist. Der erste Transistor-Die 304 weist einen Source-Anschluss 308 an der Unterseite 304a des ersten Transistor-Dies 304 auf, die dem Substrat 302 zugewandt ist, und einen Drain-Anschluss 310 und einen Gate-Anschluss 312 an der Oberseite 304b des ersten Transistor-Dies 304, die vom Substrat 302 abgewandt ist. Der zweite Transistor-Die 306 weist einen Drain-Anschluss (außer Sicht) an der Unterseite (außer Sicht) des zweiten Transistor-Dies 306 auf, die dem Substrat 302 zugewandt ist, und einen Source-Anschluss 314 und einen Gate-Anschluss 316 an der Oberseite 306b des zweiten Transistor-Dies 306, die vom Substrat 302 abgewandt ist.
  • Der erste Transistor-Die 304 kann der niederseitige Schalter sein und der zweite Transistor-Die 306 kann der hochseitige Schalter einer Halbbrückenschaltung sein oder jeweils der niederseitige und der hochseitige Schalter eines Zweiges einer H-Brücke oder einer Mehrphasen-Umrichterschaltung, z.B. der in 2 bzw. 1 gezeigten Art. In jedem Fall sind der Drain-Anschluss des ersten Transistor-Dies 304 und der Source-Anschluss 314 des zweiten Transistor-Dies 306 in 3A als gestrichelte Kästen dargestellt, da sie sich außer Sicht befinden. Das Gehäuse 300 beinhaltet eine gemeinsame elektrische Verbindung zwischen dem Drain-Anschluss 310 des ersten Transistor-Dies 304 und dem Source-Anschluss 314 des zweiten Transistor-Dies 306, die einen gemeinsamen Schalter-/Phasenknoten des Transistor-Die-Paars 304/306 bildet, wie z.B. in 1 und 2 schematisch veranschaulicht ist.
  • Der erste und der zweite Transistor-Die 304, 306 sind in einer Vergussmasse 318 eingebettet. Die Vergussmasse 318 ist ein elektrisch isolierendes Material und kann beispielsweise ein warmaushärtendes Epoxidharz oder ein Thermoplast sein. Lediglich der Außenumriss der Vergussmasse 318 ist in den 3A und 3B gezeigt, so dass die innere Konfiguration des Gehäuses 300 in beiden Ansichten sichtbar ist. Bei einer Ausführungsform umfasst das Gehäusesubstrat 302 einen Leiterrahmen, der ein Die-Kontaktfeld (Die-Kontaktpad) 320, 322 für jeden in dem Gehäuse 300 enthaltenen Transistor-Die 304, 306 beinhaltet. Der Source-Anschluss 308 an der Unterseite 304a des ersten Transistor-Dies 304 ist mit einem ersten Die-Kontaktfeld (Die-Kontaktpad) 320 verbunden, z.B. an diesem angelötet, und der Drain-Anschluss (außer Sicht) an der Unterseite (außer Sicht) des zweiten Transistor-Dies 306 ist auf ähnliche Weise mit einem zweiten Die-Kontaktfeld (Die-Kontaktpad) 322 verbunden, z.B. an diesem angelötet.
  • Das Halbleitergehäuse 300 ist ein leiterloses (Leadless-)Halbleitergehäuse gemäß der veranschaulichten Ausführungsform, was bedeutet, dass das Gehäuse 300 eine Oberflächenmontagetechnologie einsetzt. Beispielsweise bilden einer oder mehrere der E/A(Eingang/Ausgang)-Kontaktfelder 324, 326 des Leiterrahmens einen Ausgangsanschluss des Halbleitergehäuses 300. Die gemeinsame elektrische Verbindung zwischen dem Paar von Transistor-Dies 304/306 wird gemäß dieser Ausführungsform durch einen Metallclip 328 realisiert. Der Metallclip 328 verbindet den Drain-Anschluss 310 des ersten Transistor-Dies 304 und den Source-Anschluss 314 des zweiten Transistor-Dies 306 mit dem einen oder den mehreren Kontaktfeldern (Kontaktpads) 324, 326, die den Ausgangsanschluss des Halbleitergehäuses 300 bilden. Die jeweiligen Gate-Anschlüsse 312, 316 der Transistor-Dies 304, 306 können z.B. über entsprechende Bonddrähte 330, 332 mit zusätzlichen E/A-Kontaktfeldern 334, 334 des Leiterrahmens verbunden sein, die als jeweilige Eingangsanschlüsse des Gehäuses 300 dienen. Alternativ können die jeweiligen Gate-Anschlüsse 312, 316 mit den entsprechenden E/A-Kontaktfeldern 334, 336 mit Metallclips anstelle von Bonddrähten verbunden sein. Das erste Die-Kontaktfeld 320 kann mit Massepotential verbunden sein und das zweite Die-Kontaktfeld 322 kann mit Strom verbunden sein, z.B. VBatterie, wie in 1 und 2 gezeigt ist, um die elektrischen Verbindungen zum Gehäuse 300 zu vervollständigen.
  • 4A veranschaulicht eine Draufsicht einer weiteren Ausführungsform eines vergossenen Halbleitergehäuses 400 und 4B veranschaulicht eine Schnittansicht des Gehäuses 400 entlang der in 4A mit B-B' beschrifteten Linie. Die in 4A und 4B gezeigte Ausführungsform ist der in 3A und 3B gezeigten Ausführungsform ähnlich. Allerdings unterscheidet sich das vergossene Halbleitergehäuse 400 dadurch, dass es ein mit Leitern versehenes Halbleitergehäuse ist. Mit Leitern versehene Gehäuse weisen Metallleiter oder -pins auf, die aus einer Vergussmasse hervorstehen und z.B. um die Kante des Gehäuses herumgewickelt sein können, wohingegen leiterlose (Leadless-)Gehäuse Metallkontaktfelder an den Kanten aufweisen. Gemäß dieser Ausführungsform steht der Metallclip 328, der mit dem Drain-Anschluss 310 des ersten Transistor-Dies 304 und dem Source-Anschluss 314 des zweiten Transistor-Dies 306 verbunden ist, aus der Vergussmasse 318 hervor, um somit den Ausgangsanschluss 402 des mit Leitern versehenen Halbleitergehäuses 400 zu bilden. Das mit Leitern versehene Halbleitergehäuse 400 beinhaltet zusätzliche Leiter/Pins 404, 406 für die Eingangs(Gate)-Anschlüsse des mit Leitern versehenen Gehäuses 400. Wie in 3A und 3B, können die Die-Kontaktfelder 320, 322 weiter dafür verwendet werden, jeweils Massepotential und Strom für das Gehäuse 400 zu liefern.
  • 5A veranschaulicht eine Draufsicht noch einer weiteren Ausführungsform eines vergossenen Halbleitergehäuses 500 und 5B veranschaulicht eine Schnittansicht des Gehäuses 500 entlang der in 5A mit C-C' beschrifteten Linie. Die in 5A und 5B gezeigte Ausführungsform ist der in 3A und 3B gezeigten Ausführungsform ähnlich. Allerdings ist andererseits eine erste Gruppe 502 der Leiterrahmenkontaktfelder 324, 326, die die Gehäuseausgangsanschlüsse bilden, an einer ersten Seite 500a des leiterlosen (Leadless-)Halbleitergehäuses 500 angeordnet und eine zweite Gruppe 504 von Ausgangsanschlusskontaktfeldern 506, 508, 510, 512 ist an einer zweiten, der ersten Seite 500a entgegengesetzten Seite 500b des leiterlosen Halbleitergehäuses 500 angeordnet. Auch ist der Metallclip 328, der die gemeinsame elektrische Verbindung für das Paar von Transistor-Dies 304, 306 liefert, an einem ersten Ende 328a mit der ersten Gruppe 502 der Ausgangsanschlusskontaktfelder 324, 326 verbunden und ist an einem zweiten, dem ersten Ende 328a entgegengesetzten Ende 328b mit der zweiten Gruppe 504 von Ausgangsanschlusskontaktfeldern 506, 508, 510, 512 verbunden.
  • 6A veranschaulicht eine Draufsicht noch einer anderen Ausführungsform eines vergossenen Halbleitergehäuses 600 und 6B veranschaulicht eine Schnittansicht des Gehäuses 600 entlang der in 6A mit D-D' beschrifteten Linie. Die in 6A und 6B gezeigte Ausführungsform ist der in 4A und 4B gezeigten Ausführungsform ähnlich. Allerdings steht andererseits der Metallclip 328, der die gemeinsame elektrische Verbindung für das Paar von Transistor-Dies 304, 306 liefert, aus der Vergussmasse 318 an einer ersten Seite 600a des mit Leitern versehenen Halbleitergehäuses 600 hervor und steht auch aus der Vergussmasse 318 an einer zweiten, der ersten Seite 600a entgegengesetzten Seite 600b des mit Leitern versehenen Halbleitergehäuses 600 hervor, um somit den Ausgangsanschluss 402 des mit Leitern versehenen Halbleitergehäuses 600 an entgegengesetzten Seiten 600a, 600b des Gehäuses 600 bereitzustellen.
  • 7A veranschaulicht eine Draufsicht einer weiteren Ausführungsform eines vergossenen Halbleitergehäuses 700 und 7B veranschaulicht eine Schnittansicht des Gehäuses 700 entlang der in 7A mit E-E' beschrifteten Linie. Die in 7A und 7B gezeigte Ausführungsform ist der in 3A und 3B gezeigten Ausführungsform ähnlich. Allerdings ist andererseits die gemeinsame elektrische Verbindung zwischen dem Paar von Transistor-Dies 304, 306 von einem ersten Bonddraht oder Metallband 702 und einem zweiten Bonddraht oder Metallband 704 anstelle eines Metallclips realisiert. Der erste Bonddraht/das erste Metallband 702 verbindet den Drain-Anschluss 310 des ersten Transistor-Dies 304 mit dem entsprechenden Ausgangsanschlusskontaktfeld 324 des Halbleitergehäuses 700. Der zweite Bonddraht/das zweite Metallband 704 verbindet den Source-Anschluss 314 des zweiten Transistor-Dies 306 mit demselben Ausgangsanschlusskontaktfeld 324 wie der erste Bonddraht/das erste Metallband 702 oder mit einem anderen Ausgangsanschlusskontaktfeld 326 des Halbleitergehäuses 700.
  • 8A veranschaulicht eine Draufsicht einer anderen Ausführungsform eines Halbleitergehäuses 800, das einen Source-unten-Konfiguration-Transistor-Die 304 und einen Drain-unten-Konfiguration-Transistor-Die 306, die elektrisch mit einem gemeinsamen Schalter-/Phasenknoten verbunden sind, beinhaltet, und 8B veranschaulicht eine Schnittansicht des Gehäuses 800 entlang der in 8A mit F-F' beschrifteten Linie. Die in 8A und 8B gezeigte Ausführungsform ist der in 3A und 3B gezeigten Ausführungsform ähnlich. Allerdings sind andererseits der erste und der zweite Transistor-Die 304, 306 in einem isolierenden Material 802 eingebettet und eine strukturierte Metallumverteilungsschicht (RDL) 804 ist in dem isolierenden Material 802 über den Transistor-Dies 304, 306 angeordnet, so dass die Transistor-Dies 304, 306 zwischen das Substrat 302 und die strukturierte Metallumverteilungsschicht 804 zwischengeschaltet sind.
  • Das isolierende Material 802 kann ein Laminat sein, wie etwa ein standardmäßiges Leiterplattenmaterial oder ein standardmäßiges FR4-Material (glasfaserverstärktes Epoxidlaminat). Bei einer weiteren Ausführungsform kann das isolierende Material 802 eine Vergussmasse sein. Irgendein standardmäßiger Chiplaminierungs- oder Vergussprozess kann zum Bilden des isolierenden Materials 802 verwendet werden. Beispielsweise kann der Prozess im Falle eines Laminats Diffusionslöten des ersten und des zweiten Transistor-Dies 304, 306, Laminieren von harzbeschichtetem Kupfer (resin-coated-copper – RCC) auf den montierten Dies, um eine dielektrische Polymermatrix zu bilden, Laserbohren von Vias in dem isolierenden Material 802 und Viafüllen durch Elektrobeschichten von Kupfer beinhalten. Im Falle eines vergossenen Gehäuses wird eine Vergussmasse vor dem Laden in eine Gusskammer vorgeheizt. Nach dem Vorheizen wird die Vergussmasse durch einen hydraulischen Stößel in einen Topf gezwungen, wo sie Schmelztemperatur erreicht und verflüssigt wird. Der Stößel zwingt dann die flüssige Vergussmasse in Gusskanäle einer Gussform. Diese Gusskanäle dienen als Kanäle, in denen sich die flüssige Vergussmasse bewegt bis sie die Hohlräume erreicht, die die einzukapselnden Objekte enthält.
  • Die strukturierte Metallumverteilungsschicht 804 ist durch das Hinzufügen von Metall und dielektrischen Schichten auf die Oberfläche eines Wafers oder Trägers definiert, um das E/A(Eingabe/Ausgabe)-Layout des Transistor-Dies auf eine neue Gehäusegeometrie mit aufgelockertem Pinabstand zu verteilen. Eine solche Umverteilung verwendet Dünnfilmpolymere wie etwa BCB (Benzozyklobuten), Polyimid, Asahi Glas ALX usw. und Metallisierung, wie etwa Al oder Cu zum Umleiten der Die-E/A in eine flächige Array-Konfiguration. Die Umverteilungsleiterbahn kann direkt auf einer primären Passivierung, wie etwa SiN oder SiON hergestellt werden, oder kann über eine zweite Polymerschicht geleitet werden, um zusätzliche Nachgiebigkeit hinzuzufügen. Eine oder mehrere zusätzliche metallische (und entsprechende dielektrische) Schichten können mit der strukturierten Metallumverteilungsschicht 804 verbunden werden, um eine Verbindung zu einer Platte oder anderen Komponente zu erleichtern. Derartige Materialschichten sind in den 8A und 8B zur Erleichterung der Darstellung nicht gezeigt.
  • Die gemeinsame elektrische Verbindung zwischen dem Paar von Transistor-Dies 304, 306 ist gemäß dieser Ausführungsform auf dem Abschnitt 806 der strukturierten Metallumverteilungsschicht 804 implementiert. Eingangsverbindungen zu den jeweiligen Gate-Anschlüssen 312, 316 der Transistor-Dies 304, 306 können durch andere Abschnitte 808, 810 der strukturierten Metallumverteilungsschicht 804 realisiert sein. Leitende Vias 812 verbinden die getrennten Abschnitte 806, 808, 810 der strukturierten Metallumverteilungsschicht 804 mit den entsprechenden Die-Kontaktfeldern 320, 322 und den Leiterrahmenkontaktfeldern 324, 326, 334, 336, die die jeweiligen (Eingangs-, Ausgangs-, Strom-, Masse-)Anschlüsse des Halbleitergehäuses 800 bilden. Die leitenden Vias 814 können als Teil eines standardmäßigen RDL-Prozesses gebildet werden und sind in 8A als gestrichelte Ovale dargestellt, da sie von der strukturierten Metallumverteilungsschicht 804 bedeckt sind und sich somit außer Sicht befinden. Das isolierende Material 802 kann ausgedünnt werden, um somit die Oberseite 806a der strukturierten Metallumverteilungsschicht 806 freizulegen, wie durch die in 8B gezeigte horizontale gestrichelte Linie angezeigt wird. Lediglich der Außenumriss des isolierenden Materials 802 ist in den 8A und 8B gezeigt, so dass die innere Konfiguration des Gehäuses 700 in beiden Ansichten sichtbar ist. Auch sind die oberseitigen Anschlüsse 310, 314 des ersten und des zweiten Transistor-Dies 304, 306 als gestrichelte Kästen veranschaulicht, da sie von der strukturierten Metallumverteilungsschicht 804 bedeckt und somit außer Sicht sind.
  • 9A veranschaulicht eine Draufsicht einer anderen Ausführungsform eines Halbleitergehäuses 900, das einen Source-unten-Konfiguration-Transistor-Die 304 und einen Drain-unten-Konfiguration-Transistor-Die 306, die elektrisch an einem gemeinsamen Schalter-/Phasenknoten verbunden sind, beinhaltet, und 9B veranschaulicht eine Schnittansicht des Gehäuses 900 entlang der in 9A mit G-G' beschrifteten Linie. Die in 9A und 9B gezeigte Ausführungsform ist der in 8A und 8B gezeigten Ausführungsform ähnlich. Allerdings wird andererseits anstelle eines Leiterrahmens eine gemusterte Metallschicht 902 als das Substrat 302 verwendet. Die Transistoren 304, 306 sind an unterschiedlichen Abschnitten 904, 906 der gemusterten Metallschicht 902 befestigt. Die E/A-Anschlüsse (z.B. Eingang, Ausgang, Strom, Masse) des Gehäuses 900 werden durch zusätzliche Abschnitte 908, 910, 912, 914 der gemusterten Metallschicht 902 bereitgestellt.
  • Bei einer Ausführungsform ist die gemusterte Metallschicht 902 eine zweite strukturierte Metallumverteilungsschicht, die in dem isolierenden Material 802 unter den Transistor-Dies 304, 306 angeordnet ist, so dass die Transistor-Dies 304, 306 zwischen die erste (obere) strukturierte Metallumverteilungsschicht 804 und die zweite (untere) strukturierte Metallumverteilungsschicht 902 zwischengeschaltet ist. Ähnlich zu der in den 8A und 8B gezeigten Ausführungsform verbinden zusätzliche leitende Vias 916 den unteren Anschluss der Transistor-Dies 304, 306 (d.h. der Source-Anschluss des Source-unten-Konfiguration-Transistor-Dies und der Drain-Anschluss des Drain-unten-Konfiguration-Transistor-Dies) mit den entsprechenden Abschnitten 904, 906 der unteren strukturierten Metallumverteilungsschicht 902, die den jeweiligen Strom- und Masseanschluss des Halbleitergehäuses 900 bilden.
  • 10 veranschaulicht eine Draufsicht noch einer weiteren Ausführungsform eines Halbleitergehäuses 1000, das mindestens zwei Paare von Source-unten-Konfiguration-Transistor-Dies 304 und Drain-unten-Konfiguration-Transistor-Dies 306 beinhaltet, die elektrisch an einem gemeinsamen Schalter-/Phasenknoten verbunden sind. Drei Paare von Transistor-Dies 304, 206 sind in 10 an dem Gehäusesubstrat 1002 befestigt gezeigt. Das Gehäuse 100 kann allerdings zwei, drei, vier oder mehr Paare von entgegengesetzt konfigurierten Transistor-Dies 304, 306 beinhalten. Jedes Paar von Transistor-Dies 304, 206 stellt eine Phase einer Mehrphasen-Umrichterschaltung bereit und beinhaltet ein Source-unten-Konfiguration-Transistor-Die 304, der einen dem Substrat zugewandten Source-Anschluss (außer Sicht) und einen vom Substrat 1002 abgewandten Drain-Anschluss (außer Sicht) und einen Gate-Anschluss (nicht gezeigt) aufweist, und einen Drain-unten-Konfiguration-Transistor-Die 306, der einen dem Substrat 1002 zugewandten Drain-Anschluss (außer Sicht) und ein vom Substrat 1002 abgewandten Source-Anschluss (außer Sicht) und einen Gate-Anschluss (nicht gezeigt) aufweist. Das in 10 gezeigte Ausführungsbeispiel beinhaltet drei derartige Paare von Transistor-Dies 304, 306, die an dem Gehäusesubstrat 1002 befestigt sind. Für jedes Paar von Transistor-Dies 304, 306, das in dem Gehäuse 1000 enthalten ist, ist der Drain-Anschluss des Source-unten-Konfiguration-Transistor-Dies 304 elektrisch mit dem Source-Anschluss des Drain-unten-Konfiguration-Transistor-Dies 306 verbunden, z.B. mittels eines entsprechenden Metallclips (Clip1, Clip2, Clip3 usw.).
  • Bei einer Ausführungsform umfasst das Gehäusesubstrat 1002 eine Keramikbasis (außer Sicht), die eine gemusterte metallisierte Oberfläche 1004 aufweist. Der Source-Anschluss an der Unterseite jedes Source-unten-Konfiguration-Transistor-Dies 304 ist mit einem ersten Abschnitt 1006 der gemusterten metallisierten Oberfläche 1004 verbunden, die den Masseanschluss des Gehäuses 100 bildet. Der Drain-Anschluss an der Unterseite jedes Drain-unten-Konfiguration-Transistor-Dies 306 ist mit einem zweiten Abschnitt 1008 der gemusterten metallisierten Oberfläche 1004 verbunden, die den Stromanschluss des Gehäuses 1000 bildet. Der Ausgangsanschluss des Halbleitergehäuses umfasst drei Abschnitte (P1, P2, P3 usw.) der gemusterten metallisierten Oberfläche 1004, wobei jeder dritte Abschnitt eine Phase der Mehrphasen-Umrichterschaltung bildet. Jeder Metallclip, der den Drain-Anschluss eines Source-unten-Konfiguration-Transistor-Dies 304 mit dem Source-Anschluss des entsprechenden Drain-unten-Konfiguration-Transistor-Dies 306 verbindet, ist an einem anderen Ende mit einem der dritten Abschnitte der gemusterten metallisierten Oberfläche 1004 verbunden, um die Phasenverbindungen der Schaltung zu realisieren. Die Abschnitte der metallisierten Oberfläche 1004 sind elektrisch voneinander getrennt. Die oberseitigen Anschlussverbindungen zu den jeweiligen Transistor-Dies sind in 10 zur Vereinfachung der Darstellung nicht gezeigt, können aber leicht unter Verwendung von z.B. Bonddraht, Band- oder Clipverbindungen mit zusätzlichen separaten Abschnitten der metallisierten Oberfläche 1004 der Keramikbasis, die in 10 zur Vereinfachung der Darstellung nicht gezeigt sind, realisiert werden.
  • Natürlich können andere Schaltungskonfigurationen, wie etwa eine H-Brücke und eine Halbbrücke auf einer Keramikbasis, die eine gemusterte metallisierte Oberfläche aufweist, realisiert werden, indem die passende Anzahl von Transistor-Die-Paar(en) auf der gemusterten metallisierten Oberfläche der Keramikbasis angebracht wird, wobei jeder Transistor-Die einen Source-unten-Konfiguration-Transistor-Die, dessen Source-Anschluss mit einem Abschnitt der metallisierten Oberfläche verbunden ist und dessen Drain- und Gate-Anschluss von der Keramikbasis abgewandt sind, und einen Drain-unten-Konfiguration-Transistor-Die, dessen Drain-Anschluss mit einem anderen Abschnitt der metallisierten Oberfläche verbunden ist und dessen Source- und Gate-Anschluss von der Keramikbasis abgewandt sind, beinhaltet.
  • Räumlich relative Begriffe, wie etwa „unter“, „unterhalb“, „niedriger“, „über“, „oberer“ und dergleichen werden der Einfachheit der Beschreibung halber verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Es ist beabsichtigt, dass diese Begriffe verschiedene Orientierungen des Bauelements zusätzlich zu den verschiedenen in den Figuren dargestellten einschließen. Ferner werden auch Begriffe wie „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und es wird auch nicht beabsichtigt, dass diese beschränkend sind. Über die gesamte Beschreibung hinweg beziehen sich gleiche Begriffe auf gleiche Elemente.
  • Wie hier verwendet, sind die Begriffe „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“ und dergleichen offene Begriffe, die das Vorhandensein der angegebenen Elemente oder Merkmale anzeigen, die aber zusätzliche Elemente oder Merkmale nicht ausschließen. Es wird beabsichtigt, dass die Artikel „ein“, „eine“ und „der/die/das“ sowohl den Plural als auch den Singular beinhalten, es sei denn, dass der Zusammenhang eindeutig etwas Anderes angibt.
  • In Anbetracht der obigen Bandbreite an Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die vorangehende Beschreibung beschränkt wird, noch durch die beigefügten Zeichnungen beschränkt wird. Stattdessen wird die vorliegende Erfindung lediglich durch die folgenden Ansprüche und deren rechtliche Äquivalente beschränkt.

Claims (20)

  1. Halbleitergehäuse, das umfasst: ein Substrat; einen ersten Transistor-Die, der an dem Substrat befestigt ist, wobei der erste Transistor-Die einen Source-Anschluss an einer Unterseite des ersten Transistor-Dies, die dem Substrat zugewandt ist, und einen Drain-Anschluss und einen Gate-Anschluss an einer Oberseite des ersten Transistor-Dies, die vom Substrat abgewandt ist, aufweist; einen zweiten Transistor-Die, der an dem Substrat befestigt ist, wobei der zweite Transistor-Die einen Drain-Anschluss an einer Unterseite des zweiten Transistor-Dies, die dem Substrat zugewandt ist, und einen Source-Anschluss und einen Gate-Anschluss an einer Oberseite des zweiten Transistor-Dies, die vom Substrat abgewandt ist, aufweist; und eine gemeinsame elektrische Verbindung zwischen dem Drain-Anschluss des ersten Transistor-Dies und dem Source-Anschluss des zweiten Transistor-Dies.
  2. Halbleitergehäuse nach Anspruch 1, wobei das Substrat einen Leiterrahmen umfasst, der ein erstes Die-Kontaktfeld, ein zweites Die-Kontaktfeld und eine Vielzahl von Kontaktfeldern beinhaltet, wobei der Source-Anschluss an der Unterseite des ersten Transistor-Dies mit dem ersten Die-Kontaktfeld verbunden ist, und wobei der Drain-Anschluss an der Unterseite des zweiten Transistor-Dies mit dem zweiten Die-Kontaktfeld verbunden ist.
  3. Halbleitergehäuse nach Anspruch 2, wobei das Halbleitergehäuse ein leiterloses Halbleitergehäuse ist, wobei eines oder mehrere der Kontaktfelder einen Ausgangsanschluss des Halbleitergehäuses bilden, und wobei die gemeinsame elektrische Verbindung einen oder mehrere elektrische Leiter umfasst, die den Drain-Anschluss des ersten Transistor-Dies und den Source-Anschluss des zweiten Transistor-Dies mit dem einen oder den mehreren Kontaktfeldern verbindet, die den Ausgangsanschluss des Halbleitergehäuses bilden.
  4. Halbleitergehäuse nach Anspruch 3, wobei eine erste Gruppe der Kontaktfelder an einer ersten Seite des Halbleitergehäuses angeordnet ist, wobei eine zweite Gruppe der Kontaktfelder an einer zweiten, der ersten Seite entgegengesetzten Seite des Halbleitergehäuses angeordnet ist, wobei die erste und die zweite Gruppe von Kontaktfeldern einen Ausgangsanschluss des Halbleitergehäuses bilden; und wobei der eine oder die mehreren elektrischen Leiter, die die gemeinsame elektrische Verbindung umfassen, an einem ersten Ende mit der ersten Gruppe des einen oder der mehreren Kontaktfelder verbunden ist und an einem zweiten, dem ersten Ende entgegengesetzten Ende mit der zweiten Gruppe des einen oder der mehreren Kontaktfelder verbunden ist.
  5. Halbleitergehäuse nach einem der Ansprüche 2 bis 4, wobei das Halbleitergehäuse ein mit Leitern versehenes Halbleitergehäuse ist, wobei der erste und der zweite Transistor-Die in einer Vergussmasse eingebettet sind, wobei die gemeinsame elektrische Verbindung einen Metallclip umfasst, der mit dem Drain-Anschluss des ersten Transistor-Dies und dem Source-Anschluss des zweiten Transistor-Dies verbunden ist, wobei der Metallclip aus der Vergussmasse hervorsteht, um somit einen Ausgangsanschluss des Halbleitergehäuses zu bilden.
  6. Halbleitergehäuse nach Anspruch 5, wobei der Metallclip aus der Vergussmasse an einer ersten Seite des Halbleitergehäuses hervorsteht und aus der Vergussmasse an einer zweiten, der ersten Seite entgegengesetzten Seite des Halbleitergehäuses hervorsteht, um somit den Ausgangsanschluss des Halbleitergehäuses an entgegengesetzten Seiten des Halbleitergehäuses bereitzustellen.
  7. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei das Substrat eine Keramikbasis umfasst, die eine gemusterte metallisierte Oberfläche aufweist, wobei der Source-Anschluss an der Unterseite des ersten Transistor-Dies mit einem ersten Abschnitt der gemusterten metallisierten Oberfläche verbunden ist, wobei der Drain-Anschluss an der Unterseite des zweiten Transistor-Dies mit einem zweiten Abschnitt der gemusterten metallisierten Oberfläche verbunden ist, wobei ein Ausgangsanschluss des Halbleitergehäuses einen dritten Abschnitt der gemusterten metallisierten Oberfläche umfasst, wobei die gemeinsame elektrische Verbindung einen oder mehrere elektrische Leiter umfasst, die den Drain-Anschluss des ersten Transistor-Dies und den Source-Anschluss des zweiten Transistor-Dies mit dem dritten Abschnitt der gemusterten metallisierten Oberfläche verbindet, und wobei der erste, der zweite und der dritte Abschnitt der metallisierten Oberfläche voneinander elektrisch isoliert sind.
  8. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei die gemeinsame elektrische Verbindung einen Metallclip umfasst, der mit dem Drain-Anschluss des ersten Transistor-Dies und dem Source-Anschluss des zweiten Transistor-Dies verbunden ist.
  9. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei die gemeinsame elektrische Verbindung einen ersten Bonddraht oder Metallband, der/das den Drain-Anschluss des ersten Transistor-Dies mit einem Ausgangsanschluss des Halbleitergehäuses verbindet und einen zweiten Bonddraht oder Metallband, der/das den Source-Anschluss des zweiten Transistor-Dies mit dem Ausgangsanschluss des Halbleitergehäuses verbindet, umfasst.
  10. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, das ferner umfasst: ein Isoliermaterial, in dem der erste und der zweite Transistor-Die eingebettet sind; und eine strukturierte Metallumverteilungsschicht, die in dem Isoliermaterial über dem ersten und dem zweiten Transistor-Die angeordnet ist, so dass der erste und der zweite Transistor-Die zwischen das Substrat und die strukturierte Metallumverteilungsschicht geschaltet sind, wobei die gemeinsame elektrische Verbindung einen Teil der strukturierten Metallumverteilungsschicht umfasst.
  11. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei der erste und der zweite Transistor-Die in einer Vergussmasse eingebettet sind.
  12. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei der erste Transistor-Die ein Mehr-Gate-MOSFET-Die ist und wobei der zweite Transistor-Die ein Ein-Gate-MOSFET-Die ist.
  13. Halbleitergehäuse nach Anspruch 12, wobei der Mehr-Gate-MOSFET-Die ein Leistungs-FinFET-Die ist.
  14. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei der Source-Anschluss des ersten Transistor-Dies elektrisch mit einem Masseanschluss des Halbleitergehäuses verbunden ist, wobei der Drain-Anschluss des zweiten Transistor-Dies elektrisch mit einem Stromanschluss des Halbleitergehäuses verbunden ist, und wobei der erste und der zweite Transistor-Die eine Phase einer Mehrphasen-Umrichterschaltung bereitstellen.
  15. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei der Source-Anschluss des ersten Transistor-Dies elektrisch mit einem Masseanschluss des Halbleitergehäuses verbunden ist, wobei der Drain-Anschluss des zweiten Transistor-Dies elektrisch mit einem Stromanschluss des Halbleitergehäuses verbunden ist, und wobei der erste und der zweite Transistor-Die einen Zweig einer H-Brückenschaltung bereitstellen.
  16. Verfahren zum Herstellen eines Halbleitergehäuses, wobei das Verfahren die Schritte umfasst: Befestigen eines ersten Transistor-Dies, der an einem Substrat befestigt ist, wobei der erste Transistor-Die einen Source-Anschluss an einer Unterseite des ersten Transistor-Dies, die dem Substrat zugewandt ist, und einen Drain-Anschluss und einen Gate-Anschluss an einer Oberseite des ersten Transistor-Dies, die vom Substrat abgewandt ist, aufweist; Befestigen eines zweiten Transistor-Dies an dem Substrat, wobei der zweite Transistor-Die einen Drain-Anschluss an einer Unterseite des zweiten Transistor-Dies, die dem Substrat zugewandt ist, und einen Source-Anschluss und einen Gate-Anschluss an einer Oberseite des zweiten Transistor-Dies, die vom Substrat abgewandt ist, aufweist; und Ausbilden einer gemeinsamen elektrischen Verbindung zwischen dem Drain-Anschluss des ersten Transistor-Dies und dem Source-Anschluss des zweiten Transistor-Dies.
  17. Verfahren nach Anspruch 16, wobei das Substrat einen Leiterrahmen umfasst, der ein erstes Die-Kontaktfeld, ein zweites Die-Kontaktfeld und eine Vielzahl von Kontaktfeldern beinhaltet, und wobei das Befestigen des ersten und des zweiten Transistor-Dies am Substrat die folgenden Schritte umfasst: Verbinden des Source-Anschlusses an der Unterseite des ersten Transistor-Dies mit dem ersten Die-Kontaktfeld; und Verbinden des Drain-Anschlusses an der Unterseite des zweiten Transistor-Dies mit dem zweiten Die-Kontaktfeld.
  18. Verfahren nach Anspruch 17, wobei das Halbleitergehäuse ein leiterloses Halbleitergehäuse ist, wobei eines oder mehrere der Kontaktfelder einen Ausgangsanschluss des Halbleitergehäuses bilden, und wobei das Ausbilden der gemeinsamen elektrischen Verbindung den folgenden Schritt umfasst: Verbinden des einen oder der mehreren elektrischen Leiter an einem Ende mit dem Drain-Anschluss des ersten Transistor-Dies und dem Source-Anschluss des zweiten Transistor-Dies und an einem entgegengesetzten Ende mit dem einen oder den mehreren Kontaktfeldern, die den Ausgangsanschluss des Halbleitergehäuses bilden.
  19. Verfahren nach Anspruch 17, wobei das Halbleitergehäuse ein mit Leitern versehenes Halbleitergehäuse ist, wobei der erste und der zweite Transistor-Die in einer Vergussmasse eingebettet sind, und wobei das Ausbilden der gemeinsamen elektrischen Verbindung den folgenden Schritt umfasst: Verbinden eines Metallclips mit dem Drain-Anschluss des ersten Transistor-Dies und dem Source-Anschluss des zweiten Transistor-Dies, wobei der Metallclip aus der Vergussmasse hervorsteht, um somit einen Ausgangsanschluss des Halbleitergehäuses zu bilden.
  20. Halbleitergehäuse, das umfasst: ein Substrat; und mindestens zwei Paare von Transistor-Dies, die an dem Substrat befestigt sind, wobei jedes Paar von Transistor-Dies eine Phase einer Mehrphasen-Umrichterschaltung bereitstellt und ein Source-unten-Konfiguration-Transistor-Die, der einen dem Substrat zugewandten Source-Anschluss und einen vom Substrat abgewandten Drain-Anschluss und Gate-Anschluss aufweist, und einen Drain-unten-Konfiguration-Transistor-Die, der einen dem Substrat zugewandten Drain-Anschluss und einen vom Substrat abgewandten Source-Anschluss und Gate-Anschluss aufweist, beinhaltet, wobei für jedes Paar von Transistor-Dies der Drain-Anschluss des Source-unten-Konfiguration-Transistor-Dies elektrisch mit dem Source-Anschluss des Drain-unten-Konfiguration-Transistor-Dies verbunden ist.
DE102017205757.2A 2016-04-04 2017-04-04 Halbleitergehäuse mit einem Transistor-Die in Source-unten Konfiguration und einem Transistor-Die in Drain-unten Konfiguration Active DE102017205757B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/089,668 US9881853B2 (en) 2016-04-04 2016-04-04 Semiconductor package having a source-down configured transistor die and a drain-down configured transistor die
US15/089,668 2016-04-04

Publications (2)

Publication Number Publication Date
DE102017205757A1 true DE102017205757A1 (de) 2017-10-05
DE102017205757B4 DE102017205757B4 (de) 2022-01-27

Family

ID=59885447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017205757.2A Active DE102017205757B4 (de) 2016-04-04 2017-04-04 Halbleitergehäuse mit einem Transistor-Die in Source-unten Konfiguration und einem Transistor-Die in Drain-unten Konfiguration

Country Status (3)

Country Link
US (1) US9881853B2 (de)
CN (1) CN107275316A (de)
DE (1) DE102017205757B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7185875B2 (ja) * 2019-02-27 2022-12-08 株式会社デンソー スイッチング素子
US11476232B2 (en) 2019-03-25 2022-10-18 Analog Devices International Unlimited Company Three-dimensional packaging techniques for power FET density improvement
CN110277383A (zh) * 2019-05-30 2019-09-24 同辉电子科技股份有限公司 一种减小GaN HEMT功率模块封装寄生电感的DBC板布局方法
US11094617B2 (en) * 2019-06-27 2021-08-17 Alpha And Omega Semiconductor (Cayman), Ltd. Semiconductor package including low side field-effect transistors and high side field-effect transistors and method of making the same
US11257740B2 (en) 2020-02-21 2022-02-22 Wolfspeed, Inc. Device carrier configured for interconnects, a package implementing a device carrier having interconnects, and processes of making the same
US20220115304A1 (en) * 2020-10-13 2022-04-14 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11935879B2 (en) 2021-06-09 2024-03-19 Wolfspeed, Inc. Integrated passive device (IPD) components and a package and processes implementing the same
JP7329583B2 (ja) 2021-12-14 2023-08-18 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217416A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
JP4628687B2 (ja) * 2004-03-09 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
DE102006020243B3 (de) * 2006-04-27 2008-01-17 Infineon Technologies Austria Ag Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben
DE102006037118B3 (de) 2006-08-07 2008-03-13 Infineon Technologies Ag Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
KR100945508B1 (ko) 2007-11-16 2010-03-09 주식회사 하이닉스반도체 제로 캐패시터 램 및 그의 제조방법
US8138585B2 (en) 2008-05-28 2012-03-20 Fairchild Semiconductor Corporation Four mosfet full bridge module
US7994615B2 (en) * 2009-08-28 2011-08-09 International Rectifier Corporation Direct contact leadless package for high current devices
US8704269B2 (en) 2010-12-22 2014-04-22 Infineon Technologies Ag Die package
US8531016B2 (en) * 2011-05-19 2013-09-10 International Rectifier Corporation Thermally enhanced semiconductor package with exposed parallel conductive clip
TWI493680B (zh) 2012-05-23 2015-07-21 尼克森微電子股份有限公司 功率半導體封裝體及其製造方法
US9082868B2 (en) * 2013-03-13 2015-07-14 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9123701B2 (en) * 2013-07-11 2015-09-01 Infineon Technologies Austria Ag Semiconductor die and package with source down and sensing configuration
US9263563B2 (en) 2013-10-31 2016-02-16 Infineon Technologies Austria Ag Semiconductor device package
EP3257336A4 (de) 2014-12-10 2018-10-10 Texas Instruments Incorporated Leistungsfeldeffekttransistor (fet), vortreiber, steuergerät und messwiderstandsintegration

Also Published As

Publication number Publication date
US9881853B2 (en) 2018-01-30
DE102017205757B4 (de) 2022-01-27
US20170287820A1 (en) 2017-10-05
CN107275316A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
DE102017205757B4 (de) Halbleitergehäuse mit einem Transistor-Die in Source-unten Konfiguration und einem Transistor-Die in Drain-unten Konfiguration
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102008046728B4 (de) Elektronikbauelement und Verfahren zur Herstellung
DE102006038479B4 (de) Leistungshalbleitermodul mit zwei Mehrfach-Leistungshalbleiterbauelementen
DE102014118836A1 (de) Halbleiterbauteil
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE112017001838T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102017206603A1 (de) Anpassbare geformte Leiterrahmenbaugruppe und entsprechendes Verfahren
DE112015004684T5 (de) Halbleitermodul
DE102014109771A1 (de) Mehrchipvorrichtung
DE102015104996A1 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102016101433A1 (de) Multi-Chip-Halbleiterleistungsgehäuse
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102010016798B4 (de) Halbleiterchip-Package

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative