JP4016867B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4016867B2 JP4016867B2 JP2003087937A JP2003087937A JP4016867B2 JP 4016867 B2 JP4016867 B2 JP 4016867B2 JP 2003087937 A JP2003087937 A JP 2003087937A JP 2003087937 A JP2003087937 A JP 2003087937A JP 4016867 B2 JP4016867 B2 JP 4016867B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor
- heat sink
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子と、この半導体素子の両面から放熱するための第1及び第2の金属体とを備え、全体を樹脂でモールドするように構成された半導体装置に関する。
【0002】
【従来の技術】
例えば高耐圧・大電流用の半導体チップ(半導体素子)は、使用時の発熱が大きいため、チップからの放熱性を向上させるための構成が必要になる。この構成の一例として、チップの両面に一対の放熱板(金属体)を半田付けする構成が、従来より、考えられており、この構成によれば、チップの両面から放熱できるので、放熱性が向上する。
【0003】
上記構成の半導体装置の一例を、図6に示す。この図6に示すように、半導体装置1は、一対のヒートシンク(金属体)2、3の間に半導体チップ4と電極ブロック5を挟んで構成されている。ヒートシンク2と半導体チップ4の間、半導体チップ4と電極ブロック5の間、電極ブロック5とヒートシンク3の間は、それぞれ半田6により接合されている。そして、このような構成の半導体装置1は、樹脂7でモールドされている。上記ヒートシンク2、3と電極ブロック5は、導電性及び熱伝導性が良い金属、例えばCuで形成されている。また、ヒートシンク2の下面とヒートシンク3の上面は、樹脂7のモールド体から露出するように構成されている。
【0004】
【発明が解決しようとする課題】
上記従来構成においては、半導体チップ4と、ヒートシンク2及び電極ブロック5との熱膨脹係数の差が大きいため、熱サイクルを加えたときに大きな熱応力が作用し、半導体チップ4とヒートシンク2及び電極ブロック5の接合部(半田層)に大きなストレスがかかる。これに対して、従来構成においては、上記半田6として、鉛入り半田を使用しており、この鉛入り半田はある程度やわらかい材質であるので、上記熱応力を緩和することができ、半田割れやチップ破壊等の不具合が発生することがほとんどなかった。
【0005】
しかし、近年、環境保護の面から、Sn90%以上の鉛フリー半田を使用することが強く要望されている。この鉛フリー半田は、上記鉛入り半田に比べて非常に硬い材質であることから、上記熱応力を緩和することができず、半田割れやチップ破壊等の不具合が発生してしまうことがわかってきた。
【0006】
本発明は上記事情に鑑みてなされたものであり、その目的は、半導体素子の両面から放熱する両面冷却構造を備えたものであって、半田割れや素子破壊等を防止することができる半導体装置を提供するにある。
【0007】
【課題を解決するための手段】
請求項1の発明においては、半導体素子と、この半導体素子の裏面側に半田付けされた第1の金属体と、前記半導体素子の表面側に導電性及び熱伝導性が良いスペーサ用ブロックを挟んで半田付けされた第2の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、前記スペーサ用ブロックを、多孔質のC系材料に金属を含浸させることにより構成すると共に、前記スペーサ用ブロックの中の前記C系材料の厚み寸法を、前記半導体素子の厚み寸法と同じか、それ以下とした。この構成の場合、スペーサ用ブロックによって熱応力を緩和することができることから、半田割れや素子破壊等を防止することができる。
【0012】
そして、上記構成においては、請求項2の発明のように、Sn90%以上の鉛フリー半田を半田付けに使用することが好ましい構成である。
【0013】
【発明の実施の形態】
以下、本発明の第1の実施例について、図1ないし図3を参照しながら説明する。まず、図1に示すように、本実施例の半導体装置11は、半導体チップ(発熱素子)12、13と、下側ヒートシンク(第1の金属体)14と、上側ヒートシンク(第2の金属体)15と、電極ブロック(スペーサ用ブロック)16、17とを備えて構成されている。
【0014】
一方の半導体チップ12は、例えばMOSやIGBTやサイリスタ等のパワー半導体素子から構成されている。また、他方の半導体チップ13は、例えばフリーホイールダイオード(FWD)等の半導体素子から構成されている。半導体チップ12、13の形状は、本実施例の場合、例えば矩形状の薄板状であり、その厚み寸法張例えば200μm程度に設定されている。
【0015】
また、下側ヒートシンク14及び上側ヒートシンク15は、導電性及び熱伝導性が良い金属例えばCuで構成されている。電極ブロック16、17は、導電性及び熱伝導性が良い材料例えば3種類の金属を接合したもの(図2参照)で構成されており、この材料の具体的構成については後述する。そして、電極ブロック16、17は、半導体チップ12、13よりもそれぞれ1回り小さい程度の大きさの矩形状の板材であり、その厚み寸法は例えば1mm程度に設定されている。
【0016】
また、下側ヒートシンク14は、全体として例えばほぼ長方形状の板材であり、端子部(図示しない)が図1中の紙面に直行する方向へ向けて延びるように突設されている。更に、上側ヒートシンク15は、全体として例えばほぼ長方形状の板材で構成されており、端子部(図示しない)が図1中の紙面に直行する方向へ向けて延びるように突設されている。上記ヒートシンク14、15の厚み寸法は、例えば1.5〜3mm程度に設定されている。
【0017】
そして、上記構成の場合、図1に示すように、半導体チップ12、13は、下側ヒートシンク14の上に例えば半田18を介して接合されている。更に、電極ブロック16、17は、半導体チップ12、13の上に例えば半田18を介して接合されている。更にまた、上側ヒートシンク15は、電極ブロック16、17の上に例えば半田18を介して接合されている。ここで、上記半田18としては、例えばSn90%以上の鉛フリー半田が使用されていると共に、その厚み寸法は、例えば100〜200μm程度となるように構成されている。
【0018】
さて、上記構成においては、半導体チップ12、13の両面からヒートシンク14、15(及び電極ブロック16)を介して放熱される構成となっている。また、下側ヒートシンク14及び上側ヒートシンク15は、半導体チップ12、13の各主電極(例えばソース電極やドレイン電極等)に半田18を介して電気的にも接続されている。更に、半導体チップ12の制御電極(例えばゲートパッド等)と、図示しないリードフレームとの間は、ワイヤーボンディングによって接続されている。
【0019】
尚、下側ヒートシンク14の図示しない端子部と、上側ヒートシンク15の図示しない端子部は、互いの位置がずれるように、即ち、対向しないように構成されている。また、上記構成の場合、下側ヒートシンク13の上面と上側ヒートシンク15の下面との間の距離は、例えば1〜2mm程度になるように構成されている。
【0020】
そして、図1に示すように、一対のヒートシンク14、15の隙間、並びに、半導体チップ12、13及び電極ブロック16、17の周囲部分には、樹脂(例えばエポキシ樹脂等)19がモールド(充填封止)されている。この場合、ヒートシンク14の下面とヒートシンク15の上面は、樹脂19のモールド体から露出するように構成されている。尚、樹脂19とヒートシンク14、15との密着力、樹脂19とチップ12、13との密着力、並びに、樹脂19と電極ブロック16、17との密着力を強化するために、例えばポリアミド樹脂をヒートシンク14、15やチップ12、13やブロック16、17等の表面に塗布しておくことが好ましい。
【0021】
さて、ここで、電極ブロック16、17の具体的構造について、図2も参照して説明する。図2に示すように、電極ブロック16、17は、線膨張係数が異なる3種類の金属材20、21、22を積層し且つ接合して構成されている。具体的には、半導体チップ12、13に最も近い第1の層の金属材20は、例えばFeやMo等で構成されており、その線膨張係数は7〜8ppm程度である。即ち、第1の層の金属材20の線膨張係数は、小さく、半導体チップ12、13の線膨張係数に近いものである。
【0022】
そして、第2の層の金属材21は、その線膨張係数が10〜13ppm程度の金属であって、導電性及び熱伝導性が良い金属であれば、どのような金属でも良い。
【0023】
更に、半導体チップ12、13から最も遠い(即ち、上側ヒートシンク15に最も近い)第3の層の金属材22は、例えばCuで構成されており、その線膨張係数は17ppm程度である。つまり、3つの層の金属材20、21、22は、下から上へ向けて、即ち、半導体チップ12、13の近くから遠く向けて、線膨張係数が徐々に大きくなるように構成されている。
【0024】
また、第1の層の金属材20の厚み寸法は、半導体チップ12、13の厚み寸法と同じか、それ以下となるように構成されている。第2及び第3の金属材21、22の厚み寸法は、電極ブロック16、17の全体の厚み寸法と、各金属材21、22の剛性等を考慮して適宜決められている。そして、上記3つの層の金属材20、21、22は、例えば圧延(または圧着)により接合されて、一体化されている。
【0025】
このような構成の電極ブロック16、17によれば、半導体装置11に熱サイクルが加わったときに、半導体チップ12、13の線膨張係数と、電極ブロック16、17の第1の層の金属材20の線膨張係数との差がほとんどないので、従来構成とは異なり、半導体チップ12、13と電極ブロック16、17の接合部(半田18の層)に熱応力やストレス等がかからなくなる。
【0026】
このため、半田18としてSn90%以上の鉛フリー半田(即ち、非常に硬い半田)を使用したとしても、半田割れや素子破壊等が発生することがなくなる。つまり、本実施例の3層構造の電極ブロック16、17によって、熱サイクルが加わったときに生ずる熱応力を緩和することができることから、半田割れや素子破壊等を防止することができるのである。
【0027】
また、上記実施例の場合、下側ヒートシンク14と半導体チップ12、13との線膨張係数の差が大きいことから、熱サイクルを加えたときに大きな熱応力が作用するおそれがある。これに対しては、半導体チップ12、13の厚み寸法を十分薄く(具体的には、200μm)構成したので、下側ヒートシンク14と半導体チップ12、13の接合部(半田18の層)に大きなストレスがかかることがなくなる。従って、半田18としてSn90%以上の鉛フリー半田を使用したとしても、半田割れやチップ破壊等の不具合の発生を防止することができる。
【0028】
ここで、半導体チップの厚み寸法と、半導体チップに作用する応力の比との関係を図3に示す。この図3に示すように、半導体チップ12、13の厚み寸法を十分薄く、例えば200μm以下にすると、応力比が十分に小さくなり、半田割れやチップ破壊等の不具合が発生しなくなることがわかる。
【0029】
また、上側ヒートシンク15と電極ブロック16、17の第3の層の金属材22との線膨張係数の差は、ほとんどないことから、上側ヒートシンク15と電極ブロック16、17の接合部(半田18の層)にストレスがかからなくなる。このため、半田18としてSn90%以上の鉛フリー半田を使用したとしても、半田割れや素子破壊等が発生することがなくなる。
【0030】
尚、上記実施例においては、電極ブロック16、17を3種類の線膨張係数が異なる金属材20、21、22により構成したが、これに限られるものではなく、例えば2種類の線膨張係数が異なる金属材または4種類以上の線膨張係数が異なる金属材により構成しても良い。
【0031】
図4は、本発明の第2の実施例を示す図である。この第2の実施例では、図4(a)及び図4(b)に示すように、電極ブロック23は、導電性を有する多数の線材、例えば4角柱状のCu線材24を、半導体チップ12、13と上側ヒートシンク15とを接続する方向に沿うように並べた状態で、これらCu線材24の間に導電性樹脂(導電性接着剤)25を充填して硬化させることにより形成されたブロック体である。
【0032】
この場合、上記Cu線材24の1辺の寸法(即ち、径寸法)は、例えば1mm以下に設定されている。また、Cu線材24とCu線材24との間の間隔は、例えば1mm以上となるように構成されている。そして、このような構成の電極ブロック23は、かなりやわらかい材質のブロック体となっている。
【0033】
これにより、半導体装置11に熱サイクルが加わったときに、半導体チップ12、13の線膨張係数と、上側ヒートシンク15の線膨張係数との差がかなり大きいことから、両者の間に大きな熱応力が作用するおそれがあるが、この熱応力を上記電極ブロック23によって緩和することができる。
【0034】
従って、半導体チップ12、13と電極ブロック23の接合部(半田18の層)、並びに、上側ヒートシンク15と電極ブロック23の接合部(半田18の層)にストレスがかからなくなる。このため、半田18としてSn90%以上の鉛フリー半田を使用したとしても、半田割れや素子破壊等が発生することがなくなる。
【0035】
尚、上記第2の実施例において、Cu線材24の代わりに、Al線材やAu線材等を用いるように構成しても良い。また、線材の形状は、4角柱状に限られるものではなく、円柱状、3角柱状、または、5角以上の多角柱状でも良い。
【0036】
図5は、本発明の第3の実施例を示す図である。この第3の実施例では、電極ブロック26は、多孔質のC(炭素)系材料27に金属例えばCu28を含浸させることにより構成されている。この場合、例えば型内にC系材料27を収容した状態で、溶融させたCuを上記型内に流し込んで硬化させることにより、上記電極ブロック26を形成している。
【0037】
上記多孔質のC系材料27の厚み寸法は、半導体チップ12、13の厚み寸法と同じか、それ以下となるように設定されている。これにより、電極ブロック26の多孔質のC系材料27部分の線膨張係数は、半導体チップ12、13の線膨張係数とほとんど同じになる。従って、上記第3の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
【0038】
尚、上記第3の実施例においては、多孔質のC(炭素)系材料27に、Cu28を含浸させたが、これに代えて、AlやAu等の金属を含浸させるように構成しても良い。
【図面の簡単な説明】
【図1】 本発明の第1の実施例を示す半導体装置の縦断面図
【図2】 電極ブロックの拡大縦断面図
【図3】 半導体チップの厚さと応力比との関係を示すグラフ
【図4】 (a)は本発明の第2の実施例を示す電極ブロックの部分拡大縦断面図、(b)は電極ブロックの上面図
【図5】 本発明の第3の実施例を示す電極ブロックの部分拡大縦断面図
【図6】 従来構成を示す図1相当図
【符号の説明】
11は半導体装置、12、13は半導体チップ(発熱素子)、14は下側ヒートシンク(第1の金属体)、15は上側ヒートシンク(第2の金属体)、16、17は電極ブロック(スペーサ用ブロック)、18は半田、19は樹脂、20、21、22は金属材、23は電極ブロック、24はCu線材、25は導電性樹脂、26は電極ブロック、27は多孔質のC系材料、28はCuを示す。
Claims (2)
- 半導体素子と、この半導体素子の裏面側に半田付けされた第1の金属体と、前記半導体素子の表面側に導電性及び熱伝導性が良いスペーサ用ブロックを挟んで半田付けされた第2の金属体とを備え、全体を樹脂でモールドして成る半導体装置において、
前記スペーサ用ブロックは、多孔質のC系材料に金属を含浸させることにより構成されていると共に、
前記スペーサ用ブロックの中の前記C系材料の厚み寸法を、前記半導体素子の厚み寸法と同じか、それ以下としたことを特徴とする半導体装置。 - Sn90%以上の鉛フリー半田を半田付けに使用することを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003087937A JP4016867B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003087937A JP4016867B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004296837A JP2004296837A (ja) | 2004-10-21 |
JP4016867B2 true JP4016867B2 (ja) | 2007-12-05 |
Family
ID=33402197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003087937A Expired - Fee Related JP4016867B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4016867B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007088030A (ja) * | 2005-09-20 | 2007-04-05 | Fuji Electric Holdings Co Ltd | 半導体装置 |
JP5544767B2 (ja) * | 2009-06-17 | 2014-07-09 | トヨタ自動車株式会社 | 半導体装置 |
JP2013229472A (ja) * | 2012-04-26 | 2013-11-07 | Denso Corp | 半導体装置 |
JP6201800B2 (ja) * | 2014-02-14 | 2017-09-27 | トヨタ自動車株式会社 | 半導体モジュール |
JP2017191846A (ja) * | 2016-04-13 | 2017-10-19 | 三菱電機株式会社 | 半導体装置 |
CN107393884B (zh) * | 2017-06-30 | 2024-04-26 | 西安中车永电电气有限公司 | 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构 |
JP7139862B2 (ja) * | 2018-10-15 | 2022-09-21 | 株式会社デンソー | 半導体装置 |
JP7294068B2 (ja) * | 2019-11-01 | 2023-06-20 | 株式会社デンソー | ターミナル、および、その製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5390467U (ja) * | 1976-12-24 | 1978-07-24 | ||
JPS57114241A (en) * | 1981-01-07 | 1982-07-16 | Hitachi Ltd | Semiconductor device |
JP2000091485A (ja) * | 1998-07-14 | 2000-03-31 | Denso Corp | 半導体装置 |
JP2001339022A (ja) * | 1999-12-24 | 2001-12-07 | Ngk Insulators Ltd | ヒートシンク材及びその製造方法 |
JP3826667B2 (ja) * | 2000-04-19 | 2006-09-27 | 株式会社デンソー | 両面冷却型半導体カ−ドモジュ−ル及びそれを用いた冷媒間接冷却型半導体装置 |
-
2003
- 2003-03-27 JP JP2003087937A patent/JP4016867B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004296837A (ja) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003258166A (ja) | 半導体装置 | |
JP6755386B2 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
JP5701377B2 (ja) | パワー半導体モジュール及びパワーユニット装置 | |
US20080054425A1 (en) | Power electronic package having two substrates with multiple electronic components | |
CN109314063B (zh) | 电力用半导体装置 | |
JP4254527B2 (ja) | 半導体装置 | |
JP2005136018A (ja) | 半導体装置 | |
JP6849660B2 (ja) | 半導体装置 | |
US12040301B2 (en) | Semiconductor device | |
JP4967277B2 (ja) | 半導体装置およびその製造方法 | |
JP2009302281A (ja) | 半導体装置の製造方法 | |
JP2001284525A (ja) | 半導体チップおよび半導体装置 | |
JP4016867B2 (ja) | 半導体装置 | |
JP2017050441A (ja) | 半導体装置 | |
JP5869285B2 (ja) | 半導体装置 | |
JP2006190728A (ja) | 電力用半導体装置 | |
JP4375299B2 (ja) | パワー半導体装置 | |
JP2002329804A (ja) | 半導体装置 | |
JP2005286187A (ja) | 半導体装置 | |
JP2005116875A (ja) | 半導体装置 | |
JP2019067976A (ja) | 半導体装置 | |
JP2022143167A (ja) | 半導体装置 | |
JP7495225B2 (ja) | 半導体装置 | |
JP2007027183A (ja) | 半導体装置及びその製造方法 | |
JP2009016380A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |