JP2004500720A5 - - Google Patents

Claims (15)

1. 平行な上面及び底面を有する半導体デバイスダイを含み；前記上面が平らな金属電極を有し；前記底面がはんだ付け可能な平らな金属電極を有し；前記平らな金属電極の少なくとも第１の部分上に形成された少なくとも１層のはんだ付け可能な導電層を含み；前記はんだ付け可能な導電層が平らな上面を有し；さらに、平坦なウェブ部分及び該平坦なウェブ部分の縁から延びる少なくとも１つの周縁リム部分を有する金属クリップを含み；前記平坦なウェブ部分の前記底面が、前記ダイの底面の前記はんだ付け可能な平らな金属電極に電気的に接続され；前記クリップの前記周縁リム部分が、前記ダイの縁よりも高く前記ダイの前記縁から間隔をあけて延び、前記平らな金属電極上の前記はんだ付け可能な導電層の前記上面の平面と平行な平面上にあるクリップリムの表面で終端し、前記平らな金属電極上の前記はんだ付け可能な導電層の前記上面から絶縁され、それによって、前記クリップリム表面及び前記平らな電極を、支持表面上の金属被覆されたパターンに装着することができ、前記クリップが、前記はんだ付け可能な平らな金属電極と前記クリップリム表面を装着する金属被覆された前記パターンとの間に導電経路を提供する電気導体の働きをすることを特徴とする半導体デバイスパッケージ。
2. 間隔を置いて配置された金属ポスト形のはんだ付け可能な平らな複数の電極が、前記平らな金属電極に接続され、全ての前記電極が、はんだ付け可能な前記導電層の平面で終端していることを特徴とする請求項１に記載の半導体デバイスパッケージ。
3. 前記ダイの前記上面に第２の平らな金属電極を含み、前記第２の平らな金属電極が制御電極を含み；さらに、前記平らな金属層の前記はんだ付け可能な導電層の上面と同一平面上にある上面を有する第２のはんだ付け可能な導電層を含むことを特徴とする請求項１に記載の半導体デバイスパッケージ。
4. 前記少なくとも１つのはんだ付け可能な導電層が、前記平らな金属電極に接続されたニッケル層及び該ニッケル層の上に接続された容易にはんだ付け可能な金属を含むことを特徴とする請求項１に記載の半導体デバイス。
5. 全ての前記はんだ付け可能な導電層が、その下の平らな金属電極に接続されたニッケル層及び該ニッケル層の上に接続された容易にはんだ付け可能な金属を含むことを特徴とする請求項１に記載の半導体デバイス。
6. 前記ウェブの前記底面を前記ダイの前記底面に接続する導電性エポキシを含むことを特徴とする請求項１に記載の半導体デバイス。
7. 前記クリップが、該クリップの前記少なくとも１つの周縁リム部分の反対側に、前記ダイの対向する縁よりも高く延び、前記ダイの前記対向する縁から間隔を置いて配置され、前記少なくとも１つの周縁リム部分が終端する平面と平行な前記平面で終端する第２の周縁リム部分を有することを特徴とする請求項１に記載の半導体デバイス。
8. 前記クリップがカップ形構造物であり、前記周縁リムが、前記ダイの外側を取り囲み前記ダイの前記外側から間隔を置いて配置された連続リムであることを特徴とする請求項１に記載の半導体デバイス。
9. 前記ダイと前記周縁リムの間の前記間隔が、絶縁ビーズで埋められていることを特徴とする請求項８に記載の半導体デバイス。
10. 金属上面電極構造を有する半導体ダイのはんだ付け可能な上面を形成する製造方法であって；前記金属上面電極構造を有する全く同じ複数のダイを含むウェーハの表面にマスク層を付着させること；それぞれの前記複数のダイの上の前記マスク層に、少なくとも第１及び第２の開口をフォトリソグラフィによって開口すること；金属電極に付着する第１の金属層を、前記マスク層の上、ならびに前記少なくとも第１及び第２の開口によって露出した金属電極表面に付着させること；はんだ付け可能な第２の金属層を前記第１の金属層の上に付着させること；前記マスク層及び該マスク層の上の第１及び第２の金属層を除去し、前記少なくとも第１及び第２の開口の中に形成された金属をそのままの位置に残すこと、前記マスク層の除去によって露出した表面にパッシベーション絶縁層を形成することであって、前記金属が、前記少なくとも第１及び第２の開口の中に残り、前記パッシベーション絶縁層の表面よりも高く突き出し、前記パッシベーション層よりも高い共通の平面で終端するようにすること；およびその後に前記ウェーハから前記ダイを個別化することを含むことを特徴とする製造方法。
11. 前記ウェーハが、その底面全体に形成されたはんだ付け可能な共通の電極を有することを特徴とする請求項１０に記載の製造方法。
12. それぞれのダイの前記アルミニウム上面電極が第１及び第２の絶縁セグメントに分離され；前記少なくとも第１及び第２の開口がそれぞれ前記第１及び第２のセグメントの上に形成されることを特徴とする請求項１０に記載の製造方法。
13. 前記少なくとも第１及び第２の開口が前記第１のセグメントの上に、前記第１のセグメントに接続された複数の導電性ポストを形成する複数の開口を含むことを特徴とする請求項１２に記載の製造方法。
14. 前記第１及び第２のセグメントがそれぞれ、パワーＭＯＳＦＥＴのソース及びゲート電極であることを特徴とする請求項１２に記載の製造方法。
15. 前記マスク層が感光性ポリイミドであることを特徴とする請求項１０に記載の製造方法。