JP2022039912A - インテリジェントなパワーモジュールパッケージング構造 - Google Patents

インテリジェントなパワーモジュールパッケージング構造 Download PDF

Info

Publication number
JP2022039912A
JP2022039912A JP2021014918A JP2021014918A JP2022039912A JP 2022039912 A JP2022039912 A JP 2022039912A JP 2021014918 A JP2021014918 A JP 2021014918A JP 2021014918 A JP2021014918 A JP 2021014918A JP 2022039912 A JP2022039912 A JP 2022039912A
Authority
JP
Japan
Prior art keywords
packaging structure
power module
lead frame
module packaging
control chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021014918A
Other languages
English (en)
Other versions
JP7170761B2 (ja
Inventor
欣昌 蔡
xin chang Cai
敬文 劉
Ching-Wen Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actron Technology Corp
Original Assignee
Actron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actron Technology Corp filed Critical Actron Technology Corp
Publication of JP2022039912A publication Critical patent/JP2022039912A/ja
Application granted granted Critical
Publication of JP7170761B2 publication Critical patent/JP7170761B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】ドライバ回路の寄生インピーダンスを効果的に低減し、パワーエレクトロニクスユニットの効率を高め、システム占有面積を減らす。【解決手段】パワーモジュールパッケージング構造１００は、絶縁放熱基板１１０と、複数のパワーデバイス１２０と、制御チップ１３０と、リードフレーム１４０と、封止材１５０とを含む。絶縁放熱基板は、第１の表面１１０ａと、その反対側の第２の表面１１０ｂとを有する。パワーデバイスは、第１の表面に配置されている。制御チップは、第１の表面に配置され、パワーデバイスを駆動するためのゲートドライバ機能及びパルス幅変調機能を提供する。リードフレームは、第１の表面に接合され、パワーデバイスを、制御チップおよびリードフレームに電気的に接続させる。封止材は、パワーデバイス、制御チップ及びリードフレームの一部分を少なくとも包む。第２の表面は、全体または一部が封止材の外部に露出している。【選択図】図１Ａ

Description

本開示は、パッケージング構造に関し、とくには、パワーエレクトロニクスユニットに適用されるインテリジェントなパワーモジュールパッケージング構造に関する。
既存のパワーエレクトロニクスユニットにおいては、さまざまな機能を提供するパッケージ（例えば、パワーデバイスパッケージおよびドライバデバイスパッケージ）、モジュール、およびコントローラデバイス、などを、たいていの場合に、システムが効果的に機能するように駆動される前に、分散された様相でプリント回路基板（ＰＣＢ）上に配置する必要がある。
しかしながら、このやり方では、さまざまな機能を提供するパッケージ、モジュール、および回路デバイスの間に、過度に遠い距離がもたらされる。これにより、駆動回路の寄生インピーダンスが増加し、パワーエレクトロニクスユニットの効率が低下し、上述の分散された配置の様相ゆえのシステム占有面積が発生し、組み立ての歩留まりも低下する。したがって、ドライバ回路の寄生インピーダンスを効果的に低減し、パワーエレクトロニクスユニットの効率を高め、システム占有面積を減らし、組み立ての歩留まりを向上させる方法が、重要な問題である。
本開示は、ドライバ回路の寄生インピーダンスを効果的に低減し、パワーエレクトロニクスユニットの効率を高め、システム占有面積を減らし、組み立ての歩留まりを向上させることができるインテリジェントなパワーモジュールパッケージング構造を提供する。
本開示によって提供されるインテリジェントなパワーモジュールパッケージング構造は、絶縁放熱基板と、複数のパワーデバイスと、制御チップと、リードフレームと、封止材とを含む。絶縁放熱基板は、第１の表面と、第１の表面の反対側の第２の表面とを有する。パワーデバイスは、第１の表面に配置されている。制御チップは、第１の表面に配置されている。制御チップは、パワーデバイスを駆動するためのゲートドライバおよびパワーデバイスを制御するためのパルス幅変調コントローラを提供する。リードフレームは、第１の表面に接合されている。パワーデバイスは、制御チップおよびリードフレームに電気的に接続されている。封止材は、パワーデバイス、制御チップ、およびリードフレームの一部分を少なくとも包み、第２の表面は、全体または一部が封止材の外部に露出している。
要約すると、本開示によって提供されるインテリジェントなパワーモジュールパッケージ構造においては、パワーデバイスおよび制御チップ（ゲートドライバおよびパルス幅変調コントローラを含む）が封止材によって包まれ、したがって異なる機能を提供するデバイスが１つのパッケージング構造へと統合され、デバイス間の距離が短縮される。したがって、ドライバ回路の寄生インピーダンスが効果的に低減され、パワーエレクトロニクスユニットの効率が向上し、過度の面積比が下げられ、組み立ての歩留まりが改善される。また、パワーデバイスおよび制御チップ（パワーデバイスを駆動するためのゲートドライバおよびパワーデバイスを制御するためのパルス幅変調コントローラを提供する）が、絶縁放熱基板の第１の表面に配置され、絶縁放熱基板の第２の表面は、全体または一部が封止材の外部に露出している。このようにして、インテリジェントなパワーモジュールパッケージング構造の放熱効率を向上させることができ、したがって好ましい性能を達成することができる。
以上をさらに理解しやすくするために、いくつかの実施形態が、図面と併せて、以下のとおりに詳細に説明される。
添付の図面は、本開示のさらなる理解をもたらすために含まれており、本明細書に組み込まれ、本明細書の一部を構成する。図面は、本開示の例示的な実施形態を示しており、本明細書の説明と併せて、本開示の原理を説明する役目を果たす。
本開示の一実施形態によるインテリジェントなパワーモジュールパッケージング構造の三次元概略図である。 本開示の一実施形態によるインテリジェントなパワーモジュールパッケージング構造の断面概略図である。
本開示の例示的な実施形態が、図面を参照して以下で包括的に説明されるが、本開示は、多数の異なる形態にて具体化可能であり、本明細書に記載の実施形態に限定されると解釈されるべきではない。明瞭にするために、図面において、領域、部分、および層のサイズおよび厚さは、実際の比率に従って示されているわけではない。理解を容易にするために、以下では、同じ構成要素は、同じ参照番号によって示される。
図１Ａが、本開示の一実施形態によるインテリジェントなパワーモジュールパッケージング構造の三次元概略図である。図１Ｂが、本開示の一実施形態によるインテリジェントなパワーモジュールパッケージング構造の断面概略図である。
図１Ａおよび図１Ｂをまとめて参照すると、この実施形態において、インテリジェントなパワーモジュールパッケージング構造１００は、絶縁放熱基板１１０と、複数のパワーデバイス１２０（６つのパワーデバイス１２０が図１Ａに概略的に示されている）と、制御チップ１３０と、リードフレーム１４０と、封止材１５０とを含む。いくつかの実施形態において、絶縁放熱基板１１０は、例えば、直接接合銅（ＤＢＣ）基板、絶縁金属基板（ＩＭＳ）、またはプリント回路（ＰＣＢ）基板を含む。しかしながら、本開示を、これらに限定されると解釈すべきではない。また、絶縁放熱基板１１０は、熱を絶縁放熱基板１１０上に配置されたデバイスによって効果的に導き出し、次いで絶縁放熱基板１１０を通って導き出すことができる限りにおいて、好都合な放熱機能を提供する適切な絶縁基板であってもよい。
この実施形態において、絶縁放熱基板１１０は、第１の表面１１０ａと、第１の表面１１０ａの反対側の第２の表面１１０ｂとを有し、パワーデバイス１２０は、第１の表面１１０ａに配置される。例えば、第１の表面１１０ａは、例えば上面であり、第２の表面１１０ｂは、例えば下面である。いくつかの実施形態において、パワーデバイス１２０の各々は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ファーストリカバリダイオード（ＦＲＤ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、炭化ケイ素（ＳｉＣ）ワイドバンドギャップ半導体トランジスタ、チッ化ガリウム（ＧａＮ）ワイドバンドギャップ半導体トランジスタ、またはこれらの組み合わせであってもよい。しかしながら、本開示を、これらに限定されると解釈すべきではない。本開示において、パワーデバイス１２０の数はとくに限定されず、パワーデバイス１２０の種類および数の両方とも、実際の設計ニーズに応じて決定されてもよい。
いくつかの実施形態においては、或る１つのパワーデバイス１２０と或る１つのパワーデバイス１２０との間の熱伝導経路を短縮して、放熱効率を高めることができるように、パワーデバイス１２０を、第１の表面１１０ａ上に、フリップチップ方式によって配置することができる。さらに、パワーデバイス１２０が、第１の表面１１０ａ上にフリップチップ方式で配置される（すなわち、アクティブ領域が下向きである）ため、パワーデバイス１２０のアクティブ領域が、絶縁放熱基板１１０の近くに位置する。パワーデバイス１２０のアクティブ領域と絶縁放熱基板１１０との間の距離が短いため、動作中にパワーデバイス１２０が発生させる熱を、絶縁放熱基板１１０を通って効果的に消散させることができる。
さらに、パワーデバイス１２０がフリップチップ方式によって第１の表面１１０ａに配置される場合（すなわち、アクティブ領域が下向きである場合）、熱抵抗も下げることができる。例えば、いくつかの実施形態において、絶縁放熱基板１１０上に配置されたパワーデバイス１２０の熱抵抗は、アクティブ領域が上向きである場合には、０．１５５（℃／Ｗ）である。しかしながら、絶縁放熱基板１１０上に配置されたパワーデバイス１２０の熱抵抗は、アクティブ領域を下向きにした場合、０．１３７（℃／Ｗ）まで低下する可能性がある。したがって、パワーデバイス１２０がフリップチップ方式で配置される場合（すなわち、アクティブ領域が下向きである場合）、熱抵抗が実質的に１５％低下することを理解できるであろう。しかしながら、本開示を、これに限定されると解釈すべきではない。
この実施形態において、制御チップ１３０は、インテリジェントなパワーモジュールパッケージング構造１００が異なる機能を提供するデバイスを備えることができるように、第１の表面１１０ａ上に配置される。さらに、制御チップ１３０は、ゲートドライバおよびパルス幅変調（ＰＷＭ）コントローラを含むことができる。このように、制御チップ１３０は、パワーエレクトロニクスユニットが円滑に機能することができるように、パワーデバイス１２０を駆動するためのゲートドライバ機能およびパワーデバイス１２０を制御するためのパルス幅変調機能を提供することができる。例えば、パワーエレクトロニクスユニットは、例えば、モータードライバシステムであり、制御チップ１３０は、モータコントローラと、パワーデバイス１２０を駆動するためのゲートドライバ機能を有するゲートドライバと、パワーデバイス１２０を制御するためのパルス幅変調機能を有するパルス幅変調コントローラとを含む。しかしながら、本開示を、これらに限定されると解釈すべきではない。本実施形態によって提供されるインテリジェントなパワーモジュールパッケージング構造１００が使用においてかなりの柔軟性を提供するように、さまざまな機能を提供するパワーデバイス１２０および制御チップ１３０を、さまざまなパワーエレクトロニクスユニットに対応して使用することができる。さらに、いくつかの実施形態においては、制御チップ１３０を、ダイボンディング方式で（すなわち、アクティブ領域を上向きにして）第１の表面上に配置してもよい。しかしながら、本開示を、これらに限定されると解釈すべきではない。
この実施形態において、リードフレーム１４０は、第１の表面１１０ａに接合され、パワーデバイス１２０は、制御チップ１３０およびリードフレーム１４０に電気的に接続される。リードフレーム１４０の材料は、例えば、金、銀、銅、またはアルミニウムである。さらに、絶縁放熱基板１１０は、第１の表面１１０ａに近接して上部金属層１１２を含むことができる。上部金属層１１２の材料は、例えば、金、銀、銅、またはアルミニウムである。
いくつかの実施形態においては、プロセスをさらに単純化するために、上部金属層１１２の材料が、リードフレーム１４０の材料と実質的に同一であってもよい。例えば、上部金属層１１２およびリードフレーム１４０を、同じ電気めっきプロセスによって形成することができ、このようにして、上部金属層１１２の材料およびリードフレーム１４０の材料を、実質的に同一にすることができる。さらに、上部金属層１１２およびリードフレーム１４０は、プロセスステップが低減され、プロセスが単純化されるように、一体的に形成された構造であってもよい。しかしながら、本開示を、これらに限定されると解釈すべきではない。他の実施形態において、上部金属層１１２の材料は、リードフレーム１４０の材料とは違ってもよい。例えば、上部金属層１１２およびリードフレーム１４０は、異なるプロセスで形成されてもよい。
いくつかの実施形態においては、パワーデバイス１２０および制御チップ１３０を、それぞれ第１の相互接続１６２および第２の相互接続１６４を介してリードフレーム１４０に電気的に接続することができる。例えば、第１の相互接続１６２および第２の相互接続１６４の各々は、金属ワイヤ、金属クリップ、インターポーザ、またはこれらの組み合わせを含むことができる。本実施形態においては、第１の相互接続１６２が、例えばアルミニウムワイヤであり、第２の相互接続１６４が、例えば銅クリップであり、電力変換を、そのような設計の下で少ない電力損失で迅速に達成することができる。しかしながら、パワーデバイス１２０、制御チップ１３０、およびリードフレーム１４０を電気的に接続するように構成された電気接続のやり方は、パワーデバイス１２０および制御チップ１３０とリードフレーム１４０との間に直接的／間接的な電気接続がもたらされる限りにおいて、本開示においてとくに限定されず、そのようなやり方は、本開示の保護範囲に含まれると見なされる。さらに、パワーデバイス１２０および制御チップ１３０を、それぞれ第１の相互接続１６２および第２の相互接続１６４を介して互いに電気的に接続することができる。
いくつかの実施形態においては、パワーデバイス１２０を、第１の相互接続１６２を介して互いに電気的に接続でき、パワーデバイス１２０を、第２の相互接続１６４を介して制御チップ１３０に電気的に接続できる。
いくつかの実施形態において、第１の相互接続１６２および第２の相互接続１６４は、インターポーザ、すなわち金属ワイヤであってもよく、クリップを使用する必要はなく、ここでインターポーザは、パターン加工された電気回路を含む絶縁放熱基板１１０である。パターン加工された電気回路は、パワーデバイス１２０をリードフレーム１４０に電気的に接続することができ、あるいは制御チップ１３０をリードフレーム１４０に電気的に接続することができる。さらに、パターン加工された電気回路は、パワーデバイス１２０を互いに電気的に接続することができ、あるいはパワーデバイス１２０を制御チップ１３０に電気的に接続することができる。
この実施形態において、封止材１５０は、パワーデバイス１２０、制御チップ１３０、およびリードフレーム１４０の一部分を少なくとも包み、第２の表面１１０ｂは、封止材１５０の外部に露出している。本実施形態によって提供されるインテリジェントなパワーモジュールパッケージング構造１００においては、パワーデバイス１２０および制御チップ１３０（パワーデバイス１２０を駆動するためのゲートドライバ機能およびパルス幅変調機能を提供する）が封止材１５０によって包まれ、したがって異なる機能を提供するデバイスが１つのパッケージング構造に統合され、デバイス間の距離が短縮される。したがって、ドライバ回路の寄生インピーダンスが効果的に低減され、パワーエレクトロニクスユニットの効率が向上し、占有面積が少なくなり、組み立ての歩留まりが改善される。また、パワーデバイス１２０および制御チップ１３０（ゲートドライバおよびパルス幅変調コントローラを含む）が、絶縁放熱基板１１０の第１の表面１１０ａに配置され、絶縁放熱基板１１０の第２の表面１１０ｂは、封止材１５０の外部に露出している。このようにして、インテリジェントなパワーモジュールパッケージング構造１００の放熱効率を向上させることができ、したがって、好ましい性能を達成することができる。
いくつかの実施形態において、リードフレーム１４０は、封止材１５０の中へと延びてもよい。例えば、リードフレーム１４０は、封止材１５０の内部から封止材１５０の外部へと延びてもよく、封止材１５０によって包まれていないリードフレーム１４０の別の部分が、インテリジェントなパワーモジュールパッケージング構造１００の外側ピンとして機能することができる。他方で、封止材１５０は、例えば、絶縁放熱基板１１０の第１の表面１１０ａ、第１の表面１１０ａおよび第２の表面１１０ｂにつながった側壁１１０ｓ、ならびに第２の表面１１０ｂの一部分を覆い、第２の表面１１０ｂの残りの部分を露出させる。
いくつかの実施形態において、インテリジェントなパワーモジュールパッケージング構造１００は、第１の表面１１０ａ上に配置された受動デバイス１７０をさらに含むことができ、受動デバイス１７０を、パワーデバイス１２０、制御チップ１３０、およびリードフレーム１４０に電気的に接続することができる。例えば、受動デバイス１７０は、例えば、ダイオード、抵抗器、および／または他のコンデンサ構造である。しかしながら、本開示を、これらに限定されると解釈すべきではなく、インテリジェントなパワーモジュールパッケージング構造１００は、受動デバイスを含まなくてもよい。
以上に照らし、本開示によって提供されるインテリジェントなパワーモジュールパッケージ構造においては、パワーデバイスおよび制御チップ（ゲートドライバおよびパルス幅変調コントローラを含む）が封止材によって包まれ、したがって異なる機能を提供するデバイスが１つのパッケージング構造へと統合され、デバイス間の距離が短縮される。したがって、ドライバ回路の寄生インピーダンスが効果的に低減され、パワーエレクトロニクスユニットの効率が向上し、占有面積が少なくなり、組み立ての歩留まりが改善される。また、パワーデバイスおよび制御チップ（パワーデバイスを駆動するためのゲートドライバ機能およびパルス幅変調機能を提供する）が、絶縁放熱基板の第１の表面に配置され、絶縁放熱基板の第２の表面は、封止材の外部に露出している。このようにして、インテリジェントなパワーモジュールパッケージング構造の放熱効率を向上させることができ、したがって好ましい性能を達成することができる。
本開示の範囲または精神から逸脱することなく、開示された実施形態についてさまざまな修正および変更が可能であることは、当業者にとって明らかであろう。以上に照らし、本開示は、修正および変更を、それらが以下の特許請求の範囲およびそれらの同等物の範囲に含まれる限りにおいて、包含するように意図される。
本開示のインテリジェントなパワーモジュールパッケージング構造は、パワーエレクトロニクスユニットに適用することができる。
１００ インテリジェントなパワーモジュールパッケージング構造
１１０ 絶縁放熱基板
１１０ａ 第１の表面
１１０ｂ 第２の表面
１１０ｓ 側壁
１１２ 上部金属層
１２０ パワーデバイス
１３０ 制御チップ
１４０ リードフレーム
１５０ 封止材
１６２ 第１の相互接続
１６４ 第２の相互接続
１７０ 受動デバイス

Claims (14)

  1. 第１の表面および該第１の表面の反対側の第２の表面を有している絶縁放熱基板と、
    前記第１の表面上に配置された複数のパワーデバイスと、
    前記第１の表面上に配置され、前記パワーデバイスを駆動するためのゲートドライバ機能および前記パワーデバイスを制御するためのパルス幅変調機能を提供する制御チップと、
    前記第１の表面に接合されたリードフレームであって、前記パワーデバイスが前記制御チップおよび該リードフレームに電気的に接続される、リードフレームと、
    前記パワーデバイス、前記制御チップ、および前記リードフレームの少なくとも一部分を少なくとも包む封止材であって、前記第２の表面は、全体または一部が該封止材の外部に露出している、封止材と、
    を備えている、インテリジェントなパワーモジュールパッケージング構造。
  2. 前記パワーデバイスは、フリップチップ方式で前記第１の表面上に配置される、請求項１に記載のインテリジェントなパワーモジュールパッケージング構造。
  3. 前記制御チップは、ダイボンディング方式で前記第１の表面上に配置される、請求項１に記載のインテリジェントなパワーモジュールパッケージング構造。
  4. 前記パワーデバイスおよび前記制御チップは、それぞれ第１の相互接続および第２の相互接続によって前記リードフレームに電気的に接続される、請求項１に記載のインテリジェントなパワーモジュールパッケージング構造。
  5. 前記第１の相互接続および前記第２の相互接続の各々は、金属ワイヤ、金属クリップ、インターポーザ、またはこれらの組み合わせを含む、請求項４に記載のインテリジェントなパワーモジュールパッケージング構造。
  6. 前記インターポーザは、前記パワーデバイスの前記リードフレームへの電気的接続または前記制御チップの前記リードフレームへの電気的接続のためのパターン加工された電気回路を含んでいる前記絶縁放熱基板である、請求項５に記載のインテリジェントなパワーモジュールパッケージング構造。
  7. 前記パワーデバイスは、第１の相互接続を介して互いに電気的に接続され、前記パワーデバイスは、第２の相互接続を介して前記制御チップに電気的に接続される、請求項１に記載のインテリジェントなパワーモジュールパッケージング構造。
  8. 前記第１の相互接続および前記第２の相互接続の各々は、金属ワイヤ、金属クリップ、インターポーザ、またはこれらの組み合わせを含む、請求項７に記載のインテリジェントなパワーモジュールパッケージング構造。
  9. 前記インターポーザは、前記パワーデバイスの互いの電気的接続または前記パワーデバイスの前記制御チップへの電気的接続のためのパターン加工された電気回路を含んでいる前記絶縁放熱基板である、請求項８に記載のインテリジェントなパワーモジュールパッケージング構造。
  10. 前記リードフレームは、前記封止材の内部から前記封止材の外部へと延び、前記封止材によって覆われていない前記リードフレームの一部分が、当該インテリジェントなパワーモジュールパッケージング構造の外側ピンとして機能する、請求項１に記載のインテリジェントなパワーモジュールパッケージング構造。
  11. 前記第１の表面上に配置され、前記リードフレームに電気的に接続された受動デバイスを備える、請求項１に記載のインテリジェントなパワーモジュールパッケージング構造。
  12. 前記制御チップは、モータコントローラ、前記パワーデバイスを駆動するためのゲートドライバ機能を有するゲートドライバ、および前記パワーデバイスを制御するためのパルス幅変調機能を有するパルス幅変調コントローラを備える、請求項１に記載のインテリジェントなパワーモジュールパッケージング構造。
  13. 前記絶縁放熱基板は、前記第１の表面に近接した上部金属層を備え、該上部金属層と前記リードフレームとが、一体的に形成された構造物である、請求項１に記載のインテリジェントなパワーモジュールパッケージング構造。
  14. 前記絶縁放熱基板は、直接接合銅基板、絶縁金属基板、またはプリント回路基板を備える、請求項１に記載のインテリジェントなパワーモジュールパッケージング構造。
JP2021014918A 2020-08-28 2021-02-02 インテリジェントなパワーモジュールパッケージング構造 Active JP7170761B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109129435A TWI764256B (zh) 2020-08-28 2020-08-28 智慧功率模組封裝結構
TW109129435 2020-08-28

Publications (2)

Publication Number Publication Date
JP2022039912A true JP2022039912A (ja) 2022-03-10
JP7170761B2 JP7170761B2 (ja) 2022-11-14

Family

ID=80358983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021014918A Active JP7170761B2 (ja) 2020-08-28 2021-02-02 インテリジェントなパワーモジュールパッケージング構造

Country Status (3)

Country Link
US (1) US11810835B2 (ja)
JP (1) JP7170761B2 (ja)
TW (1) TWI764256B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116032101A (zh) * 2023-02-27 2023-04-28 合肥惟新数控科技有限公司 一种智能功率模块拓扑驱动控制结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249410A (ja) * 2010-05-24 2011-12-08 Denso Corp 半導体装置
JP2013041939A (ja) * 2011-08-12 2013-02-28 Sanyo Electric Co Ltd 半導体モジュール及びそれを搭載したインバータ

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3021480A (en) * 1959-12-14 1962-02-13 Airpax Electronics Voltage compensation
JPS5471572A (en) * 1977-11-18 1979-06-08 Fujitsu Ltd Semiconductor device
JP3941266B2 (ja) * 1998-10-27 2007-07-04 三菱電機株式会社 半導体パワーモジュール
JP2003100986A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
TWI246754B (en) * 2003-12-18 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package having stacked chip and a method for fabricating
JP4492454B2 (ja) * 2005-06-20 2010-06-30 富士電機システムズ株式会社 パワー半導体モジュール
KR101297645B1 (ko) * 2005-06-30 2013-08-20 페어차일드 세미컨덕터 코포레이션 반도체 다이 패키지 및 그의 제조 방법
WO2007005864A1 (en) * 2005-07-01 2007-01-11 King Owyang Complete power management system implemented in a single surface mount package
US8120153B1 (en) * 2005-09-16 2012-02-21 University Of Central Florida Research Foundation, Inc. High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module
JP2007250891A (ja) * 2006-03-16 2007-09-27 Fuji Electric Device Technology Co Ltd パワーエレクトロニクス機器
US8354740B2 (en) 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
TWI485823B (zh) * 2010-07-08 2015-05-21 Subtron Technology Co Ltd 半導體封裝結構及半導體封裝結構的製作方法
CN102340233B (zh) * 2010-07-15 2014-05-07 台达电子工业股份有限公司 功率模块
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
CN101964763B (zh) * 2010-09-30 2013-04-24 北京神州泰岳软件股份有限公司 消息处理方法
JP5823798B2 (ja) * 2011-09-29 2015-11-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5740372B2 (ja) * 2012-09-12 2015-06-24 株式会社東芝 半導体メモリカード
US9171837B2 (en) 2012-12-17 2015-10-27 Nxp B.V. Cascode circuit
TWM458666U (zh) * 2013-03-27 2013-08-01 Chang Wah Electromaterials Inc 散熱導線架之結構
DE102014223361A1 (de) * 2014-11-17 2016-05-19 Robert Bosch Gmbh Elektromotor mit einem Leistungsmodul
CN104569460B (zh) * 2014-12-31 2017-01-04 万华普曼生物工程有限公司 全自动便隐血检测分析仪
CN204991696U (zh) * 2015-09-11 2016-01-20 深圳市汇顶科技股份有限公司 传感芯片封装组件和具有该传感芯片封装组件的电子设备
JP2018031590A (ja) * 2016-08-22 2018-03-01 三菱電機株式会社 半導体装置、半導体装置を含むシステム、および、半導体装置の劣化検出方法
US10892210B2 (en) 2016-10-03 2021-01-12 Delta Electronics, Inc. Package structures
DE102016118784A1 (de) * 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung
US10121742B2 (en) * 2017-03-15 2018-11-06 Amkor Technology, Inc. Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure
JP2019012767A (ja) * 2017-06-30 2019-01-24 ルネサスエレクトロニクス株式会社 半導体モジュールの製造方法および半導体モジュール
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
DE112018007478T5 (de) * 2018-06-20 2021-01-14 Rohm Co., Ltd. Halbleitervorrichtung
TWI677155B (zh) 2018-10-02 2019-11-11 新唐科技股份有限公司 功率驅動晶片及方法
CN209356888U (zh) * 2019-02-18 2019-09-06 上海鑫国动力科技有限公司 一种基于cpld的电机控制器电路模块
JP7322654B2 (ja) * 2019-10-15 2023-08-08 富士電機株式会社 半導体モジュール
CN210956665U (zh) * 2020-01-09 2020-07-07 珠海零边界集成电路有限公司 智能功率模块及电子设备
CN114695333A (zh) * 2020-12-30 2022-07-01 广东美的制冷设备有限公司 智能功率模块及其制作方法、变频器以及空调器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249410A (ja) * 2010-05-24 2011-12-08 Denso Corp 半導体装置
JP2013041939A (ja) * 2011-08-12 2013-02-28 Sanyo Electric Co Ltd 半導体モジュール及びそれを搭載したインバータ

Also Published As

Publication number Publication date
TW202209583A (zh) 2022-03-01
JP7170761B2 (ja) 2022-11-14
TWI764256B (zh) 2022-05-11
US20220068754A1 (en) 2022-03-03
US11810835B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
US9515061B2 (en) Semiconductor module and semiconductor device
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
JP6520437B2 (ja) 半導体装置
US11776867B2 (en) Chip package
US9468087B1 (en) Power module with improved cooling and method for making
KR20090093162A (ko) 전력 소자 패키지 및 그 제조 방법
US9520369B2 (en) Power module and method of packaging the same
JP7199167B2 (ja) パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法
KR20090093163A (ko) 전력 소자 패키지 및 그 제조 방법
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
JP2012175070A (ja) 半導体パッケージ
US20070257377A1 (en) Package structure
KR101014915B1 (ko) 반도체 패키지 및 그 제조 방법
KR102163662B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
CN109427724B (zh) 具有三端子夹具的晶体管封装
JP7170761B2 (ja) インテリジェントなパワーモジュールパッケージング構造
US20160172335A1 (en) Semiconductor device
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス
TW201916279A (zh) 晶片封裝
KR20220001679A (ko) 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지
US11521920B2 (en) Plurality of power semiconductor chips between a substrate and leadframe
US20230015323A1 (en) Semiconductor package with topside cooling
JP7154202B2 (ja) 非絶縁型パワーモジュール
KR102378171B1 (ko) 커플드 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221101

R150 Certificate of patent or registration of utility model

Ref document number: 7170761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150