KR20090093162A - 전력 소자 패키지 및 그 제조 방법 - Google Patents

전력 소자 패키지 및 그 제조 방법

Info

Publication number
KR20090093162A
KR20090093162A KR1020080018530A KR20080018530A KR20090093162A KR 20090093162 A KR20090093162 A KR 20090093162A KR 1020080018530 A KR1020080018530 A KR 1020080018530A KR 20080018530 A KR20080018530 A KR 20080018530A KR 20090093162 A KR20090093162 A KR 20090093162A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chips
device package
wiring pattern
lead frame
Prior art date
Application number
KR1020080018530A
Other languages
English (en)
Other versions
KR101493866B1 (ko
Inventor
양귀견
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR20080018530A priority Critical patent/KR101493866B1/ko
Priority to US12/194,843 priority patent/US7846779B2/en
Publication of KR20090093162A publication Critical patent/KR20090093162A/ko
Application granted granted Critical
Publication of KR101493866B1 publication Critical patent/KR101493866B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은, 기판에 형성된 리세스 내에 반도체 칩을 실장함으로서 패키지의 크기를 감소할 수 있고, 동작 중에 발생하는 열을 외부로 빠르게 방출하여 소자의 동작 신뢰성을 증가시킬 수 있는 전력 소자 패키지 및 그 제조 방법을 제공한다. 본 발명의 일실시예에 따른 전력 소자 패키지는, 상호 대향하는 제1 면 및 제2 면을 포함하고, 상기 제1 면에 하나 또는 그 이상의 리세스들을 포함하는 기판; 상기 기판의 상기 제1 면 상에 형성된 배선 패턴; 상기 리세스들 내에 실장되고 상기 배선 패턴과 전기적으로 연결된 하나 또는 그 이상의 전력 반도체 칩들; 상기 배선 패턴과 전기적으로 연결된 리드 프레임; 상기 전력 반도체 칩을 제어하도록 전기적으로 연결된 하나 또는 그 이상의 제어 반도체 칩들; 및 상기 기판의 상기 제2 면을 노출하도록 상기 기판, 상기 배선 패턴, 상기 전력 반도체 칩들, 상기 제어 반도체 칩들 및 상기 리드 프레임의 적어도 일부를 봉지하는 봉지재를 포함한다.

Description

전력 소자 패키지 및 그 제조 방법{Power device package and the method of fabricating the same}
본 발명은 전력 소자 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 기판에 형성된 리세스 내에 반도체 칩들을 실장하여 패키지의 크기를 감소할 수 있고 동작 중에 발생하는 열을 외부로 빠르게 방출하여 소자의 동작 신뢰성을 증가시킬 수 있는 전력 소자 패키지 및 그 제조 방법에 관한 것이다.
전력 트랜지스터, 절연 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 모스 트랜지스터, 실리콘 제어 정류기(silicon-controlled rectifier; SCR), 전력 정류기, 서보 드라이버, 전력 레귤레이터, 인버터, 컨버터와 같은 전력 소자를 사용하는 전력용 전자 산업이 발전함에 따라, 우수한 성능을 가지면서도 경량 및 소형화가 가능한 전력용 제품에 대한 요구가 증대되고 있다.
이와 같은 추세에 따라, 최근에는 다양한 전력 반도체 칩들을 하나의 패키지에 집적시킬 뿐만 아니라, 전력 반도체 칩들을 제어하기 위한 집적회로 칩과 같은 제어 반도체 칩들도 하나의 패키지에 수용하는 스마트 전력 모듈 또는 인텔리전트 전력 모듈에 대한 연구가 활발하게 이루어지고 있다.
종래에는 전력 소자 패키지를 하나의 패키지로 제조하기 위하여, 복수의 반도체 칩들을 기판 상의 다이 어태치(die attach) 영역 상에 수평으로 탑재하는 방식이 일반적이었다. 예를 들어, 미쯔비시(Mitsubishi)에 양도된 미국특허등록번호 제5,703,399호는 하나의 리드 프레임 상에 전력 소자와 제어 소자가 탑재되어 하나의 패키지로 몰딩된 전력 소자 패키지를 개시한다.
그러나, 이와 같은 종래의 전력 소자 패키지는 전력 반도체 칩들과 제어 반도체 칩들이 리드 프레임에 기판에 대향하는 방향으로 평면적으로 탑재되므로, 결과적인 전력 소자 패키지는 최소한 기판, 리드 프레임 및 반도체 칩들의 높이들을 합한 치수 이상이 되어야 한다. 따라서, 전력 소자 패키지의 높은 집적도를 구현하기에 한계가 있다.
또한, 전력 소자 패키지는 동작 중에 많은 열을 생성하므로, 소자의 신뢰성있는 동작을 위하여 생성된 열을 빠르게 외부로 방출하는 것이 중요하다. 이와 같이 생성된 열은 일반적으로 기판을 통하여 외부로 방출되므로, 세라믹 기판과 같이 열전달 계수가 낮은 기판을 사용하는 것은 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는, 기판에 형성된 리세스 내에 반도체 칩을 실장함으로서 패키지의 크기를 감소할 수 있고, 동작 중에 발생하는 열을 외부로 빠르게 방출하여 소자의 동작 신뢰성을 증가시킬 수 있는 전력 소자 패키지를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 기판에 형성된 리세스 내에 반도체 칩을 실장함으로서 패키지의 크기를 감소할 수 있고, 동작 중에 발생하는 열을 외부로 빠르게 방출하여 소자의 동작 신뢰성을 증가시킬 수 있는 전력 소자 패키지의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 전력 소자 패키지는, 상호 대향하는 제1 면 및 제2 면을 포함하고, 상기 제1 면에 하나 또는 그 이상의 리세스들을 포함하는 기판; 상기 기판의 상기 제1 면 상에 형성된 배선 패턴; 상기 리세스들 내에 실장되고 상기 배선 패턴과 전기적으로 연결된 하나 또는 그 이상의 전력 반도체 칩들; 상기 배선 패턴과 전기적으로 연결된 리드 프레임; 상기 전력 반도체 칩들을 제어하도록 전기적으로 연결된 하나 또는 그 이상의 제어 반도체 칩들; 및 상기 기판의 상기 제2 면을 노출하도록 상기 기판, 상기 배선 패턴, 상기 전력 반도체 칩들, 상기 제어 반도체 칩들 및 상기 리드 프레임의 적어도 일부를 봉지하는 봉지재를 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 전력 반도체 칩들은, 상기 제1 면 또는 상기 제1 면 상에 형성된 배선 패턴의 최상면에 대하여 돌출되지 않도록 실장될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 전력 반도체 칩들을 상기 리세스 내에 부착하는 접착부재를 더 포함할 수 있다. 또한, 상기 접착부재는 도전성 페이스트, 도전성 테이프, 솔더, 금속 에폭시, 금속 페이스트, 수지계 에폭시, 유리 테이프, 실리콘 테이프, 테프론 테이프, 스테인레스 호일 테이프, 세라믹 테이프, 또는 이들의 조합을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 전력 반도체 칩과 상기 배선 패턴은 와이어를 이용하여 전기적으로 연결될 수 있다. 또한, 상기 와이어는 알루미늄(Al) 또는 금(Au)을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 배선 패턴은 알루미늄, 알루미늄 합금, 구리, 구리 합금 또는 이들의 조합을 포함할 수 있다. 또한, 상기 배선 패턴은 니켈, 금, 또는 이들의 합금을 더 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 배선 패턴과 상기 리드 프레임은 솔더(solder), 솔더 페이스트(solder paste), 은 페이스트(Ag paste), 또는 이들의 조합을 이용하여 전기적으로 연결될 수 있다. 또는, 상기 배선 패턴과 상기 리드 프레임은 일체형으로 형성될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 전력 반도체 칩들은 전력 모스펫(power MOSFET), 바이폴라 졍션 트랜지스터(bipolar junction transistor, BJT), 절연 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 다이오드(diode), 또는 이들의 조합을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제어 반도체 칩들 중의 적어도 일부는 상기 리드 프레임 상에 실장되어 상기 리드 프레임과 전기적으로 연결될 수 있다. 또한, 상기 제어 반도체 칩들은, 플립 칩(flip chip) 형태로 상기 리드 프레임과 전기적으로 연결되도록 실장되거나, 또는 와이어 또는 솔더볼을 이용하여 상기 리드 프레임과 전기적으로 연결될 수 있다. 또한, 상기 제어 반도체 칩들 중의 적어도 일부는 상기 리세스 내에 실장되어 상기 배선 패턴과 전기적으로 연결될 수 있다. 상기 제어 반도체 칩과 상기 배선 패턴은 와이어를 이용하여 전기적으로 연결될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 기판은 인쇄회로기판(printed circuit board, PCB), 세라믹 기판, 절연된 금속 기판(insulated metal substrate, IMS), 프리-몰딩(pre-molded) 기판, 또는 디비씨(direct bonded copper, DBC) 기판을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 봉지재는 에폭시 몰딩 컴파운드(epoxy molding compound, EMC), 폴리이미드(polyimide), 실리콘(silicone), 실리콘 고무(silicone rubber) 또는 이들의 조합을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 기판의 상기 제 2 면에 부착되어 열을 방사하는 히트 싱크(heat sink)를 더 포함할 수 있다. 또한, 상기 히트 싱크는 알루미늄, 알루미늄 합금, 구리, 구리 합금, Al2O3, BeO, AlN, SiN, 에폭시계 수지, 또는 이들의 조합을 포함할 수 있다.
또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 전력 소자 패키지의 제조 방법은, 상호 대향하는 제1 면 및 제2 면을 포함하는 기판을 마련하는 단계; 상기 기판의 상기 제1 면 내에 하나 또는 그 이상의 리세스들을 형성하는 단계; 상기 리세스들 내에 하나 또는 그 이상의 전력 반도체 칩들을 실장하는 단계; 상기 전력 반도체 칩을 제어하도록 전기적으로 연결된 하나 또는 그 이상의 제어 반도체 칩들을 상기 리세스 내에, 상기 리드 프레임 상에, 또는 이들 모두에 실장하는 단계; 상기 전력 반도체 칩들을 상기 리드 프레임과 전기적으로 연결하는 단계; 및 상기 기판의 상기 제 2면을 노출하도록 상기 기판, 상기 전력 반도체 칩들, 및 상기 리드 프레임의 일부를 봉지재를 이용하여 봉지하는 단계를 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 리세스들의 형성 단계는, 상기 기판의 제1 면상에 마스크층을 형성하는 단계; 상기 리세스들을 형성할 영역이 노출되도록 상기 마스크층을 패터닝하여 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 식각 마스크로 이용하여 상기 기판을 식각하는 단계; 및 상기 패터닝된 마스크층을 제거하는 단계를 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 전력 반도체 칩들의 실장 단계는, 상기 리세스들 내에 접착부재를 형성하는 단계; 및 상기 접착부재를 이용하여 상기 리세스들 내에 상기 전력 반도체 칩들 부착하는 단계를 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 전력 반도체 칩들의 실장 단계를 수행하기 전에, 상기 기판의 상기 제1 면 상에 배선 패턴을 형성하는 단계를 더 포함할 수 있다. 또한, 상기 전력 반도체 칩들과 리드 프레임의 전기적 연결 단계는: 상기 전력 반도체 칩과 상기 배선 패턴을 와이어를 이용하여 전기적으로 연결하는 단계; 상기 기판 상에 리드 프레임을 설치하는 단계; 및 상기 배선 패턴과 상기 리드 프레임을 전기적으로 연결하는 단계를 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 봉지하는 단계를 수행한 후에, 상기 리드 프레임의 리드들 중에서 상기 봉지재의 외부로 노출된 외부 리드들만을 잔존하도록 트리밍(trimming)하는 단계; 및 상기 외부 리드들을 절곡하기 위한 포밍(forming)하는 단계를 더 포함할 수 있다.
본 발명의 전력 소자 패키지는, 기판에 형성된 리세스 내에 반도체 칩을 실장함으로서 패키지의 크기를 감소할 수 있다. 또한, 리세스를 기판에 형성하므로, 기판의 열전도 경로가 줄어들게 되어, 전력 반도체 칩이 동작 중에 발생한 열을 외부로 빠르게 방출하여 소자의 동작 신뢰성을 증가시킬 수 있다.
또한, 본 발명의 전력 소자 패키지는 전력 반도체 칩과 이를 제어 및 구동하는 제어 반도체 칩을 하나의 패키지로 형성하여, 스마트 파워 모듈 또는 인텔리젼트 파워 모듈을 구현할 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 전력 소자 패키지를 개략적으로 도시한 단면도이다.
도 2a 내지 도 2i는 도 1의 전력 소자 패키지를 공정 순서에 따라 개략적으로 도시한 단면도들이다.
도 3은 본 발명의 다른 일부 실시예들에 따른 전력 소자 패키지를 개략적으로 도시한 단면도이다.
도 4는 본 발명의 다른 일부 실시예들에 따른 전력 소자 패키지를 개략적으로 도시한 단면도이다.
도 5는 본 발명의 다른 일부 실시예들에 따른 전력 소자 패키지를 개략적으로 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 기판 110, 110a: 리세스
120: 배선 패턴 125, 125a: 접착부재
130: 전력 반도체 칩 135, 135a: 와이어
140, 140b, 140c: 리드 프레임 150, 150a: 제어 반도체 칩
160: 봉지재 170: 히트 싱크
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서 막, 영역, 또는 기판등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
도 1은 본 발명의 일부 실시예들에 따른 전력 소자 패키지(10)를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 전력 소자 패키지(10)는, 기판(100), 배선 패턴(120), 전력 반도체 칩들(130), 리드 프레임(140), 제어 반도체 칩들(150), 및 봉지재(160)를 포함한다. 기판(100)은 상호 대향하는 제1 면(102) 및 제2 면(104)을 포함하고 제1 면(102)에 하나 또는 그 이상의 리세스들(recess, 110)을 포함한다. 배선 패턴(120)은 기판(100)의 제1 면(102) 상에 형성된다. 하나 또는 그 이상의 전력 반도체 칩들(130)은 리세스들(110) 내에 실장되고 배선 패턴(120)과 전기적으로 연결된다. 리드 프레임(140)은 배선 패턴(120)과 전기적으로 연결된다. 하나 또는 그 이상의 제어 반도체 칩들(150)은 전력 반도체 칩(130)을 제어하도록 전기적으로 연결된다. 봉지재(160)는 기판(100)의 제2 면(104)을 노출하도록 기판(100), 배선 패턴(120), 전력 반도체 칩들(130), 제어 반도체 칩들(150), 및 리드 프레임(140)의 적어도 일부를 봉지한다. 또한, 전력 소자 패키지(10)는 기판(100)의 제2 면(104)에 부착되어 열을 방사하는 히트 싱크(heat sink, 170)를 더 포함할 수 있다.
도 2a 내지 도 2i는 도 1의 전력 소자 패키지(10)를 공정 순서에 따라 개략적으로 도시한 단면도들이다.
도 2a를 참조하면, 상호 대향하는 제1 면(102) 및 제2 면(104)을 포함하는 기판(100)을 마련한다. 기판(100)은 인쇄회로기판(printed circuit board, PCB), 세라믹 기판, 절연된 금속 기판(insulated metal substrate, IMS), 프리-몰딩(pre-molded) 기판, 또는 디비씨(direct bonded copper, DBC) 기판을 포함할 수 있다. 또한, 기판(100)은 리드프레임에 의해 제공되는 도전성 기판일 수도 있다. 또한, 기판(100)은 예를 들어 금속계 질화물 또는 세라믹 재료로 이루어질 수 있다. 금속계 질화물로서, 예를 들어, 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있으며, 세라믹 재료로서, 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있다. 그러나, 이는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
이어서, 제1 면(102)에 마스크층(미도시)을 형성한다. 하나 또는 그 이상의 리세스들(110)을 형성할 영역이 노출되도록 상기 마스크층을 패터닝하여 마스크 패턴(106)을 형성한다. 이러한 마스크 패턴(106)은 통상적인 포토레지스트 패턴이거나, 실리콘 산화막 또는 실리콘 질화막과 같은 하드 마스크 패턴일 수 있다. 마스크 패턴(106)을 식각 마스크로 이용하여 기판(100)을 식각하고, 이에 따라 하나 또는 그 이상의 리세스들(110)을 형성한다. 통상의 방법을 이용하여, 마스크 패턴(106)을 제거한다.
도 2b를 참조하면, 기판(100)의 제1 면(102)에 하나 또는 그 이상의 리세스들(110)이 형성된다. 이러한 리세스들(110) 모두는 상술한 바와 같은 1회의 식각 공정을 수행하여 동시에 형성되거나 또는 복수 회의 식각 공정들을 수행하여 따로따로 형성될 수 있다. 또한, 리세스들(110)의 깊이는 서로 동일하거나 또는 서로 다를 수 있으며, 그 내부에 실장되는 전력 반도체 칩들(130)이 기판(100)으로부터 돌출되지 않는 깊이를 가질 수 있다.
도 2c를 참조하면, 기판(100)의 제1 면(102) 상에 배선 패턴(120)을 형성한다. 배선 패턴(120)은 통상적인 층 형성방법, 예를 들어 화학 기상 증착법(chemical vapor deposition, CVD), 물리기상 증착법(physical vapor deposition, PVD)을 이용할 수 있고, 또는 전해 도금이나 무전해 도금에 의하여 형성될 수 있다. 여기에서 배선 패턴(120)은 제1 면(102) 상에만 선택적으로 형성되고, 리세스들(110)의 내부에는 형성되지 않도록 하여야 한다. 예를 들어, 리세스들(110)이 형성된 영역을 차단하고 배선 패턴(120)이 형성될 영역을 노출하는 마스크를 이용하여 배선 패턴(120)을 형성할 수 있다. 또는, 스핀 코팅(spin coating) 등에 의하여 포토레지스트 물질 등을 리세스들(110)을 충진하고 기판 전면에 도전층을 형성한 후, 열처리 등을 통하여 리세스들(110) 상에 형성된 도전층을 리프트 오프(lift-off) 하여 배선 패턴(120)을 형성할 수 있다.
또한, 배선 패턴(120)은 금속과 같은 도전성 물질을 포함할 수 있다. 예를 들어 알루미늄, 알루미늄 합금, 구리, 구리 합금 또는 이들의 조합을 포함할 수 있다. 또한, 배선 패턴(120)은 니켈, 금, 또는 이들의 합금을 더 포함할 수 있다. 다시 말하면, 배선 패턴(120)을 구리 또는 구리 합금과 같이 내산화성이 약한 물질을 이용하여 형성하는 경우에는, 그 상부에 니켈, 금, 또는 이들의 합금을 포함하는 층을 도금과 같은 방법으로 더 형성하여 구리 또는 구리 합금의 산화를 방지할 수 있다. 그러나, 이러한 배선 패턴(120)의 재료는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
또한, 배선 패턴(120)을 형성하는 단계는 선택적이다. 즉, 상술한 바와 같이 기판(100)이 인쇄회로기판, 절연된 금속 기판(IMS), 또는 디비씨(DBC) 기판인 경우에는 이미 형성된(pre-formed) 배선 패턴을 포함할 수 있으며, 이러한 경우에는 배선 패턴(120)을 형성하는 단계를 생략할 수 있다. 다만, 상기 이미 형성된 배선 패턴은 리세스들(110)이 형성될 영역을 한정할 수 있도록 미리 설계되어야 한다.
도 2d를 참조하면, 리세스들(110)내에 접착부재(125)를 형성한다. 접착부재(125)는 도전성이거나 비도전성일 수 있다. 예를 들어, 접착부재(125)는 도금에 의하여 형성될 수 있거나, 도전성 페이스트 또는 도전성 테이프 일 수 있다. 또한, 접착부재(125)는 솔더(solder), 금속 에폭시, 금속 페이스트, 수지계 에폭시(resin-based epoxy), 또는 내열성이 우수한 접착 테이프일 수 있다. 예를 들어, 접착부재(125)로 사용될 수 있는 접착 테이프는 상용화된 공지의 유리 테이프, 실리콘 테이프, 테프론 테이프, 스테인리스 호일 테이프, 세라믹 테이프 등과 같은 고온 테이프가 사용될 수 있다. 또한, 접착부재(125)는 상술한 재료들을 조합하여 형성할 수 있다. 그러나, 이러한 접착부재(125)의 형성 및 재료에 대한 설명은 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 이러한 접착부재(125)의 형성을 생략할 수도 있다. 또는, 도면에서는 접착부재(125)가 리세스들(110)의 바닥면(112)에만 형성하는 것으로 도시되어 있으나. 이는 예시적이다. 즉, 리세스들(110)의 측면에만 형성하거나 또는 리세스들(110)의 바닥면과 측면 모두에 형성될 수 있다.
도 2e를 참조하면, 리세스들(110) 내에 하나 또는 그 이상의 전력 반도체 칩들(130)을 실장한다. 전력 반도체 칩들(130)은 리세스들(110) 내에 접착부재(125)를 이용하여 부착될 수 있다. 리세스들(110) 내에 실장된 전력 반도체 칩들(130)은, 기판(100)의 제1 면(102) 또는 제1 면(102) 상에 형성된 배선 패턴(120)의 최상면에 대하여 돌출되지 않도록 실장될 수 있다. 또한, 전력 반도체 칩들(130)은 기판(100) 또는 배선 패턴(120)에 대하여 절연되도록 실장될 수 있고, 이를 위하여 기판(100)의 리세스들(110)의 측벽과 전력 반도체 칩들(130) 사이의 공간(114)에 절연물질을 충진할 수 있다. 상기 절연물질로서 이후의 공정에서 사용되는 봉지재(160)를 이용할 수 있다.
이러한 전력 반도체 칩들(130)은 서보 드라이버, 인버터, 전력 레귤레이터 및 컨버터 등과 같은 전력 제어를 위한 전력변환 또는 전력제어를 위한 전력 회로 칩일 수 있다. 예를 들어, 전력 반도체 칩들(130)은 전력 모스펫(power MOSFET), 바이폴라 졍션 트랜지스터(bipolar junction transistor, BJT), 절연 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 다이오드(diode)이거나 이들의 조합을 포함할 수 있으며, 다시 말하면, 상술한 전력 반도체 칩들(130)의 예들을 모두 포함하거나 또는 그 일부를 포함할 수 있다. 예를 들어, 도시된 두 개의 전력 반도체 칩들(130)은 각각 절연 게이트 바이폴라 트랜지스터(IGBT)와 다이오드(diode)일 수 있다. 또한, 이와 같은 방법으로, 절연 게이트 바이폴라 트랜지스터(IGBT)와 다이오드(diode)를 한 쌍으로 하여, 총 여섯 쌍을 포함하는 전력 소자 패키지를 구현할 수 있다. 그러나, 이는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
도 2f를 참조하면, 전력 반도체 칩들(130)과 배선 패턴(120)을 와이어(135)를 이용하여 전기적으로 연결한다. 와이어(135)와 전기적으로 연결되기 위하여, 전력 반도체 칩들(130) 및 배선 패턴(120)은 통상의 접속 패드와 같은 접속부를 각각 가질 수 있다. 와이어(135)는 금속을 포함할 수 있고, 예를 들어 알루미늄(Al), 금(Au), 이들 각각의 합금을 포함할 수 있다. 또한, 와이어(135)를 전력 반도체 칩들(130)과 배선 패턴(120)에 연결하는 공정은 본 기술분야에 잘 알려진 볼 본딩(ball bonding), 웨지 본딩(wedge bonding) 및 스티치 본딩(stitch bonding)에 의해 수행될 수 있다.
도 2g를 참조하면, 기판(100) 상에 리드 프레임(140)을 설치하고, 배선 패턴(120)과 리드 프레임(140)을 전기적으로 연결한다. 배선 패턴(120)과 리드 프레임(140)은 연결부재(145)를 통하여 전기적으로 연결될 수 있다. 연결부재(145)는 솔더(solder), 솔더 페이스트(solder paste), 은 페이스트(Ag paste), 또는 이들의 조합을 포함할 수 있다. 또한, 이러한 전기적인 연결을 위하여, 배선 패턴(120)과 리드 프레임(140)은 통상의 접속 패드와 같은 접속부를 가질 수 있다. 그러나, 이는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다. 즉, 도시되지는 않았지만, 상술한 바와 같은 와이어를 이용하여 배선 패턴(120)과 리드 프레임(140)이 전기적으로 연결될 수 있다. 배선 패턴(120)은 리드 프레임(140)을 통하여 잔력 소자 패키지(10)의 외부와 접속할 수 있다.
또한, 리드 프레임(140)은 그 상에 전력 반도체 칩들(130)을 제어하도록 전기적으로 연결된 하나 또는 그 이상의 제어 반도체 칩들(150)이 실장될 수 있다. 제어 반도체 칩들(150)은 리드 프레임(140)과 전기적으로 연결될 수 있다. 제어 반도체 칩들(150)은 플립 칩(flip chip) 형태로 리드 프레임(140)과 전기적으로 연결되도록 실장될 수 있다. 또는, 도시되지는 않았지만, 제어 반도체 칩들(150)은 통상의 와이어, 예를 들어 알루미늄 또는 금을 포함하는 와이어, 또는 솔더볼을 이용하여 리드 프레임(140)과 전기적으로 연결될 수 있다. 또한, 이러한 전기적인 연결을 위하여, 제어 반도체 칩들(150)은 통상의 접속 패드와 같은 접속부를 가질 수 있다. 도시된 바와 같이, 제어 반도체 칩들(150)은 리드 프레임(140) 및 배선 패턴(120)을 통하여 전력 반도체 칩들(130)과 전기적으로 연결되고, 이에 따라 전력 반도체 칩들(130)의 동작을 제어할 수 있다. 제어 반도체 칩들(150)은 예를 들어, 마이크로 프로세서(microprocessor), 저항, 인버터, 또는 콘덴서와 같은 수동 소자, 및/또는 트랜지스터와 같은 능동 소자들일 수 있다. 또한, 제어 반도체 칩들(150)의 갯수는 하나의 전력 소자 패키지(10)에 대하여 수 개에서 수십 개 일 수 있다. 이러한 제어 반도체 칩들(150)의 종류 및 갯수는 전력 반도체 칩들(130)의 종류 및 갯수에 따라서 적절하게 선택될 수 있음은 자명하다.
또한, 리드 프레임(140) 상에 제어 반도체 칩들(150)을 실장한 후에 리드 프레임(140)을 기판(100) 상에 설치하거나, 또는 리드 프레임(140)을 기판(100) 상에 실장한 후에 제어 반도체 칩들(150)을 리드 프레임(140) 상에 설치할 수 있다.
도 2h를 참조하면, 봉지재(160)를 이용하여 통상의 주입 공정(transfer molding process) 및 경화 공정(curing process)에 의해 전력 소자 패키지(10)를 봉지(encapsulation)한다. 봉지재(160)는 기판(100), 배선 패턴(120), 전력 반도체 칩들(130), 및 제어 반도체 칩들(150)을 봉지하며, 기판(100)의 제2 면(104)을 노출할 수 있다. 또한, 봉지재(160)는 리드 프레임(140)의 일부를 봉지하며, 외부로 노출된 리드 프레임(140)의 외부 리드들(142)은 전력 소자 패키지(10)의 외부와 전기적으로 연결된다. 봉지재(160)는 절연성 수지, 예를 들어 에폭시 몰딩 컴파운드(epoxy molding compound, EMC), 폴리이미드(polyimide), 실리콘(silicone), 실리콘 고무(silicone rubber) 또는 이들의 조합을 포함할 수 있다. 봉지재(160)를 몰딩하는 외부 몰드(미도시)의 형상에 따라 다양한 모양의 전력 소자 패키지(10)를 구현할 수 있음은 자명하다.
도 2i를 참조하면, 리드 프레임(140)의 리드들 중에서 봉지재(160)의 외부로 노출된 외부 리드들(142)만을 잔존하도록 트리밍(trimming)하고, 외부 리드들(142)을 절곡하기 위한 포밍(forming)하여, 전력 소자 패키지(10)를 완성한다.
다시 도 1을 참조하면, 기판(100)의 노출된 제 2 면(104)에 부착되어 열을 방사하는 히트 싱크(heat sink, 170)를 선택적으로 더 포함할 수 있다. 히트 싱크(170)는 금속, 금속 질화물, 세라믹, 수지, 또는 이들의 조합을 포함할 수 있다. 예를 들어, 히트 싱크(170)는 알루미늄, 알루미늄 합금, 구리, 구리 합금, 알루미늄 산화물(Al2O3), 베릴륨 산화물(BeO), 알루미늄 질화물(AlN), 실리콘 질화물(SiN), 에폭시계 수지, 또는 이들의 조합을 포함할 수 있다. 또한, 히트 싱크(170)는 보다 효과적인 열 방사를 위하여 다양한 치수와 형상을 가질 수 있다. 히트 싱크(170)는 솔더, 금속 에폭시, 금속 페이스트, 수지계 에폭시, 또는 내열성이 우수한 접착 테이프에 의하여 기판(100)에 부착될 수 있다. 또한, 상기 접착 테이프는 상용화된 공지의 유리 테이프, 실리콘 테이프, 테프론 테이프, 스테인리스 호일 테이프, 세라믹 테이프 등과 같은 고온 테이프가 사용될 수 있으며, 산화 알루미늄, 질화 알루미늄, 실리콘 산화물, 베릴륨 산화물을 포함하는 테이프일 수도 있다. 또한, 상기 솔더는 납(Pb), 납/주석(Pb/Sn), 주석/은(Sn/Ag), 납/주석/은(Pb/Sn/Ag)와 같은 금속을 포함할 수 있다.
도 3은 본 발명의 다른 일부 실시예들에 따른 전력 소자 패키지(20)를 개략적으로 도시한 단면도이다. 본 실시예의 간결하고 명확한 설명을 위하여, 상술한 실시예와 중복되는 부분의 설명은 생략하기로 한다.
도 3을 참조하면, 본 실시예에 따른 전력 소자 패키지(20)의 주요한 특징은, 기판(100)의 리세스들(110a) 내에 실장된 제어 반도체 칩들(150a)을 포함하는 것이다. 이러한 제어 반도체 칩들(150a)의 리세스들(110a) 내의 실장 방법 및 형상은 상술한 도 1의 실시예의 리세스들(110) 내에 실장되는 전력 반도체 칩들(130)과 유사하다. 또한, 제어 반도체 칩들(150a)의 리세스들(110a) 내의 실장을 위하여, 제어 반도체 칩들(150a)이 실장될 리세스들(110a)을 전력 반도체 칩들(130)을 위한 리세스들(110)을 형성할 때와 동일한 공정에서 또는 다른 개별적인 공정을 통하여 형성할 수 있다. 또한, 제어 반도체 칩들(150a)은 접착부재(125a)를 이용하여 리세스들(110a) 내에 부착될 수 있다. 또한, 제어 반도체 칩들(150a)과 전력 반도체 칩들(130)의 전기적인 연결을 하여야 하며, 이를 위하여 예를 들어 제어 반도체 칩들(150a)을 배선 패턴(120)과 와이어(135a)를 통하여 전기적으로 연결할 수 있다. 또한, 리세스들(110) 내에 실장된 제어 반도체 칩들(150a)은, 기판(100)의 제1 면(102) 또는 제1 면(102) 상에 형성된 배선 패턴(120)의 최상면에 대하여 돌출되지 않도록 실장될 수 있다. 이와 같이 제어 반도체 칩들(150a)의 실장을 위한 리세스들(110a), 접착부재(125a), 및 와이어(135a)에 대한 상세한 설명은 전력 반도체 칩들(130)에 관계되는 리세스들(110), 접착부재(125), 및 와이어(135)와 실질적으로 유사하며, 이들을 참조하면 용이하게 이해할 수 있으므로 생략하기로 한다.
또한, 도 3에서는, 제어 반도체 칩들(150, 150a)은 리드 프레임(140) 상에 실장되거나 또는 기판(100)의 리세스들(110a) 내에 실장되어 있도록 도시되어 있으나, 이는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다. 즉, 리드 프레임(140) 상에 실장되지 않고, 제어 반도체 칩들(150a)은 기판(100)의 리세스들(110a) 내에 모두 실장되어 있을 수도 있다. 본 실시예에 따른 전력 소자 패키지(20)는 기판(100)의 잔여 공간에 제어 반도체 칩들(150a)을 더 실장할 수 있으므로 전력 소자 패키지(20)의 크기, 특히 높이를 더 줄일 수 있는 장점이 있다.
도 4는 본 발명의 다른 일부 실시예들에 따른 전력 소자 패키지(30)를 개략적으로 도시한 단면도이다. 본 실시예의 간결하고 명확한 설명을 위하여, 상술한 실시예들과 중복되는 부분의 설명은 생략하기로 한다.
도 4를 참조하면, 본 실시예에 따른 전력 소자 패키지(30)의 주요한 특징은, 상술한 도 1의 실시예의 배선 패턴(120, 도 1 참조)이 리드 프레임(140b)과 일체화된 것이다. 따라서, 배선 패턴(120, 도 1 참조)을 형성하는 단계 및 그와 전기적으로 연결하는 단계를 필요로 하지 않는다. 리드 프레임(140b)은 전력 반도체 칩들(130)이 차지하는 공간을 한정하도록 형성되어야 한다. 또한, 전력 반도체 칩들(130)과 리드 프레임(140b)을 전기적으로 연결하는 방법은 상술한 바와 같이 전력 반도체 칩들(130)과 배선 패턴(120, 도 1 참조)을 전기적으로 연결하는 방법과 실질적으로 동일할 수 있다. 또한, 도시되지는 않았지만, 기판(100)의 제1 면(102) 상에 리드 프레임(140b)의 신뢰성있는 부착 강도를 제공하기 위하여, 추가적인 접착부재(미도시)를 더 사용할 수 있다. 예를 들어, 솔더 또는 열적 테이프(thermal tape)와 같은 부착제를 이용하거나, 레이저 용접 또는 점 용접과 같은 용접 방법을 이용하거나, 또는 은(Ag) 도금 또는 은/주석(Ag/Sn) 도금을 이용한 열적 압착 방법을 이용하여 리드 프레임(140b)을 부착할 수 있다. 본 실시예에 따른 전력 소자 패키지(30)는 배선 패턴의 형성 및 전기적 연결과 관련있는 공정 단계들을 줄일 수 있는 장점이 있다.
도 5는 본 발명의 다른 일부 실시예들에 따른 전력 소자 패키지(40)를 개략적으로 도시한 단면도이다. 본 실시예의 간결하고 명확한 설명을 위하여, 상술한 실시예들과 중복되는 부분의 설명은 생략하기로 한다.
도 5를 참조하면, 본 실시예에 따른 전력 소자 패키지(40)의 주요한 특징은, 도 3에 도시된 전력 소자 패키지(20) 및 도 4에 도시된 전력 소자 패키지(30)의 주요한 특징을 조합한 것이다. 다시 말하면, 제어 반도체 칩들(150, 150a)은 리드 프레임(140c) 상에 실장되거나 및/또는 기판(100)의 리세스들(110a) 내에 실장된다. 또한, 상술한 도 1의 실시예의 배선 패턴(120, 도 1 참조)이 리드 프레임(140b)과 일체화되어 있다. 따라서, 본 실시예에 따른 전력 소자 패키지(40)는, 기판(100)의 잔여 공간에 제어 반도체 칩들(150a)을 더 실장할 수 있으므로 전력 소자 패키지(20)의 크기를 더 줄일 수 있는 장점이 있을 뿐만 아니라, 배선 패턴의 형성 및 전기적 연결과 관련있는 공정 단계들을 줄일 수 있는 장점이 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 전력 소자 패키지는, 기판 내에 형성된 리세스 내에 전력 반도체 칩들을 실장함으로서, 전력 소자 패키지의 높이를 줄일 수 있다. 또한, 본 발명에 따른 전력 소자 패키지는 전력 반도체 칩들(130)의 동작에 의하여 발생한 열을 빠르게 외부로 방출할 수 있다. 일반적으로, 열전달 계수는 세라믹 기판은 대략 20 내지 30 W/mK의 범위이며, IMS는 대략 50 내지 100 W/mK의 범위이며, DBC 기판은 대략 130 내지 170 W/mK의 범위이다. 따라서, 예를 들어 세라믹 기판을 이용하여 전력 소자 패키지를 구성하는 경우에는, 낮은 열전도도 때문에 상기 세라믹 기판의 두께를 얇게 하거나, 보다 빠른 열전달 경로를 그 내부에 형성하는 등의 한계가 있었다. 그러나, 본 발명에 실시예들에 따른 전력 소자 패키지는 기판 내에 형성된 리세스 때문에 기판 내부를 통하는 열전달 경로가 실질적으로 감소하게 되며, 이에 따라 전력 반도체 칩들의 동작에 의하여 발생한 열을 빠르게 외부로 방출할 수 있다. 또한 리세스가 형성된 영역 이외의 기판의 영역은 상대적으로 두꺼운 두께를 유지할 수 있으므로, 기판의 기계적 강도를 유지할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (25)

  1. 상호 대향하는 제1 면 및 제2 면을 포함하고, 상기 제1 면에 하나 또는 그 이상의 리세스들을 포함하는 기판;
    상기 기판의 상기 제1 면 상에 형성된 배선 패턴;
    상기 리세스들 내에 실장되고 상기 배선 패턴과 전기적으로 연결된 하나 또는 그 이상의 전력 반도체 칩들;
    상기 배선 패턴과 전기적으로 연결된 리드 프레임;
    상기 전력 반도체 칩들을 제어하도록 전기적으로 연결된 하나 또는 그 이상의 제어 반도체 칩들; 및
    상기 기판의 상기 제2 면을 노출하도록 상기 기판, 상기 배선 패턴, 상기 전력 반도체 칩들, 상기 제어 반도체 칩들 및 상기 리드 프레임의 적어도 일부를 봉지하는 봉지재를 포함하는 것을 특징으로 하는 전력 소자 패키지.
  2. 제 1 항에 있어서, 상기 전력 반도체 칩들은, 상기 제1 면 또는 상기 제1 면 상에 형성된 배선 패턴의 최상면에 대하여 돌출되지 않도록 실장된 것을 특징으로 하는 전력 소자 패키지.
  3. 제 1 항에 있어서, 상기 전력 반도체 칩들을 상기 리세스 내에 부착하는 접착부재를 더 포함하는 것을 특징으로 하는 전력 소자 패키지.
  4. 제 3 항에 있어서, 상기 접착부재는 도전성 페이스트, 도전성 테이프, 솔더, 금속 에폭시, 금속 페이스트, 수지계 에폭시, 유리 테이프, 실리콘 테이프, 테프론 테이프, 스테인레스 호일 테이프, 세라믹 테이프, 또는 이들의 조합을 포함하는 것을 특징으로 하는 전력 소자 패키지.
  5. 제 1 항에 있어서, 상기 전력 반도체 칩과 상기 배선 패턴은 와이어를 이용하여 전기적으로 연결된 것을 특징으로 하는 전력 소자 패키지.
  6. 제 5 항에 있어서, 상기 와이어는 알루미늄(Al) 또는 금(Au)을 포함하는 것을 특징으로 하는 전력 소자 패키지.
  7. 제 1 항에 있어서, 상기 배선 패턴은 알루미늄, 알루미늄 합금, 구리, 구리 합금 또는 이들의 조합을 포함하는 것을 특징으로 하는 전력 소자 패키지.
  8. 제 7 항에 있어서, 상기 배선 패턴은 니켈, 금, 또는 이들의 합금을 더 포함하는 것을 특징으로 하는 전력 소자 패키지.
  9. 제 1 항에 있어서, 상기 배선 패턴과 상기 리드 프레임은 솔더(solder), 솔더 페이스트(solder paste), 은 페이스트(Ag paste), 또는 이들의 조합을 이용하여 전기적으로 연결된 것을 특징으로 하는 전력 소자 패키지.
  10. 제 1 항에 있어서, 상기 배선 패턴과 상기 리드 프레임은 일체형으로 형성된 것을 특징으로 하는 전력 소자 패키지.
  11. 제 1 항에 있어서, 상기 전력 반도체 칩들은 전력 모스펫(power MOSFET), 바이폴라 졍션 트랜지스터(bipolar junction transistor, BJT), 절연 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 다이오드(diode), 또는 이들의 조합을 포함하는 것을 특징으로 하는 전력 소자 패키지.
  12. 제 1 항에 있어서, 상기 제어 반도체 칩들 중의 적어도 일부는 상기 리드 프레임 상에 실장되어 상기 리드 프레임과 전기적으로 연결된 것을 특징으로 하는 전력 소자 패키지.
  13. 제 12 항에 있어서, 상기 제어 반도체 칩들은, 플립 칩(flip chip) 형태로 상기 리드 프레임과 전기적으로 연결되도록 실장되거나, 또는 와이어 또는 솔더볼을 이용하여 상기 리드 프레임과 전기적으로 연결되는 것을 특징으로 하는 전력 소자 패키지.
  14. 제 1 항에 있어서, 상기 제어 반도체 칩들 중의 적어도 일부는 상기 리세스 내에 실장되어 상기 배선 패턴과 전기적으로 연결된 것을 특징으로 하는 전력 소자 패키지.
  15. 제 14 항에 있어서, 상기 제어 반도체 칩과 상기 배선 패턴은 와이어를 이용하여 전기적으로 연결된 것을 특징으로 하는 전력 소자 패키지.
  16. 제 1 항에 있어서, 상기 기판은 인쇄회로기판(printed circuit board, PCB), 세라믹 기판, 절연된 금속 기판(insulated metal substrate, IMS), 프리-몰딩(pre-molded) 기판, 또는 디비씨(direct bonded copper, DBC) 기판을 포함하는 것을 특징으로 하는 전력 소자 패키지.
  17. 제 1 항에 있어서, 상기 봉지재는 에폭시 몰딩 컴파운드(epoxy molding compound, EMC), 폴리이미드(polyimide), 실리콘(silicone), 실리콘 고무(silicone rubber) 또는 이들의 조합을 포함하는 것을 특징으로 하는 전력 소자 패키지.
  18. 제 1 항에 있어서, 상기 기판의 상기 제 2 면에 부착되어 열을 방사하는 히트 싱크(heat sink)를 더 포함하는 것을 특징으로 하는 전력 소자 패키지.
  19. 제 18 항에 있어서, 상기 히트 싱크는 알루미늄, 알루미늄 합금, 구리, 구리 합금, Al2O3, BeO, AlN, SiN, 에폭시계 수지, 또는 이들의 조합을 포함하는 것을 특징으로 하는 전력 소자 패키지.
  20. 상호 대향하는 제1 면 및 제2 면을 포함하는 기판을 마련하는 단계;
    상기 기판의 상기 제1 면 내에 하나 또는 그 이상의 리세스들을 형성하는 단계;
    상기 리세스들 내에 하나 또는 그 이상의 전력 반도체 칩들을 실장하는 단계;
    상기 전력 반도체 칩을 제어하도록 전기적으로 연결된 하나 또는 그 이상의 제어 반도체 칩들을 상기 리세스 내에, 상기 리드 프레임 상에, 또는 이들 모두에 실장하는 단계;
    상기 전력 반도체 칩들을 상기 리드 프레임과 전기적으로 연결하는 단계; 및
    상기 기판의 상기 제 2면을 노출하도록 상기 기판, 상기 전력 반도체 칩들, 및 상기 리드 프레임의 일부를 봉지재를 이용하여 봉지하는 단계를 포함하는 것을 특징으로 하는 전력 소자 패키지의 제조 방법.
  21. 제 20 항에 있어서, 상기 리세스들의 형성 단계는:
    상기 기판의 제1 면상에 마스크층을 형성하는 단계;
    상기 리세스들을 형성할 영역이 노출되도록 상기 마스크층을 패터닝하여 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 식각 마스크로 이용하여 상기 기판을 식각하는 단계; 및
    상기 패터닝된 마스크층을 제거하는 단계를 포함하는 것을 특징으로 하는 전력 소자 패키지의 제조 방법.
  22. 제 20 항에 있어서, 상기 전력 반도체 칩들의 실장 단계는:
    상기 리세스들 내에 접착부재를 형성하는 단계; 및
    상기 접착부재를 이용하여 상기 리세스들 내에 상기 전력 반도체 칩들 부착하는 단계를 포함하는 것을 특징으로 하는 전력 소자 패키지의 제조 방법.
  23. 제 20 항에 있어서, 상기 전력 반도체 칩들의 실장 단계를 수행하기 전에,
    상기 기판의 상기 제1 면 상에 배선 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전력 소자 패키지의 제조 방법.
  24. 제 23 항에 있어서,
    상기 전력 반도체 칩들과 리드 프레임의 전기적 연결 단계는:
    상기 전력 반도체 칩과 상기 배선 패턴을 와이어를 이용하여 전기적으로 연결하는 단계;
    상기 기판 상에 리드 프레임을 설치하는 단계; 및
    상기 배선 패턴과 상기 리드 프레임을 전기적으로 연결하는 단계를 포함하는 것을 특징으로 하는 전력 소자 패키지의 제조 방법.
  25. 제 20 항에 있어서, 상기 봉지하는 단계를 수행한 후에,
    상기 리드 프레임의 리드들 중에서 상기 봉지재의 외부로 노출된 외부 리드들만을 잔존하도록 트리밍(trimming)하는 단계; 및
    상기 외부 리드들을 절곡하기 위한 포밍(forming)하는 단계를 더 포함하는 것을 특징으로 하는 전력 소자 패키지의 제조 방법.
KR20080018530A 2008-02-28 2008-02-28 전력 소자 패키지 및 그 제조 방법 KR101493866B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080018530A KR101493866B1 (ko) 2008-02-28 2008-02-28 전력 소자 패키지 및 그 제조 방법
US12/194,843 US7846779B2 (en) 2008-02-28 2008-08-20 Power device package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080018530A KR101493866B1 (ko) 2008-02-28 2008-02-28 전력 소자 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090093162A true KR20090093162A (ko) 2009-09-02
KR101493866B1 KR101493866B1 (ko) 2015-02-16

Family

ID=41012531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080018530A KR101493866B1 (ko) 2008-02-28 2008-02-28 전력 소자 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7846779B2 (ko)
KR (1) KR101493866B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423453B1 (ko) * 2010-11-30 2014-08-13 서울반도체 주식회사 발광 다이오드 패키지
KR20160022121A (ko) 2014-08-19 2016-02-29 삼성전기주식회사 전력 반도체 패키지 및 그의 제조 방법
CN114666975A (zh) * 2022-03-15 2022-06-24 广东汇芯半导体有限公司 一种半导体电路结构及其制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5441956B2 (ja) * 2011-05-26 2014-03-12 三菱電機株式会社 樹脂封止形電子制御装置及びその製造方法
CN103094129B (zh) * 2011-10-28 2016-04-06 无锡华润安盛科技有限公司 一种半导体器件封装工艺
CN103907165B (zh) * 2011-11-04 2017-04-12 丰田自动车株式会社 功率模块、电力转换装置及电动车辆
US9799627B2 (en) * 2012-01-19 2017-10-24 Semiconductor Components Industries, Llc Semiconductor package structure and method
US8604610B1 (en) 2012-06-13 2013-12-10 Fairchild Semiconductor Corporation Flexible power module semiconductor packages
WO2014034245A1 (ja) * 2012-08-31 2014-03-06 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール
KR101432372B1 (ko) * 2012-10-02 2014-08-20 삼성전기주식회사 방열 기판 및 방열 기판 제조 방법
US9078380B2 (en) 2012-10-19 2015-07-07 Nvidia Corporation MOSFET stack package
US8872328B2 (en) 2012-12-19 2014-10-28 General Electric Company Integrated power module package
US9698116B2 (en) 2014-10-31 2017-07-04 Nxp Usa, Inc. Thick-silver layer interface for a semiconductor die and corresponding thermal layer
US9240370B1 (en) * 2014-12-15 2016-01-19 Industrial Technology Research Institute Power module
CN105762130B (zh) * 2014-12-15 2019-04-05 财团法人工业技术研究院 功率模块
US9418921B2 (en) 2014-12-15 2016-08-16 Industrial Technology Research Institute Power module
TWI569409B (zh) * 2014-12-15 2017-02-01 財團法人工業技術研究院 功率模組
CN106684076B (zh) * 2015-11-05 2019-09-06 台达电子企业管理（上海）有限公司 封装结构及其制造方法
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10051742B2 (en) 2015-12-10 2018-08-14 Industrial Technology Research Institute Power module and manufacturing method thereof
CN105458541B (zh) * 2015-12-18 2017-12-26 安徽华东光电技术研究所 Emi恒流电源滤波模块及其制备方法
JP2017199803A (ja) * 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
DE102017208147B4 (de) * 2017-05-15 2021-12-30 Schweizer Electronic Ag Elektronisches Bauteil und Leiterplatte mit diesem elektronischen Bauteil
US20200135632A1 (en) * 2018-10-24 2020-04-30 Texas Instruments Incorporated Die isolation on a substrate
DE102020205043A1 (de) * 2020-04-21 2021-10-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung
CN111739845B (zh) * 2020-08-24 2021-06-08 江苏宏微科技股份有限公司 内绝缘封装结构及其工艺方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0370743A1 (en) * 1988-11-21 1990-05-30 Honeywell Inc. Decoupling filter leadframe assembly
KR19990070625A (ko) * 1998-02-23 1999-09-15 구본준 반도체 패키지 및 그 제조방법
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
US6181008B1 (en) * 1998-11-12 2001-01-30 Sarnoff Corporation Integrated circuit power supply
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6703703B2 (en) * 2000-01-12 2004-03-09 International Rectifier Corporation Low cost power semiconductor module without substrate
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
US7948069B2 (en) * 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
KR100765604B1 (ko) * 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
KR20050087775A (ko) * 2005-02-01 2005-08-31 가부시끼가이샤 르네사스 테크놀로지 반도체장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423453B1 (ko) * 2010-11-30 2014-08-13 서울반도체 주식회사 발광 다이오드 패키지
KR20160022121A (ko) 2014-08-19 2016-02-29 삼성전기주식회사 전력 반도체 패키지 및 그의 제조 방법
CN114666975A (zh) * 2022-03-15 2022-06-24 广东汇芯半导体有限公司 一种半导体电路结构及其制造方法

Also Published As

Publication number Publication date
KR101493866B1 (ko) 2015-02-16
US20090218665A1 (en) 2009-09-03
US7846779B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
KR101493866B1 (ko) 전력 소자 패키지 및 그 제조 방법
KR101524545B1 (ko) 전력 소자 패키지 및 그 제조 방법
US9443760B2 (en) Multichip power semiconductor device
KR101391924B1 (ko) 반도체 패키지
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US7504733B2 (en) Semiconductor die package
KR101519062B1 (ko) 반도체 소자 패키지
US7863725B2 (en) Power device packages and methods of fabricating the same
US8125080B2 (en) Semiconductor power module packages with simplified structure and methods of fabricating the same
US9153514B2 (en) Power module package
JP2011171768A (ja) 半導体ダイ・パッケージ及びその製造方法
US20170200666A1 (en) Semiconductor chip package comprising laterally extending connectors
KR20150074649A (ko) 반도체 패키지 및 그 제조 방법
JP3685659B2 (ja) 半導体装置の製造方法
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
TWI764256B (zh) 智慧功率模組封裝結構
KR20030077203A (ko) 반도체 전력 모듈 및 그 제조방법
US20230395514A1 (en) Power Module with Multi-Layer Substrate and Second Insulation Layer to Increase Power Density
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 5