CN201751999U - 在载板芯片上倒装芯片和贴装无源元件的封装结构 - Google Patents

在载板芯片上倒装芯片和贴装无源元件的封装结构 Download PDF

Info

Publication number
CN201751999U
CN201751999U CN 201020102824 CN201020102824U CN201751999U CN 201751999 U CN201751999 U CN 201751999U CN 201020102824 CN201020102824 CN 201020102824 CN 201020102824 U CN201020102824 U CN 201020102824U CN 201751999 U CN201751999 U CN 201751999U
Authority
CN
China
Prior art keywords
chip
support plate
flip
carrier plate
plate chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201020102824
Other languages
English (en)
Inventor
王新潮
陈一杲
王春华
高盼盼
李宗怿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN 201020102824 priority Critical patent/CN201751999U/zh
Application granted granted Critical
Publication of CN201751999U publication Critical patent/CN201751999U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型涉及一种在载板芯片上倒装芯片和贴装无源元件的封装结构，所述结构包含有多颗芯片(U1、U2、U3)和多颗无源元件(R1、C1、L1、C2)，多颗芯片(U1、U2、U3)中至少有一颗载板芯片(U2)和一颗倒装芯片(U3)，将所述多颗芯片(U1、U2、U3)进行三维空间上的堆叠，其特征在于：所述载板芯片(U2)包含有两类焊盘，其中第一类焊盘为金属柱(2)结构，第二类焊盘与通常的芯片焊盘相一致，为铝焊盘(3)，将所述倒装芯片(U3)和无源元件(R1、C1、L1、C2)通过所述金属柱(2)与载板芯片(U2)焊接。本实用新型封装结构能将载板芯片的焊盘与倒装芯片的金属凸块实现焊接，同时倒装芯片和贴装无源元件工艺通过一次回流完成。

Description

在载板芯片上倒装芯片和贴装无源元件的封装结构 
(一)技术领域
本实用新型涉及一种系统级封装结构。属电子封装技术领域。 
(二)背景技术
系统级封装(SiP，System in Package)是指将多个具有不同功能的有源与无源元件，以及诸如微机电系统(MEMS)、光学(Optics)元件等其它元件组合在同一封装中，成为可提供多种功能的单颗标准封装的组件，形成一个系统或子系统。系统级封装产品内大多集成多个芯片、无源元件等，通过引线键合或倒装芯片的方式将芯片的焊盘与基板上的焊盘连接起来，再通过基板上的电路线连接其它芯片、阻容或其它元器件，从而实现整个系统的电气连接。 
由于市场对系统级封装产品的集成度要求越来越高，产品的外形尺寸也越来越小，并且芯片功能也越来越复杂。很多系统级封装产品为了缩小外形尺寸、降低成本、增加产品功能和提高产品的竞争力，大多会在封装体内采用芯片堆叠技术，将多颗芯片进行三维空间上的堆叠，加上磨片工艺的成熟，芯片可以磨得很薄(通常在80um以内)，这样可以充分利用产品的有效集成空间，集成更多的元件。通常，复杂的系统级封装产品中常使用载板芯片，以引线键合的方式实现复杂的芯片堆叠结构的各芯片、芯 片与其它元件的电气连接。然而当空间尺寸有限的封装产品要求集成的芯片、无源器件等数量过多时，即使采用芯片堆叠方法解决了平面布局面积的不足，由于堆叠后还需要引线键合，而引线键合的弧高较高，这样就使得总体高度超出了封装产品的高度规格，使得封装方案会无法实现；或者即使芯片堆叠后引线键合高度在封装产品的高度规格之内，但是封装产品面积内的非芯片区域仍不足以布局数量较多的无源元件、晶振等元器件，封装方案会无法实现。 
倒装芯片工艺是业内常用的工艺，一般倒装芯片工艺将芯片倒置于基板上，其所占用的封装面积要比引线键合方式小很多；在相同的封装体积内，采用倒装芯片工艺可以缩小芯片所占用的空间，而芯片所占用的空间原本是在封装体中占有大部分比例，这样就可以大大增加封装产品的集成度，为实现复杂的系统级封装提供更大的可行性。 
可以尝试在载板芯片上倒装芯片和贴装无源元件的方法解决上述封装高度不足或封装面积不足等封装方案尺寸不足等弊端，但是通过目前已有的载板芯片，封装工艺无法实现，主要原因如下：系统级封装中常采用载板芯片，目的是通过其实现芯片的焊盘转移，从而将原本无法引线键合或引线键合较为困难的封装产品变得可行。载板芯片采用晶圆工艺制作，其表面焊盘与一般芯片的焊盘制作工艺相同，材质均为铝金属，如图1(a)、图1(b)所示，芯片上表面为钝化层，在布局有焊盘的位置钝化层有开口，这样就使得芯片内部与外界隔离。封装工艺中铝金属利于引线键合，为成熟工艺，但是其不利于倒装芯片焊接，原因如下： 
用于采用倒装工艺的芯片与一般的芯片有所不同，需要对其做再布线(Redistribution，RDL)工艺和制作金属凸块(Bumping)工艺。再布线工艺是改变芯片原始的焊盘布局，将分布在芯片四周一个面或多个面靠近边缘的焊盘转移至芯片表面区域，并且使焊盘均匀整的分布。通过金属凸块工艺在再分布后的焊盘上制作金属凸块；金属凸块的材质业内通常采用锡或金或铜，或者其合金，再布线和制作金属凸块的芯片焊盘布局如图2(a)、图2(b)所示。上述金属凸块材质与铝的可钎焊性差，即无法将载板芯片的铝焊盘与倒装芯片的金属凸块实现焊接。 
解决上述载板芯片铝焊盘与倒装芯片金属凸块钎焊性不佳的方法是，将载板芯片的铝焊盘进行表面处理，视倒装芯片金属凸块的材质可选表面取镀锡或铜或金。这样，可通过倒装芯片工艺实现载板芯片与倒装芯片的焊接。但是这会给产品整个封装工艺流程带来弊端，具体原因如下： 
业内封装工艺中，无源元件是通过表面贴装技术(Surface MountingTechnology，SMT)焊接于焊盘上，无源元件如图3(a)、3(b)所示，基板焊盘如图3(c)、3(d)所示，无源元件和基板焊盘之间的焊接结构如图3(e)所示；倒装芯片是通过特定的设备，将基板焊盘上涂助焊剂，然后将用于倒装的芯片置于基板上，相应的焊盘进行对接，继而回流，实现焊接，如图4所示。倒装芯片焊接完成后，通常会进行底部填充工艺(Under fill)，以提高可靠性。表面贴装工艺和倒装芯片工艺是业内成熟的封装工艺，有专用的设备、原材料。对于载板芯片上需要倒装芯片和贴装无源元件的封装产品，其按照现有的封装设备、原材料，可能的工艺流程是：表面贴装技术贴装 无源元件、回流、倒装芯片、回流，即无源元件经历了两次回流。由于二次回流的高温过程会使得焊料金属融化蒸发，且向四周扩散，这就相当于降低了焊盘处焊料的厚度，二次回流后会形成焊接不牢、相邻焊盘连接等缺陷，如图5所示，并且会降低无缺陷产品的可靠性。 
(三)发明内容
本发明的目的在于克服上述不足，提供一种能将载板芯片的焊盘与倒装芯片的金属凸块实现焊接，同时倒装芯片和贴装无源元件工艺通过一次回流完成的在载板芯片上倒装芯片和贴装无源元件的封装结构。 
本发明的目的是这样实现的：一种在载板芯片上倒装芯片和贴装无源元件的封装结构，所述结构包含有多颗芯片和多颗无源元件，多颗芯片中至少有一颗载板芯片和一颗倒装芯片，将所述多颗芯片进行三维空间上的堆叠，其特征在于：所述载板芯片包含有两类焊盘，其中第一类焊盘为金属柱结构，用来与倒装芯片和无源元件连接，第二类焊盘与通常的芯片焊盘相一致，为铝焊盘，用以引线键合，将所述倒装芯片和无源元件通过所述金属柱与载板芯片焊接。 
采用此载板芯片，结合专用的倒装芯片与表面贴装技术混用设备，工艺流程为：载板芯片的所有金属柱焊盘上刷助焊剂，贴装用于倒装的芯片以及无源元件，一次回流焊接。此方案通过在载板芯片上倒装芯片和贴装无源元件，实现在有限封装体内集成多个芯片和无源元件，使原本存在空间不足的封装方案变得可行。 
本发明的有益效果是： 
1、载板芯片，能在其上倒装芯片和贴装无源元件； 
2、倒装芯片和贴装无源元件工艺通过一次回流完成，缩短工艺流程，提高效率； 
3、减小缺陷发生的概率，提高产品可靠性； 
4、增加其它复杂的系统级封装产品方案的可行性。 
(四)附图说明
图1(a)为以往载板芯片焊盘布局俯视图。 
图1(b)为图1(a)的侧视图。 
图2(a)为以往再布线和制作金属凸块的芯片焊盘布局俯视图。 
图2(b)为图2(a)的侧视图。 
图3(a)为以往无源元件俯视图。 
图3(b)为图3(a)的侧视图。 
图3(c)为以往基板焊盘布局俯视图。 
图3(d)为图3(c)的侧视图。 
图3(e)为以往无源元件表面贴装结构示意图。 
图4为以往倒装芯片于基板示意图。 
图5为以往二次回流后缺陷示意图。 
图6(a)为本发明涉及的载板芯片焊盘布局俯视图。 
图6(b)为图6(a)的侧视图。 
图7(a)为本发明在载板芯片上倒装芯片和贴装无源元件的系统级封装结构俯视图。 
图7(b)为图7(a)的侧视图。 
(五)具体实施方式
如图7(a)和图7(b)所示，芯片U1、U3面积较大，并且无源元件(R1、C1、L1、C2)数量较多，在尺寸有限的封装体内完成芯片、无源元件的布局是无法完成的。本实用新型涉及的在载板芯片上倒装芯片和贴装无源元件的封装结构，所述结构包含有多颗芯片(U1、U2、U3)和多颗无源元件(R1、C1、L1、C2)，多颗芯片中至少有一颗载板芯片U2和一颗倒装芯片U3，将所述多颗芯片进行三维空间上的堆叠。所述载板芯片U2包含有两类焊盘，如图6(a)和图6(b)所示，其中第一类焊盘为金属柱2结构，用来与倒装芯片U3和无源元件的电气连接，第二类焊盘与通常的芯片焊盘相一致，为铝焊盘3，用来与其它芯片(U1、U3)和基板1的引线键合，将所述倒装芯片U3和无源元件通过所述金属柱2与载板芯片U2焊接。 

Claims (1)

1.一种在载板芯片上倒装芯片和贴装无源元件的封装结构，所述结构包含有多颗芯片(U1、U2、U3)和多颗无源元件(R1、C1、L1、C2)，多颗芯片(U1、U2、U3)中至少有一颗载板芯片(U2)和一颗倒装芯片(U3)，将所述多颗芯片(U1、U2、U3)进行三维空间上的堆叠，其特征在于：所述载板芯片(U2)包含有两类焊盘，其中第一类焊盘为金属柱(2)结构，第二类焊盘与通常的芯片焊盘相一致，为铝焊盘(3)，将所述倒装芯片(U3)和无源元件(R1、C1、L1、C2)通过所述金属柱(2)与载板芯片(U2)焊接。 
CN 201020102824 2010-01-27 2010-01-27 在载板芯片上倒装芯片和贴装无源元件的封装结构 Expired - Fee Related CN201751999U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201020102824 CN201751999U (zh) 2010-01-27 2010-01-27 在载板芯片上倒装芯片和贴装无源元件的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201020102824 CN201751999U (zh) 2010-01-27 2010-01-27 在载板芯片上倒装芯片和贴装无源元件的封装结构

Publications (1)

Publication Number Publication Date
CN201751999U true CN201751999U (zh) 2011-02-23

Family

ID=43602409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201020102824 Expired - Fee Related CN201751999U (zh) 2010-01-27 2010-01-27 在载板芯片上倒装芯片和贴装无源元件的封装结构

Country Status (1)

Country Link
CN (1) CN201751999U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201119A (zh) * 2014-08-28 2014-12-10 南通富士通微电子股份有限公司 倒装芯片封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201119A (zh) * 2014-08-28 2014-12-10 南通富士通微电子股份有限公司 倒装芯片封装方法

Similar Documents

Publication Publication Date Title
CN108074828B (zh) 封装结构及其形成方法
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
CN102044512B (zh) 集成电路及三维堆叠的多重芯片模块
US9953907B2 (en) PoP device
US11515229B2 (en) Semiconductor package and manufacturing method thereof
CN102593110B (zh) 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
CN103137596A (zh) 用于多芯片封装的凸块结构
CN105097750A (zh) 封装结构及其制法
US20210183716A1 (en) Semiconductor device with a protection mechanism and associated systems, devices, and methods
CN107452705A (zh) 叠层式封装体结构
CN103681534A (zh) 晶圆级封装结构及其制造方法
CN104409437A (zh) 双面bump芯片包封后重布线的封装结构及其制作方法
CN113725153A (zh) 多层多芯片扇出型三维集成封装方法及结构
CN114220775A (zh) 半导体装置封装以及形成半导体装置封装的方法
CN101777504B (zh) 在载板芯片上倒装芯片和贴装无源元件的系统级封装方法
CN202394859U (zh) 半导体封装构造
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
TW201843750A (zh) 晶圓級系統級封裝方法及其半導體封裝結構
CN201751999U (zh) 在载板芯片上倒装芯片和贴装无源元件的封装结构
CN201751998U (zh) 在载板芯片上倒装芯片的封装结构
CN201601129U (zh) 用于倒装芯片和贴装无源元件的带金属球焊盘的载板芯片
CN201681923U (zh) 在载板芯片上倒装芯片和贴装无源元件的系统级封装结构
CN107546217A (zh) 柱顶互连的封装堆栈方法与构造
CN201601128U (zh) 在载板芯片上倒装芯片的系统及封装结构
CN201681928U (zh) 带金属球焊盘的载板芯片

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110223

Termination date: 20140127