CN204167289U - 倒装芯片封装结构 - Google Patents
倒装芯片封装结构 Download PDFInfo
- Publication number
- CN204167289U CN204167289U CN201420492891.2U CN201420492891U CN204167289U CN 204167289 U CN204167289 U CN 204167289U CN 201420492891 U CN201420492891 U CN 201420492891U CN 204167289 U CN204167289 U CN 204167289U
- Authority
- CN
- China
- Prior art keywords
- bronze medal
- post
- chip
- medal post
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 16
- 229910000906 Bronze Inorganic materials 0.000 claims abstract description 46
- 239000010974 bronze Substances 0.000 claims abstract description 46
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims abstract description 46
- 238000007747 plating Methods 0.000 claims abstract description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000006071 cream Substances 0.000 claims description 6
- 238000005476 soldering Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 28
- 239000010949 copper Substances 0.000 abstract description 28
- 229910052802 copper Inorganic materials 0.000 abstract description 28
- 238000000034 method Methods 0.000 abstract description 15
- 230000007423 decrease Effects 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型提供一种倒装芯片封装结构，包括：引线框架，所述引线框架上形成有多个第一铜柱；芯片，所述芯片上形成有多个第二铜柱；所述第一铜柱与所述第二铜柱相连接。本实用新型提供的倒装芯片封装结构，除了在芯片上设置有铜柱外，在引线框架的对应位置也制作铜柱，形成了一个双铜柱的结构，运用此种结构一是可以增加芯片与框架之间的空间，方便底部填充料的填充；二是因为铜柱一般通过光刻、电镀等步骤形成，铜柱的高度越高，对工艺设备的要求越高，本实用新型通过上下两个铜柱的存在，减少了单侧铜柱的高度，降低了工艺、设备的要求，减少了生产成本。
Description
技术领域
本发明涉及半导体封装领域，尤其涉及一种倒装芯片封装结构。
背景技术
倒装芯片(Flip chip)是一种小尺寸、高密度的芯片封装技术，相比于传统封装技术，如引线键合，倒装芯片直接以有源区面对基板，通过芯片输入/输出(I/O)区的凸点直接与基板形成互联，大大减少了互联长度，提高了芯片的电性能，同时也减小了封装尺寸，具有更小、更薄的特点。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明提供一种倒装芯片封装结构，包括：引线框架，所述引线框架上形成有多个第一铜柱；芯片，所述芯片上形成有多个第二铜柱；所述第一铜柱与所述第二铜柱相连接。
本发明提供的倒装芯片封装结构，除了在芯片上设置有铜柱外，在引线框架的对应位置也制作铜柱，形成了一个双铜柱的结构，运用此种结构一是可以增加芯片与框架之间的空间，方便底部填充料的填充；二是因为铜柱一般通过光刻、电镀等步骤形成，铜柱的高度越高，对工艺设备的要求越高，本发明通过上下两个铜柱的存在，减少了单侧铜柱的高度，降低了工艺、设备的要求，减少了生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明中引线框架结构示意图；
图2为本发明中引线框架上形成铜柱结构示意图；
图3为本发明中带有铜柱的芯片结构示意图；
图4为本发明中封装完成结构示意图。
附图标记：
1-引线框架；11-第一铜柱；2-芯片；21-第二铜柱。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种倒装芯片封装结构，如图4所示，包括引线框架1，所述引线框架1上形成有多个第一铜柱11；芯片2，所述芯片2上形成有多个第二铜柱21，所述第一铜柱11与所述第二铜柱21相连接。
上述的封装结构中形成了一个双铜柱结构，通过这种结构不仅可以增加芯片与框架之间的空间，方便底部填充料的填充；而且通过上下两个铜柱的存在，减少了单侧铜柱的高度，降低了工艺、设备的要求，减少了生产成本。
可选的，所述第一铜柱11通过电镀的方式形成；引线框架上的第一铜柱与第二铜柱回流焊接实现电连接，所以所述第一铜柱的在引线框架上形成的位置与芯片上第二铜柱的位置相对应；所述第一铜柱可以在引线框架上通过电镀等方式形成，或者可以在制作引线框架的时候直接形成。
可选的，所述第一铜柱高度为1um～100um。所述第一铜柱会与第二铜柱相连接，实现芯片与引线框架之间的电连接，常用的封装方法中直接一次形成铜柱，形成的铜柱越高，为了满足封装的均一性和可靠性，对封装工艺和设备的要求越高；这里采用先在引线框架上形成第一铜柱，再与第二铜柱相连，减少了一次形成铜柱的高度，降低了工艺和设备的要求，减少了生产成本。
可选的，所述第二铜柱21形成于所述芯片2上输入/输出位置；所述第二铜柱21通过与所述第一铜柱11相连接，实现芯片上电信号的输入和输出。
可选的，所述第一铜柱11通过锡膏与所述第二铜柱21回流焊接，实现电连接；由于上下铜柱的存在，在回流焊接的时候加强了对锡膏的吸附作用，减少了锡膏溢流及短路现象的发生，并且通过上下两个铜柱叠加相对于单一铜柱的高度能够有所增加，另一方面可以增加芯片与框架之间的空间，方便底部填充料的填充。
以下说明一下本发明中的倒装芯片封装结构的制作方法，包括步骤：
S101：如图1所示，首先提供一引线框架1，所述引线框架作为集成电路的芯片载体，借助于键合材料实现了芯片内部电路引出端与外引线的电气连接，形成电气回路。
S102：如图2所示，在所述引线框架1上形成多个第一铜柱11，所述第一铜柱可以在引线框架1上通过电镀等方式形成，或者可以在制作引线框架的时候直接形成。
S103：如图3所示，提供一芯片2，所述芯片2上形成有多个第二铜柱21；所述第二铜柱21实现了芯片上电信号的输入和输出。
S104：如图4所示，最后将所述引线框架上的多个所述第一铜柱11与所述芯片上的多个所述第二铜柱21一一对应并进行回流焊接；并且在第一铜柱的顶部有锡膏，通过锡膏实现两个铜柱之间的回流焊接。
本发明中的倒装芯片封装结构通过双铜柱结构减少了以往制作单侧铜柱的高度，降低了工艺、设备的要求，减少了生产成本。
最后应说明的是：虽然以上已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。
Claims (5)
1.一种倒装芯片封装结构，其特征在于，包括：引线框架，所述引线框架上形成有多个第一铜柱；芯片，所述芯片上形成有多个第二铜柱；所述第一铜柱与所述第二铜柱相连接。
2.根据权利要求1所述的倒装芯片封装结构，其特征在于，所述第一铜柱通过电镀的方式形成。
3.根据权利要求2所述的倒装芯片封装结构，其特征在于，所述第一铜柱的高度为1um～100um。
4.根据权利要求1所述的倒装芯片封装结构，其特征在于，所述第二铜柱形成于所述芯片上输入/输出位置。
5.根据权利要求1所述的倒装芯片封装结构，其特征在于，所述第一铜柱通过锡膏与所述第二铜柱回流焊接，实现电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420492891.2U CN204167289U (zh) | 2014-08-28 | 2014-08-28 | 倒装芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420492891.2U CN204167289U (zh) | 2014-08-28 | 2014-08-28 | 倒装芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204167289U true CN204167289U (zh) | 2015-02-18 |
Family
ID=52540949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420492891.2U Expired - Lifetime CN204167289U (zh) | 2014-08-28 | 2014-08-28 | 倒装芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204167289U (zh) |
-
2014
- 2014-08-28 CN CN201420492891.2U patent/CN204167289U/zh not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104332419A (zh) | 倒装形式的芯片封装方法 | |
| CN103400845A (zh) | 影像传感器封装方法 | |
| CN203521406U (zh) | 多芯片叠合封装结构 | |
| CN103633049A (zh) | 倒装芯片封装 | |
| CN102222660B (zh) | 双引线框架多芯片共同封装体及其制造方法 | |
| CN204167289U (zh) | 倒装芯片封装结构 | |
| US20150054150A1 (en) | Semiconductor package and fabrication method thereof | |
| CN201829490U (zh) | 芯片区打孔集成电路引线框架 | |
| CN103337504B (zh) | 影像传感器封装方法 | |
| CN203536411U (zh) | 一种半导体封装结构 | |
| CN208507660U (zh) | 引线框架和半导体封装器件 | |
| CN104201119A (zh) | 倒装芯片封装方法 | |
| CN201732781U (zh) | 一种引线框架 | |
| CN208622713U (zh) | 一种半导体封装结构 | |
| CN203481191U (zh) | 一种基于框架采用预塑封优化技术的aaqfn封装件 | |
| CN206497884U (zh) | 一种实现tvs芯片wlcsp六面塑封的结构 | |
| CN104779224A (zh) | 一种功率器件的qfn封装结构 | |
| CN207183284U (zh) | 一种tvs二极管封装结构 | |
| CN103794595A (zh) | Pop封装结构及其封装方法 | |
| CN203733774U (zh) | 半导体叠层封装结构 | |
| CN103887268B (zh) | 一种微型模塑封装手机卡用框架以及框架带 | |
| CN204271072U (zh) | 引线框架封装结构 | |
| CN203733791U (zh) | 半导体叠层封装结构 | |
| CN107611119A (zh) | 一种半导体封装器件及其加工方法及电子产品 | |
| CN202183370U (zh) | 非互联型多芯片封装二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee after: TONGFU MICROELECTRONICS Co.,Ltd. Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee before: NANTONG FUJITSU MICROELECTRONICS Co.,Ltd. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20150218 |
|
| CX01 | Expiry of patent term |