JP2001513946A - 垂直相互接続電子集成体とこれに有用な組成物 - Google Patents

垂直相互接続電子集成体とこれに有用な組成物

Info

Publication number
JP2001513946A
JP2001513946A JP53850598A JP53850598A JP2001513946A JP 2001513946 A JP2001513946 A JP 2001513946A JP 53850598 A JP53850598 A JP 53850598A JP 53850598 A JP53850598 A JP 53850598A JP 2001513946 A JP2001513946 A JP 2001513946A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
volume
via hole
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP53850598A
Other languages
English (en)
Other versions
JP3869859B2 (ja
Inventor
ゴーラガー,キャサリン,エイ.
マティジャセビック,ゴラン,エス.
ガンディ,プラディープ
カポート,エム.,アルバート
Original Assignee
オアメット コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オアメット コーポレイション filed Critical オアメット コーポレイション
Publication of JP2001513946A publication Critical patent/JP2001513946A/ja
Application granted granted Critical
Publication of JP3869859B2 publication Critical patent/JP3869859B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0272Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0425Solder powder or solder coated metal powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31511Of epoxy ether
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31511Of epoxy ether
    • Y10T428/31529Next to metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal
    • Y10T428/31681Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 本発明は多層印刷回路板を提供するもので、その構造体は以下の複数の層(a)〜(c)から成り、層の所望の層数を達成する:(a)底部回路層、(b)ビア・ホール相互接続層、(c)頂部回路。本発明の別の観点は素子又はダイを付着した多層印刷回路板を対象とし、その構造体は、(a)単一又は多層の印刷回路板基板、(b)ビア・ホール相互接続層(これは適切な透電性材料中にパターン化された電導性接着組成物を有し、その適切な透電性材料は印刷回路板と素子又はダイ間の接着を行い、一方、電導性接着組成物は印刷回路板基板の接続パッドと付着素子又はダイ間の電気的相互接続と接着を行う)、(c)エリア・アレイ素子実装体又はむき出しのダイ(これは上記の適切なパターン化した透電材料を用いて印刷回路板層に付着されている)とから成る。

Description

【発明の詳細な説明】 垂直相互接続電子集成体とこれに有用な組成物 発明の分野 本発明は電子実装に有用な垂直相互接続電子集成体(即ち、ビア・ホール)に 関する。更に詳細には、本発明は過渡的液相の焼結電導性接着組成物を用いて製 造した構造体に関する。これらの組成物を用いて製造した構造体は多層印刷回路 板及びパターン形成垂直電気的相互接続が必要なその他の多層構造体(例えば、 コネクター、半導体チップ、エリア・アレイ実装体、等)の製造に用いられる。 発明の背景 多層印刷配線板(PWB)は一般に知られている。例えば、米国特許第4,9 21,777号、同第4,897,338号、同第4,642,164号、同第 4,645,733号、同第3,791,858号参照のこと。多層PWBの先 行技術製造法は幾つかの点で不充分である。特に、高回路密度を必要とする多層 印刷回路に関しては、先行技術の方法は幾つかの点で、特に垂直電気的相互接続 の達成方法として不充分である。 現在、改良垂直相互接続材料と方法の開発の技術的推進要因が幾つかある。P WB工業では素子はスルー・ホールから表面取付けに移行する傾向にあるので、 ビア・ホールは垂直相互接続の一手段にすぎなくなっている。更に、携帯型エレ クトロニックス工業の急速な成長と、この工業はハイテック小型要素素子とモジ ュールとを大量に必要とするため、新規な高密度垂直相互接続技術が要求されて いる。これまでは、このようなハイテック・レベルの製品の市場は比較的小さく 、セラミック技術と蒸着薄膜技術で充分であった。しかし、これらの技術は、P WB工業と同程度に効果的に消費者市場に対処できる社会的生産基盤(インフラ ストラクチャー)、経済性、低価格材料との相容性がない。逆に云えば、従来の PWB技術は、プリント−エッチング技術の位置決めと解像性に限界があり、直 径6ミル未満のドリル・ビットの寿命が短かいため、高密度要求には経済的に又 は高収率で対処できていない。 PWBのビア・ホールは多くの場合機械的に孔明けしてメッキする。従来のP WB設計では、ビア・ホールはスルー・ホール素子の取付けと相互接続箇所を提 供し、両面回路の前面と背面を電気的に相互接続し、多層回路板の内部層からの 接続をルーティングするために用いられてきた。取り込む形状、樹脂の不均一表 面、補強材の露出により、これらのスルー・ホール孔は表面回路線群に比べてメ タリゼーション処理を行うことは困難であった。積層多層PWBを貫通するビア ・ホールの孔明けは、経済的に孔明けできるビア・ホールの大きさ、高収率上必 要な捕捉(キャプチャー)パッドが大きいこと、全部の孔明け点での相互接続が 必要でない層上のスペースが失われるため高価なスペースが無駄となる。このた め、隣接層間基準での垂直相互接続が多層PWB製造では普及する傾向にある。 事実、微細なミイクロ・ビア・ホールは現在レーザー・フォトリトグラフィ、プ ラズマ・エッチングのような技術を用いて形成している。これらのマイクロ・ビ ア・ホールを確実に従来の回路層を相互接続できる電導体で充填できる材料と技 術が技術的に要望されている。 隣接層間の垂直電気的相互接続を実施するために現在用いられている方法には 、電導性ポリマー厚膜インク、ろう材充填、異方性接着剤、無電解メッキ、炭素 、パラジウム、プラズマ蒸着種子層を用いる幾つかの直接メタリゼーション処理 技術を用いる各種の方法がある。これらの全部の方法の中で、最初の3つの方法 だけがビヤ・ホールの直接孔埋めするのに用いられる。残りはすべて目的のバレ ル厚さを達成させるか、孔埋めを行うには電解メッキ工程が必要となる。 ポリマー厚膜インキ(PTF)は多くの場合セラミック基板工業で用いられて いる技術と構想を用いてビア・ホール中にスクリーン印刷又はステンシル印刷す る。これらの材料は充填と硬化と云う簡単な2工程プロセスをとる。PTFはプ ロセスの簡単さ、高密度、低コスト、低プロセス温度の点で満足するが、米国特 許第5,376,403号(その全部はこれを言及することで本明細書に組込ま れるものとする)で詳述されているように信頼性に劣り、性能が不充分である。 ろう材噴射とろう材ペーストのステンシル処理は現在特定用途用のビア・ホー ル充填に用いられている。ろう材噴射で必要とするビア・ホール中に一つ一つボ ールを積み重えることは明らかに時間のかかるプロセスであり、部品当りのビア ・ホール数が限られている極めて高級な用途だけに適用される。ろう材ペースト ・ステンシル処理は極めて経済的な別法であるが、ろう材ペースト・ステンシル 処理に用いる溶剤とフラックスは、かなりのボイドと腐蝕問題を起す可能性があ る。両方法とも引続く集成処理でのろう材の再熔融の可能性があるため信頼性の 点で充分でない。 異方性電導膜接着剤は、浸出閾値未満のレベルで電導性粒子を含有した熱可塑 性ポリマー膜である。集成作業中に、この膜はむき出しのメタリゼーション・パ ッド間に配置し、加圧して電導性粒子を対向ボンド・ペッド間内に捕捉する。こ の技術は簡単で魅力的であるが、超薄形ボンド・ライン(<1ミル)からの漏話 、信号速度と搬送容量が低いこと、接点の脆弱さ、熱伝導率が低いこと、誤配置 した充填材粒子による開路と短絡の可能性、熱可塑性樹脂の耐薬品性が低いこと を含む無数の問題の可能性がある。 無電解銅メッキは、引続く電気メッキ用にビア・ホールの壁面に種子層を形成 する方法ではもっとも一般的な方法であるが、8工程プロセスであり、各工程間 には2〜3回の洗滌が必要である。基板は多くの場合過マンガン酸塩でマイクロ ・エッチング処理し、酸洗、調整の上マイクロ・エッチング処理し外表面から調 整剤を除去し、更に洗滌して触媒処理し(多くの場合コロイド状Pd−Snを用 いる)、塩酸で促進させ(Pdを露出させる)、最後にメッキする。メッキ液は 還元剤(フォルムアルデヒドか次亜リン酸塩)、銅塩、銅塩を溶解させておくた めのキレート剤(例えば、EDTA、カルカノール・アミン、グリコール酸、酒 石酸塩)を含有するものである。化学プロセスはすべて極めて厳密な制御が必要 であり、低レベルの汚染物でも悪影響する。無電解銅メッキを実施するための前 記のプロセス・フローに基づくと、この技術を用いてビア・ホールをメタリゼー ション処理することは標準的PWB製造では最低収率のプロセスであることが容 易に判る。事実、無電解銅メッキはプロセスの複雑さと危険な薬品の使用と云う 両方の点では抜きに出ている。電気メッキを容易にするためのビア・ホール壁面 の種子被覆する別法は一般的には環境的にあまり有害ではないが、プロセスの複 雑さでは同等か、それ以上である。 垂直相互接続用電導体を設けるのに現在用いているもう一つの別法は、回路層 上の接点パッドを除いてすべてをマスクし、目的のピン高さまで電気メッキする ことである。このプロセスは極めて高価であることが欠点である。更に、このよ うにして形成したピンは素直でなく、積層処理中に上部回路層の変形と突き抜け が生ずる。 同様に、集積回路(IC)実装体の大きさはむき出しのダイパッド上の入力/ 出力(I/O)パッドを直接又は介在物を介して格子パターン上にろう材柱又は ボールがある回路板に接続するエリア・アレイ技術を用いることでかなり小形化 してきた。高密度多層PWBと同様に、そのむき出しのダイ又はその実装体を再 分配回路配線に接続する上で一番有効な方法は直接的垂直相互接続である、多く の場合、これらの型式の相互接続はジョイント・バイ・ジョイント基準でろう材 、ワイヤ・ボンディグ、PTF接着剤、等を用いて行われる。これらのジョイン トは次いでカプセル化し、ジョイント間のスペースを充填して充分な信頼性を得 ることが必要である。ろう材を用いるときは、これらの2プロセス間での洗滌工 程も必要となる。これらのプロセス工程は両方とも時間がかかり、必らずしも有 利ではない。従って、これらのエリヤ・アレイ型素子集成体用にはプロセス的に あまり徹底すぎず、信頼性のある垂直相互接続法技術が要望されてきている。 発明の目的 本発明の一つの目的は、2層のPWB、多層PWB集成体、エリア・アレイ電 子素子集成体、等の製造に使用する特製のビア・ホール構造体を提供することに ある。 本発明の別の目的は、相互接続密度が極めて高い多層印刷回路と集成体を提供 することにある。 本発明のもう一つの目的は、前記の特製のビア・ホール構造体製造の先行技術 の欠点を克服した電導性接着性組成物を用いることにある。 本発明の更にもう一つの目的は、従来のPWB及びセラミック・メタリゼーシ ョン処理技術を用いて垂直電気相互接続体製造に関連したプロセスの複雑さ、コ スト及び/又はプロセス温度をかなり減少させることにある。 発明の簡単な説明 本発明の一つの観点は、その構造体が下記の複数の層(a)〜(c)から成る 多層印刷配線板を対象としたものである: (a)底部回路層、 (b)ビア・ホール相互接続層及び (c)頂部回路層。 本発明で使用する頂部、底部回路層は、撓み性又は堅いポリマー又は複合体又 は金属の基板に標準的な減法回路板製造技術及び同様に新規な加法回路板製造技 術で作ることができる。 本発明が提供するビア・ホール相互接続層は、電導性接着組物物が適切な透電 性材料中にパターン化されているものであり、この適切な透電性材料が底部回路 層と頂部回路層間の接着を行い、一方、この導電性接着組成物が底部回路層と頂 部回路層の接続パッド間の電気的相互接続を果す。 本発明の別の観点は、付着素子又はダイを有する多層印刷配線板を対象とする もので、その構造は下記のものから成る: (a)単一又は多層印刷配線板用基板、 (b)導電性接着組成物が適切な透電性材料中にパターン化されたビア・ホー ル相互接続層(但し、この適切な透電性材料が底部回路層と頂部回路層間の接着 を行い、一方、この導電性接着組成物が底部回路層と頂部回路層の接続パッド間 の電気的相互接続を行う)、 (c)上記の適切なパターン化した透電性材料を用いて、印刷配線板層に付着 したエリア・アレイ素子実装体又はむき出しのダイ。 本発明の構造体中の垂直電気的相互接続は米国特許第5,376,403号( この全内容はこれを言及したことで本明細書に組み込まれたものとする)に記載 のような電導性接着組成物を用いることで達成される。本発明で用いる電導性接 着組成物は、ろう材粉末、フラックス性がある潜在的又は化学的に保護された架 橋材、反応性モノマー又はポリマーから成る。目的の最終用途如何では、本発明 で用いる組成物は下記のもの3種又はそれ以上から成る。 比較的高融点の金属粉末(以下、金属粉末と云う)、 低融点金属粉末(以下、ろう材料末と云う)、 フラックス剤としても用いられる架橋剤、 バインダー、 反応性モノマー又はポリマー。 このような組成物は従来の印刷配線板の仕上げ剤と冶金学的に相容性があるの で、多層の従来の印刷配線板を多層構造体中に電気的に相互接続し又は素子、等 を付着させる特製のビア・ホール構造体で既存の印刷配線板上に追加層の形成に 用いられる。このようにして製造した多層構造体は、相互接続密度が高いこと、 電導率が良好なこと、回路層間の冶金学接続が強固なこと、多層の層間断面が薄 いこと、等で、しかもすべてがコスト的に比較的安いことを含む幾つかの点で長 所がある。 図面の簡単な説明 図1は、底部回路層(45)、過渡的液相の焼結電導性接着剤(35)を用い たビア・ホール相互接続層を含む透電体(25)、頂部回路層(15)の3層回 路の概念図である。 図2は、過渡的液相の焼結電導性接着剤を用いて製造したビア・ホール相互接 続層(60)を用いて多層回路に付着させた素子(例えば、むき出しのダイ10 )の概念図である。 図3は、穿孔透電体中のビア・ホール内での未硬化状態の本発明電導性接着剤 の概念図である。図中、55は透電体を表わし、70は金属粒子、80は合金用 金属粒子、85は未硬化電導性接着剤の有機成分を表わす。 図4は、穿孔透電体中のビア・ホール内での硬化状態の本発明の電導性接着剤 の概念図である。図中、55は透電体を表わし、65は合金化金属網、75は電 導性接着剤の有機成分の架橋で生じたポリマー網を表わす。 発明の詳細な説明 本発明は、特製の垂直相互接続集成体(ビア・ホール)構造体を提供するもの であり、その構造体は下記のものより成る: (i)所望の形状とパターンで穿孔されて垂直相互接続通路を形成した透電性 材料と、 (ii)上記穿孔透電体中の孔中に充填した所定の電導性過渡的液相の焼結(T LPS)組成物。 本発明の別の態様は、下記のものから成る特製のビア・ホール相互接続構造体 を提供するものである: (i)カプセル化したメタリゼーション処理透電体であって、封止剤は所望の パターンのメタリゼーション処理面から選択的に除去されており、 (ii)上記封止剤中の所定の電導性TLPS組成物を用いて形成したビア・ホ ール柱であって、上記組成物は上記のメタリゼーション処理面に電気的に相互接 続されている。 本発明のもう一の態様は、下記のものから成る特製のビア・ホール構造体を提 供するものである: (i)メタリゼーション処理透電体、 (ii)所定の電導性接着TLPS組成を用いて形成した電導性接着剤柱であり 、 所望のビア・ホール形の上記のメタリゼーション処理透電体と接触している。 本発明を実施するのに用いる電導性接着組成物は、下記の2種の主成分から成 る: 低融点金属(又は金属合金粉末)、 主フラックス剤ともなる潜在的又は保護化硬化剤から成る架橋剤。 目的の最終用途如何では、本発明の好ましい組成物は下記のものを3種又はそ れ以上含む。 (1)低融点金属又は金属合金粉末(ろう材)、 (2)主フラックス剤ともなる潜在的又は保護化硬化剤から成る架橋剤、 (3)必要あれば、高融点金属又は金属合金粉末、 (4)必要あれば、バインダー、 (5)必要あれば、硬化剤で架橋する反応性モノマー又はポリマー(以下モノ マーと云う)、 (6)必要あれば、金属添化剤。 本発明の実施に用いる組成物は少くとも一種の溶剤も含有する。本組成物は、 例えば接性、粘弾性又はろう付性の或る種の性質を改善するその他の添加剤も含 有する。本組成物は成分(4)及び/又は(5)を含有することが必要であり、 また(4)及び/又は(5)を(2)と組合せて、保護化単独重合性樹脂の場合 と同じように単一種にすることができる。 上記の組成物を調製するに当り、成分(1)〜(6)の割合はかなりの範囲で 変えることができ、硬化されても適切な電導性及び熱伝導性材料を生成する。 一般には、硬化後の本組成物はバルク電気抵抗率は10-3オーム・cm未満で ある。この電気抵抗率範囲は下記の範囲内での成分(1)〜(6)の多くの配合 でかなえられる。 成分(1):本組成物の容積の5〜60%、 成分(2):本組成物の容積の2〜60%、 成分(3):5〜65容積%、 成分(4):0〜35容積%、 成分(5):0〜35容積%、 成分(6):0〜10容積%、 好ましくは、本組成物はバルク電気抵抗率が5×10-5オーム・cm又はそれ 以下である。この特性は下記の範囲での成分(1)〜(6)の多くの配合でかな えられる。 成分(1):本組成物の6〜40容積%、 成分(2):本組成物の7〜50容積%、 成分(3):8〜60容積%、 成分(4):0〜12容積%、 成分(5):0〜28容積%、 成分(6):0〜5容積%。 本発明で用いる低融点金属又は金属合金粉末(1)はSn,Bi,Pb,Cd ,Zn,Ga,In,Te,Hg,Tl,Sb,Se,Po,等であり、同様に (3)の金属粉末よりも融点の低い金属又はその他の金属である。多くの場合、 この粉末は平均粒子直径が1〜40pm、好ましくは平均粒子直径が高融点金属 粒子の平均直径よりも小さく又は等しく、粒径分布は高融点金属粉末(但し含有 する場合)の粒径分布と実質的に同一である。ろう材合金の主な要件は、ろう材 合金が組成物中のポリマーのガラス化前に本組成物中を流動させることである。 これを起させるには、ろう材合金は高融点金属(3)を容易に濡らすことができ ることが必要である。このため、錫合金が理想的である。好ましくは、本発明の 実施で用いるろう材合金はSnとPbである。 架橋剤(2)の主な特徴は、未保護状態では酸又は強塩基として作用すること である。殆んどの酸と強塩基はフラックス剤としても充分作用する。これは金属 から酸化物を除去できるからである。しかし、本組成物中に反応状態でこれらが 残留するときは、樹脂の架橋が時期尚早に行われるか、金属粉末との反応に消費 されてしまう。本発明での使用に好適な保護化した硬化剤の主な特徴は、金属粉 末のフラックス化と、樹脂の架橋化が必要となる時点まで多くが未反応のまま残 留していることである。保護化は本架橋剤を化学的又は熱的に誘発される種と化 学的に結合させて、ろう材が熔融する時点で又はその近くで反応性にすることで 達成される。保護化は機械的、例えば、ろう材粉末の熔融時点又はその近くでの み硬化剤を放出する非反応性材料の外殻内に硬化剤をカプセル化して達成するこ ともできる。 技術的に公知の架橋剤(2)は無水物類、カルボン酸類、アミド類、イミド類 、アミン類、アルコール類/フェノール類、アルデヒド類/ケトン類、ニトロ化 合物類、ニトリル類、カーバメート類、イソシアネート類、アミノ酸類/ペプチ ッド類、チオール類、スルフォンアミド類、セミカルバゾン類、オキシム類、ヒ ドラゾン類、シアノヒドリン類、尿素類、リン酸エステル類/リン酸類、チオリ ン酸エステル類/チオリン酸類、ホスホン酸エステル類/ホスホン酸類、亜リン 酸塩類、ホスホイミド類又はポリマーを硬化し、酸性又は強塩基性である当該技 術での専門家に公知であるその他の架橋剤である。保護化基は一般に用いた硬化 剤に特異的であり、一般的にはすべての硬化剤には適用されない。典型的な保護 化基はカルボン酸類、アミド類、アルコール類、ハロゲン化アルキル類、ハロゲ ン化酸類、チオール類、尿素類、アルキルシラン類、ジアゾアルカン類、オレフ ィン類、アミン類、アミン−オール類、ジアミン・ポリオール類、等である。更 に、硬化剤はアゾメタン類、アセタール類、ケタール類、遷移金属錯体又はその 他の硬化剤前駆体の形成により保護化される。保護化する硬化剤に特異性のある このような保護化基と錯体は多く存在する。 多くの場合、高融点金属又は金属合金粉末(3)を含有させる場合は、銅粉末 であるが、その他の金属、例えば銀、アルミニウム、金、白金、パラジウム、ベ リリウム、ロジウム、ニッケル、コバルト、鉄、モリブデン及びこれらの金属の 高融点合金も用いることができる。好ましくは、銅粉末はガス噴霧化で製造する ときは球形又はほぼ球形である。 バインダー(4)は硬化剤、金属解媒又は水酸基担持剤で架橋できる任意の樹 脂である。この要件を満たす樹脂は、エポキシ樹脂類、フェノール樹脂類、ノボ ラック樹脂類(フェノール系及びクレゾール系の両方の樹脂類)、ポリウレタン 類、ポリイミド類、ビスマレイミド類、マレイミド類、シアネート・エステル類 、ポリビニル・アルコール類、ポリエステル類、ポリ尿素類、等であり、これら に限定されない。その他の樹脂系は硬化剤、金属解媒又は水酸基担持剤で架橋で きるように改質することができる。このような樹脂の例は、アクリル樹脂類、ゴ ム類(ブチル、ニトリル、等)、ポリアミド類、ポリアクリレート類、ポリエー テル類、ポリスルホン類、ポリエチレン類、ポリプロピレン類、ポリシロキサン 類、ポリ酢酸ビニル類/ポリビニル・エステル類、ポリオレフィン類、シアノア クリレート類、ポリスチレン類、等である。多くの場合、任意の樹脂も改質して 少くとも一種の下記の官能基を含有させて本発明で用いる:即ち、無水物類、カ ルボン酸類、アミド類、イミド類、アミン類、アルコール類/フェノール類、ア ルデヒド類/ケトン類、ニトロ化合物類、ニトリル類、カルバメート類、イソシ アネート類、アミノ酸類/ペプチッド類、チオール類、スルホンアミド類、セミ カルバゾン類、オキシム類、ヒドラゾン類、シアノヒドリン類、尿素類、リン酸 エステル類/リン酸類、チオリン酸エステル類/チオリン酸類、リン酸エステル 類/リン酸類、亜リン酸塩類、ホスホアミド類、スルホン酸エステル類/スルホ ン酸類又は重合のための反応性の箇所として作用する当該技術の専門家に公知の その他の官能基である。例えば、ポリオレフィンは結合のための反応性の箇所が なく、接着性が劣るため、本発明では不適であるが、カルボン酸化したポリオレ フィンは、適切な架橋剤と適合させたときは充分に作用する。これらの樹脂とそ の他の樹脂(例えば、非架橋性熱可塑性樹)との組合せも成分(4)として用い られる。現在のところ、フェノール系エポキシ樹脂と組合せた多官能性エポキシ 樹脂が好ましい。 本発明で用いるモノマー(5)はモノマー系又はポリマー系の任意の種でよく 、硬化剤、金属解媒又は水酸基担持剤で架橋される。一般には、これらはバイン ダーとは分子量が比較的低いことで区別される。好ましい反応性モノマー(5) は少くとも1種の官能基、好ましくは2種又はそれ以上の官能基を架橋剤(2) とバインダー(4)とを結合する反応性の箇所又は複数の箇所として有する。典 型的な官能基はエポキシド類、アミド類、アミン類、アルコール類、アリル類、 アクリレート類、メタクリレート類、シアネート・エステル類及びアレイミド類 であるが、これらに限定されない。好ましい反応性モノマーはビスフェノールA である。自由選択の金属添加剤(6)は、別々の粒子として、高融点金属(3) 又は低融点合金(1)上の被覆として添加でき、または(1)又は(2)と予め 合金化する。粒状添加剤の好ましい大きさは0.1〜50μmである。この金属 添加剤は、ホウ素、アルミニウム、クローム、鉄、ニッケル、亜鉛、ガリウム、 銀、パラジウム、白金、金、インジウム、アンチモン、ビスマス、テルル、マン ガン、リン、ゴバルト、等から選択した任意の金属である。現在のところ、好ま しい金属添加剤は銀、ニッケル、ガリウム、金である。 本発明を実施するに当り使用に適した組成物の性質を向上させて特定の要件を 満足させる添加剤も使用できる。接着促進剤、湿潤剤、粘度改良剤は最終材料の 電導率をあまり変えずに性質を変えるために低レベルで使用できる添加剤の幾つ かの例である。各種の可撓化剤もこれらの配合に添加できる。 本発明の実施で用いる電導性接着性組成物は下記の好ましい性質がある。 (a)バルク電導度は固体の銅に近い(先行技術の組成物では決して得られな かった)、 (b)硬化組成物のろう付け性は良好である、 (c)接着強度は銅クラド・エポキシ印刷配線ラミネートに匹敵する、 (d)最終製品の耐蝕性は高く、高温、高相対湿度での耐劣化性がある、 (e)プロセス温度が低く、ポリマー印刷配線板基板との相容性がある、 (f)製造プロセスは従来のPWB製造法よりもプロセス工程数がかなり少い 。 本発明以前では、この性質の組合を単一組成物中で得ることは不可能であった 。 本発明の構造体の製造に用いる組成物は多くの望ましい特性がある。本発明の 実施に当り使用する組成物の電導度は、一般的に銀又は銅粒子を高レベルで熱硬 化性又は熱可塑性樹脂バインダー中に取込み、電流輸送とこれらの粒子の機械的 接触に頼っている電導性ポリマー厚膜よりも高い。PTF組成物で用いる金属含 有量とは対照的に本発明の組成物は、過渡的液相焼結(TLPS)として知られ ているプロセスで金属粒子間に真の冶金学的ジョイントを形成する高融点金属と 比較的低融点合金との組合を用いるものである。 焼結は、セラミック技術で多層基板中に配線を作るのに使用する公知の技術で ある。この技術では、700℃よりも高いプロセス温度を用いて有機バインダー を除去し、完全な緻密化のため金属酸化物を減少させる。これとは対照的に幾つ かの冶金学的系では350℃未満の温度で充分にTLPSが進行する。TLPS は低融点金属又は合金をその熔融温度まで上昇させて、この時点で高融点金属又 は合金中に拡散させる。このようにして形成した新合金は生成するにつれて固化 し、全く新しい融点を持つことになる。TLPSで用いる金属を慎重に選択する ことで元の低融点合金の融点よりも実質的に高い温度で再熔融する組成物が得ら れる。この性質は本発明の実施の際に容易に活用でき、本発明の組成物は、組成 物中のはじめから形成している金属母材を再熔融させずに層の多層的順次処理及 び標準的なろう付け操作に用いることができる。 本発明の実施で用いる組成物の接着性、機械的整合性、耐蝕性は、攻撃的なフ ラックス化剤を添加する必要がないので、先行技術の組成物よりも遙かにすぐれ ている。本発明の実施で用いる組成物は完全に架橋されており、その全成分は硬 化して化学的に固定化されている。金属のフラックス脱酸化の反応副生物はポリ マー母材中に化学的に結合していると考えられる。これらの組成物は電導性垂直 相互接続の形成に理想的に適したものである。 上記の電導性接着性TLPS配合にもとづく垂直相互接続を有する多層印刷回 路の形成に適した方法の一つは、一連の薄い基板又はボンド−プライ・シートを 用い、これを貫通するビア・ホール又は通路を形成することが出発点となる。次 いで、本電導性組成物を所望の印刷回路パターンでこれらの基板のそれぞれに塗 布する。各層は一般には異なる。次いで、本組成物を硬化又は単に乾燥して、薄 い基板と整合させ、共に加圧下ラミネート処理しながら、未硬化のままで残留さ せる。ラミネート処理圧により電導性層を薄い基板中のビア・ホールと通路を通 して相互接続させ、ビア・ホール内の前記の電導性接着組成物がいずれかの片面 上の同一の接着組成物の回路パッドと接触する箇所で相互接続を行う。本組成物 の硬化は、このラミネート処理プロセスの前又はその期間中又はその後で行うこ とができる。その結果が多層印刷回路である。このような仕方で多層構造体の製 造は、幾つかの点、例えば、相互接続密度が高く、薄い多層断面が比較低コスト で得られることが利点である。 別の手法は、上記のTLPS電導性接着組成物を用いる本発明の特定のビア・ ホール構造体に従来のPWB技術を組合せることである。標準的印刷−エッチン グ技術で達成可能な線(トレース)密度には制限があるので、多層回路密度の主 な決定要因はビア・ホールとこれに関連する捕捉パッドとルーティングの問題で ある。本発明の組成物と方法を用いることでこの依存性はかなり低減できる。更 に密度の向上が米国特許出願第08/483,079号(これは言及することで その全部が本明細書に組み込まれるものとする)に記載のような別のPWB技術 と組合せて本明細書に記載のTLPS組成物を用いることで達成される。 本発明の構造体はビア・ホール・パターンを形成する穿孔透電体を用いて形成 される。透電体は各種の方法で、例えば、レーザー孔明け、機械的孔明け、プラ ズマ、反応性イオン又は化学的エッチング、フォトリトグラフィ、機械的打ち抜 き又は当該技術の専門家に公知のその他の方法で穿孔できる。次いで従来のステ ンシル印刷技術の変法を用いてTLPS電導性接着配合物をビア・ホールに充填 する。充填は、加圧又は常圧ステンシル処理、個々の箇所への供給(例えば、イ ンク・ジェット又は注射器)、ドクター・ブレード処理又は同じく当該技術の専 門家に公知のその他の方法で達成される。 次いで、電導性組成物は必要あれば所要の程度に硬化する。適切な硬化計画は 約80〜320℃の範囲で5秒が最小時間である。印刷解像力は穿孔透電体の解 像力だけが限定要因となる。このようにして形成したビア・ホール層は、次いで 整合して、2つのPWB間でラミネート処理して、多層印刷回路を形成する。回 路の追加層と充填した穿孔透電体も必要あればラミネート処理して、所望の層数 の多層回路を形成する。 本発明の別の観点では、メタリゼーション処理した透電体又は回路パッド上に 電導性で接着性のビア・ホール−柱を作ることで垂直電気的相互接続構造体を形 成する。透電体上のメタリゼーション処理物はパターン化処理又はパターン化未 処理でもよく、回路パッドとは素子実装体のPWB回路、再分配回路又はむき出 しのダイである。電導性接着剤ビア・ホール−柱は当該技術の専門家に公知の多 くの方法で作ることができる。その一つの方法は、メタリゼーション処理物又は 回路パッドをポリマー透電体でキャプセル化し、次いでこのポリマー透電体を所 定のレーザー孔明け又は機械的孔明け又は反応性イオン又は化学的エッチング又 はフォトリトグラフィ処理して、電気的相互接続が望まれている金属パッドを露 出させる。次いで、TLPS電導性接着組成物をビア・ホールに充填し、前記の 穿孔透電体ビア・ホール層技術で用いた同じ方法で適当な程度に硬化する。 別の方法では、柱を適切な手段〔例えば、ステンシル印刷、仮りのポリマー・ ガイド(例えば、引きはがし可能なフォトレジスト)中へのドクター・ブレード 処理、インク・ジェット、等〕を用いて直接金属バッド上に形成し、次いで引続 き適切な透電材料で囲み又はこれを差し込む。上記の構造体のいずれかの製造用 に本発明で用いる透電体は熱硬化性又は熱可塑性樹脂(充填若しくは未充填又は 強化若しくは未強化)である。この透電体は片面又は両面をメタリゼーション処 理又は処理したもので、各種の2層又は多層PWB構造体の製造に適応させる。 このいずれかの方法で形成した盲のビア・ホールは寸法が10〜2500pmの 範囲である。このようにして形成したビア・ホール−柱担持回路は追加回路及び 類似構造体と組合せて所望の層数の多層PWBを製造する。 高回路密度が必要な多層PWBでの垂直相互接続以外にも、本発明の構造体は 多くの用途で用いられる。本発明の一つの用途は、低密度回路への高密度回路の 取り付けである。この構成は、高密度がPWBのあるエリアだけに必要な場合に 有用である。必要箇所だけに高密度回路を加えることで、かなりのコストの節減 と収率増加が得られる。本発明で用いる電導性接着組成物は多くの回路メタリゼ ーション処理物と相容性があるので、各層毎の回路メタリゼーション処理物の変 化には本発明の垂直相互接続構造体が充分に適応できる。 別の用途としてはむき出しのダイ又はエリア・アレイ素子実装体をPWBに取 り付けるのに本発明の構造体を使用することである。また、本発明の構造体を用 いてむき出しのダイをその実装体に電気的に相互接続することができる。相互接 続は、むき出しのダイ又は実装体をビア・ホール−柱担持回路上に配置するか又 は本発明の充填した穿孔透電構造体を被接続ダイ素子実装体又は回路要素間に配 置し、適切な装置(例えば、赤外線炉、対流炉、誘導加熱装置、凝縮加熱又は当 該技術の専門家に公知のその他の方法)で硬化させて行うことができる。本発明 の構造体を用いると、単一のプロセス工程で接続とカプセル化が完結できる。 本発明を更に良く理解するために以下の実施例を参照して説明する。以下の実 施例は説明のためのものであって、本明細書に付属する請求項に記載の本発明の 範囲を何等限定するものではない。 実施例1 垂直相互接続を銅クラドホリイミドの2層間で行った。両面を1ミルの接着剤 (ピラルックス・ボンド−プライ)で被覆した1ミルのポリイミド・シート一枚 から成るボンド−プライ材に2ミル、4ミル、6ミルの孔をレーザーを用いて孔 明した。このボンド−プライ材は保護化カバー・シートを片面に有する。前記の 過渡的液相の焼結電導性接着組成物をこのボンド−プライにドクター・ブレード で塗布し、85℃で30分間処理して部分硬化を行った。次いで、このボンド− プライを2枚の銅クラドポリアミド・シート間に配置し、標準的ラミネーション 処理条件(380°Fまで加熱し、この温度で1時間保持)下でラミネーション 処理した。 垂直相互接続ジョイントの断面はTLPS電導性接着組成物がビア・ホール中 に均一充填していることを示している。2ミル、4ミル、6ミルのビア・ホール はTLPS電導性接着剤の充填が良好であり、回路層間の接続が良好であること を示している。硬化組成物は完全浸透のポリマー網を有するTLPS金属−合金 網を示している。ビア・ホール相互接続の断面も頂部回路層と下部回路層への合 金化接続を示しており、安定な冶金学的接点となっている。 実施例2 2枚のはさみ込みビア・ホール・パターン化ボンド−プライ・シートをラミネ ートした3枚の2層の電気回路を用いて6層の回路を作成した。この2枚のボン −プライ・シート(2ミルのポリイミドの両面上に1ミルの接着剤を配置したも の)を引きはがし層で保護し、6ミルのビア・ホールをパターン化した。このビ ア・ホールに次いでTLPS電導性接着剤を充填した。本実施例では、ラミネー ション処理の前にTLPS電導性接着剤の部分硬化工程は行わなかった。この2 層の撓み性の回路には9ミルのパッドがある。この2枚のボンド・プライ・シー トを次いで3枚の2層撓み性の回路間で整合させて標準的ラミネーション処理条 件(420°Fに加熱してこの温度で1時間保持)下でラミネーション処理した 。 断面は、6ミルの充填ビア・ホールと9ミルのパッド間に整合した垂直相互接 続を示している。ビア・ホール相互接続はビア・ホールが均一充填していて、頂 部パッドと底部パッドに合金化接続していることを示しており、6層の積層に安 定な冶金学的接点となっている。 実施例3 銅クラドポリアミドの2層間の垂直相互接続を行った。この層の一つにカプセ ル化オーバーコートを付着させ、6ミルの孔をレーザーでこのオーバーコート中 に設けた。前記のTLPS電導性接着剤を封止剤孔中にステンシル印刷し、対流 炉で85℃30分間、蒸気相炉で215℃で2分間部分硬化させた。次いで、接 着剤を封止剤孔中にTLPS電導性接着剤を有する銅クラッド・ポリイミドとも う1枚の銅クラド・ポリイミド間に配置して標準的ラミネーション処理条件下で ラミネーション処理した。 垂直相互接続ジョイントの断面は、電導性接着組成物の充填と回路層間の接続 が良好であることを示している。 実施例4 銅クラッド・ポリイミドの2層間を垂直相互接続した。層の一つにフォトレジ ストを付着させ、5ミルの孔をフォトレジスト中に光造形(フォトイメージ)化 した。TLPS電導性接着剤をフォトレジスト中にステンシル印刷し、部分硬化 させた。フォトレジストを銅クラド・ポリイミドから引きはがして、TLPSの 電導性接着剤で形成した柱を残留させた。次いで、穿孔ボンド−プライをTLP S電導性接着剤柱がある銅クラド・ポリイミドともう1枚の銅クラド・ポリイミ ド間に配置し、標準的ラミネーション処理条件でラミネーション処理した。 垂直相互接続ジョイントの断面は、TLPS電導性接着の充填が良好で、2つ の回路層間の接続が良好であることを示している。 実施例5 ポリイミド上の1つの単一層の銅回路間を垂直相互接続した。1枚のボンド− プライ・シート(2ミルのポリイミドの両面上に1ミルの接着剤を配置したもの )を引きはがし層で保護し、6ミルのビア・ホールをパターン化した。次いで、 このビア・ホールにTLPS電導性接着剤を充填した。本実施例ではTLPS電 導性接着剤の部分硬化工程は行わなかった。この2つの撓み性の片面回路には9 ミルのパッドがある。次いで、ボンド−プライ・シートをこの2つの撓み性の回 路間に配置し、3層全体を整合させた。標準的なラミネーション処理を実施した (420°Fに加熱)。 電気抵抗率を個々の垂直接続毎に測定し、抵抗値は10mΩ未満であった。断 面は、ビア・ホールの充填と、頂部パッドと底部パッドの合金化接続が均一であ ることを示しており、安定な冶金学的接点となっている。−50℃と+150℃ 間を100回熱衝撃サイクルさせることから成る環境試験では抵抗値の変化は1 0%未満であることを示した。 実施例6 ポリイミド上の2つの単一層銅回路を垂直相互接続する。TLPS電導性接着 剤を8ミルの孔があるステンシルを用いて両回路上の9ミルのパッド上にステン シル印刷した。次いで、このTLPS電導性接着剤柱を部分硬化した。両面に2 ミルの接着剤を被覆した1ミルのポリイミド・シート1枚から成るボンド−プラ イ材に隙間孔をレーザーで孔明けした。次いで、このボンド−プライ・シートを 2枚の銅クラド・ポリイミド・シート間に配置し、3層全体を整合させた。標準 的なラミネーション処理を実施した(420°に加熱)。 電気抵抗率を個々の垂直接続毎に測定し、抵抗値は多くの場合100mΩ未満 であった。 実施例7 1枚の2層高密度撓み性回路と1枚の2層の低密度印刷回路板間を垂直相互接 続した。TLPS電導性接着剤を撓み性回路の50ミル直径のメッキ・パッド上 にステンシル印刷した。次いで、このTLPS電導性接着剤柱を部分硬化した。 隙間孔があるボンド−プラ材を次いで高密度撓み性回路と低密度印刷回路板間に 配置し、これら3枚をラミネーション処理した。標準的ラミネーション処理を実 施した。 電気接続を試験した。測定抵抗値は0.1Ω未満であった。断面は、TLPS 電導性接着剤と銅パッド間に冶金学的接続があることを示している。 実施例8 印刷回路板基板上の銅素子と錫−鉛メッキ銅パッド間を垂直相互接続した。こ の回路板上の付着パッドと測定パッドの電気接続を測定したところ15mΩであ った。引きはなし層がある1枚のボンド−プライ・シート(2ミルのポリイミド の両面に1ミルの接着剤を配置したもの)に62.5ミルのビア・ホールを孔明 けした。TLPS電導性接着剤をこのビア・ホール内に塗布した。次いで、この ボンド−プライ・シートを印刷回路板上の素子とパッド間で整合させた。赤外線 ランプ台を用いるリフロー・サイクルを用いて集成体を加熱した。全サイクルは 260℃のピーク温度で280秒であった。 印刷配線板上の銅素子と測定パッド間の電気抵抗を測定したところ20mΩで あり、ビア・ホール接続抵抗は5mΩであることを示した。接着性ボンド−プラ イ・シートの後硬化を210℃で40分間行った。この後硬化したあとのビア・ ホール接続抵抗を測定したところ、これもまた5mΩであった。 本発明をその幾つかの好ましい態様について詳述したが、本明細書に記載し、 請求項に記載の精神と範囲内で修正と改変を行うことができるものである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ガンディ,プラディープ アメリカ合衆国,カリフォルニア,デル マー,カミニート ローレン 14840 (72)発明者 カポート,エム.,アルバート アメリカ合衆国,カリフォルニア,カール ズバード,パークサイド プレース 4151

Claims (1)

  1. 【特許請求の範囲】 1. 特製の垂直相互接続集成体(ビア・ホール)構造体であって、その構造体 は下記のものから成る: (i)所望の形状とパターンに穿孔されていて垂直相互接続通路を形成した透 電材と、 (ii)上記の穿孔透電体中に充填した電導性の過渡的液相焼結(TLPS)組 成物で、上記の電導性TLPS組成物は下記のものから成る: 高融点金属が5〜65容積%、 低融点金属又は金属合金が5〜60容積%、 バインダーが0〜35容積%、 潜在的又は化学的に保護された架橋剤が2〜60容量%、 反応性モノマー又はポリマーが0〜35容積%、および金属添加物が0〜10 容積%、 但し、上記組成物は必ず上記のバインダー及び/又は上記の反応性モノマー又 はポリマーを含有するか、または上記のバインダー及び/又は上記の反応性モノ マー又はポリマーは上記の化学的に保護された架橋剤と組合せて上記組成物の単 一成分とすることができるものとする。 2. 上記穿孔透電体の片面がメタリゼーション処理されている、請求項1に記 載の構造体。 3. 上記の穿孔透電体の両面がメタリゼーション処理されている、請求項1に 記載の構造体。 4. 上記の特製のビア・ホール構造体のいずれかの片面上にラミネートした2 枚の2面印刷配線板を更に含むことで1枚の多層回路を形成する、請求項1に記 載の構造体。 5. 上記の特製のビア・ホール構造体のいずれかの片面にラミネートした2枚 の多層印刷配線板を更に含むことで1枚の多層印刷配線板を形成する、請求項1 に記載の構造体。 6. エリア・アレイ素子実装体と印刷配線板基板を更に含み、上記のエリア・ アレー素子実装体と上記の印刷配線板基板とを上記の特製のビア・ホール構造体 のいずれかの片面上で整合、接続させて、1枚の集成印刷配線板を形成する、請 求項1に記載の構造体。 7. むき出しのダイと印刷配線板基板を更に含み、上記のダイと上記の印刷配 線板基板とを上記の特製のビア・ホール構造体のいずれかの片面上で整合、接続 して、1枚の集成印刷配線板を形成する、請求項1に記載の構造体。 8. むき出しのダイと素子実装体を更に含み、上記のダイと上記の素子実装体 を上記の特製のビア・ホール構造体のいずれかの片面上で整合、接続して、1枚 の実装素子を形成する、請求項1に記載の構造体。 9. 下記のものから成る特製のビア・ホール相互接続構造体: (i)カプセル化したメタリゼーション処理の透電体であって、封止剤は所望 のパターンのメタリゼーション処理面から選択的除去されたものであり、 (ii)上記の封止剤内の電導性組成物で形成したビア・ホール柱であり、これ により上記の組成物は上記のメタリゼーション処理面と電気的相互接続し、上記 の電導性組成物は下記のものから成る: 高融点金属が5〜65容積%、 低融点金属又は金属合金が5〜60容積%、 バインダーが0〜35容積%、 潜在的又は化学的に保護された架橋剤が2〜60容積%、 反応性モノマー又はポリマーが0〜35容積%、および 金属添加物が0〜10容積%、 但し、上記組成物は必ず上記のバインダー及び/又は上記の反応性モノマー又 はポリマーを含有するものとし、または、上記のバインダー及び/又は上記の反 応性モノマー又はポリマーは上記の化学的に保護された架橋剤と組合せて、上記 組成物の単一成分とすることができるものとする。 10.上記のメタリゼーション処理面は印刷配線板の回路パッドである、請求項 9に記載の構造体。 11.上記のメタリゼーション処理面がエリア・アレイ素子実装体上の回路パッ ドである、請求項9に記載の構造体。 12.上記のメタリゼーション処理面がむき出しダイ上の回路パッドである、請 求項9に記載の構造体。 13.印刷配線板を更に含み、上記の印刷配線板は上記のビア・ホール構造体の 頂部にラミネートして、上記の印刷配線板上の回路パッドが上記のビア・ホール 構造体中のビア・ホールと接続して1枚の印刷配線板を形成する、請求項9に記 載の構造体。 14.エリア・アレイ素子実装体を更に含み、上記のエリア・アレイ素子実装体 を上記の特製のビア・ホール構造体の頂部に付着して上記の実装体上の回路パッ ドを上記のビア・ホール構造体中のビア・ホールと接続して1つの印刷配線板集 成体を形成する、請求項9に記載の構造体。 15.むき出しのダイを更に含み、上記のダイは上記の特製のビア・ホール構造 体の頂部に付着させて上記のダイ上の回路パッドを上記のビア・ホール構造体中 のビア・ホールと接続して1つの印刷配線板集成体を形成する、請求項9に記載 の構造体。 16.むき出しのダイを更に含み、上記のダイは上記の特製のビア・ホール構造 体の頂部に付着させて上記のダイ上の回路パッドを上記のビア・ホール構造体中 のビア・ホールと接続して1つの集成素子実装体を形成する、請求項9に記載の 構造体。 17.下記のものから成る特製のビア・ホール構造体: (i)メタリゼーション処理透電体、および (ii)電導性接着組成物で形成した電導性接着剤柱であって、所望のビア・ホ ール形で上記のメタリゼーション透電体と接触しており、上記の電導性接着組成 物は下記のものから成る: 高融点金属が5〜65容積%、 低融点金属又は金属合金が5〜60容積%、 樹脂が0〜35容積%、 化学的に保護した架橋剤が2〜60容積%、 反応性モノマー又はポリマーが0〜35容積%、および 金属添加物が0〜10容積%、 但し、上記組成物は必ず上記バインダー及び/又は反応性モノマー又はポリマ ーを含むものとし、または上記のバインダー及び/又は上記の反応性モノマー又 はポリマーは上記の化学的に保護された架橋剤と組合せて上記組成分の単一成分 とすることができるものとする。 18.上記のメタリゼーション処理透電体がPWB回路パッドである、請求項1 7に記載の構造体。 19.上記のメタリゼーション処理透電体がエリア・アレイ素子実装体上の回路 パッドである、請求項17に記載の構造体。 20.上記のメタリゼーション処理透電体がむき出しのダイ上の回路パッドであ る、請求項17に記載の構造体。 21.更に下記のものを含む、請求項17に記載の構造体。 (i)上記のビア・ホール柱が貫通している透電性接着剤、および (ii)印刷配線板、上記の接着剤と上記の印刷配線板は上記の特製のビア・ホ ール構造体頂部にラミネートされていて上記の印刷配線板上の回路パッドが上記 のビア・ホール構造体中のビア・ホールと接続して1つの多層回路を形成する。 22.更に下記のものを含む、請求項17に記載の構造体。 (i)上記のビア・ホール柱が貫通した透電性接着剤、および (ii)エリア・アレイ素子実装体、上記の接着剤と上記のエリア・アレイ素子 実装体は上記の特製の特製のビア・ホール構造体の頂部に付着していて上記の回 路パッドが上記のビア・ホール構造体中のビア・ホールと接続して1つの印刷配 線板集成体を形成する。 23.更に下記のものを含む、請求項17に記載の構造体: (i)上記のビア・ホール柱が貫通した透電性接着剤、および (ii)むき出しのダイ、上記の接着剤と上記のダイは上記の特製のビア・ホー ル構造体頂部に付着していて、上記のダイ上の回路パッドが上記のビア・ホール 構造体中のビア・ホールと接続して1つの印刷配線板集成体を形成する。 24.更に下記のものを含む、請求項17に記載の構造体: (i)上記のビア・ホール柱が貫通した透電性接着剤、および (ii)むき出しのダイ、上記の接着剤と上記のダイは上記の特製のビア・ホー ル構造体頂部に付着していて、上記のダイ上の回路パッドが上記のビア・ホール 構造体中のビア・ホールと接続して1つの実装素子を形成する。
JP53850598A 1997-03-06 1998-01-27 垂直相互接続電子集成体とこれに有用な組成物 Expired - Lifetime JP3869859B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/813,809 US5948533A (en) 1990-02-09 1997-03-06 Vertically interconnected electronic assemblies and compositions useful therefor
US08/813,809 1997-03-06
PCT/US1998/001078 WO1998039781A1 (en) 1997-03-06 1998-01-27 Vertically interconnected electronic assemblies and compositions useful therefor

Publications (2)

Publication Number Publication Date
JP2001513946A true JP2001513946A (ja) 2001-09-04
JP3869859B2 JP3869859B2 (ja) 2007-01-17

Family

ID=25213460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53850598A Expired - Lifetime JP3869859B2 (ja) 1997-03-06 1998-01-27 垂直相互接続電子集成体とこれに有用な組成物

Country Status (5)

Country Link
US (1) US5948533A (ja)
EP (1) EP0970480A4 (ja)
JP (1) JP3869859B2 (ja)
KR (1) KR100546533B1 (ja)
WO (1) WO1998039781A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005112961A (ja) * 2003-10-07 2005-04-28 Shin Etsu Chem Co Ltd 硬化性オルガノポリシロキサン組成物および半導体装置
JP2010095730A (ja) * 2010-01-18 2010-04-30 Shin-Etsu Chemical Co Ltd 硬化性オルガノポリシロキサン組成物および半導体装置
JP2010515281A (ja) * 2007-01-02 2010-05-06 オルメット サーキッツ、インコーポレイテッド 並列加工された回路および充填ビアから高密度の多層プリント配線基板を作成する方法
JP2019054105A (ja) * 2017-09-14 2019-04-04 株式会社タムラ製作所 電極の接続方法および電子基板の製造方法

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2353528A (en) * 1998-04-22 2001-02-28 Multicore Solders Ltd Adhesive and encapsulating material with fluxing properties
GB9828656D0 (en) * 1998-12-23 1999-02-17 Northern Telecom Ltd High density printed wiring board having in-via surface mounting pads
US6344157B1 (en) 1999-02-12 2002-02-05 National Starch And Chemical Investment Holding Corporation Conductive and resistive materials with electrical stability for use in electronics devices
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Necエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
JP2003518743A (ja) * 1999-12-21 2003-06-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ
JP2001230551A (ja) * 2000-02-14 2001-08-24 Ibiden Co Ltd プリント配線板並びに多層プリント配線板及びその製造方法
JP3633422B2 (ja) * 2000-02-22 2005-03-30 ソニーケミカル株式会社 接続材料
US6319811B1 (en) * 2000-02-22 2001-11-20 Scott Zimmerman Bond ply structure and associated process for interconnection of circuit layer pairs with conductive inks
US6387507B1 (en) * 2000-03-31 2002-05-14 Polese Company, Inc. High temperature co-fired ceramic and low temperature co-fired ceramic combination electronic package device and method
WO2002058108A2 (en) * 2000-11-14 2002-07-25 Henkel Loctite Corporation Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
US6800169B2 (en) * 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
US6534179B2 (en) 2001-03-27 2003-03-18 International Business Machines Corporation Halogen free triazines, bismaleimide/epoxy polymers, prepregs made therefrom for circuit boards and resin coated articles, and use
US6583201B2 (en) 2001-04-25 2003-06-24 National Starch And Chemical Investment Holding Corporation Conductive materials with electrical stability for use in electronics devices
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
US6660945B2 (en) 2001-10-16 2003-12-09 International Business Machines Corporation Interconnect structure and method of making same
US6926922B2 (en) * 2002-04-09 2005-08-09 Shipley Company, L.L.C. PWB manufacture
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
US7230318B2 (en) 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
KR100601483B1 (ko) * 2004-12-06 2006-07-18 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법
US7452568B2 (en) * 2005-02-04 2008-11-18 International Business Machines Corporation Centrifugal method for filing high aspect ratio blind micro vias with powdered materials for circuit formation
JP2007076327A (ja) * 2005-09-16 2007-03-29 Fujifilm Corp 電気接続構造、液体吐出ヘッド及びその製造方法並びに画像形成装置
US8063315B2 (en) 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7696016B2 (en) * 2006-11-17 2010-04-13 Freescale Semiconductor, Inc. Method of packaging a device having a tangible element and device thereof
US7807511B2 (en) * 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
US7588951B2 (en) * 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
WO2008118947A1 (en) * 2007-03-26 2008-10-02 Lord Corporation Method for producing heterogeneous composites
US7858513B2 (en) * 2007-06-18 2010-12-28 Organicid, Inc. Fabrication of self-aligned via holes in polymer thin films
US20090032493A1 (en) * 2007-08-03 2009-02-05 Tsung Kuei Chang Method For Manufacturing Predetermined Pattern
WO2009031262A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation 配線基板
KR20120032463A (ko) * 2009-04-02 2012-04-05 오르멧 서키츠 인코퍼레이티드 혼합된 합금 충전재를 함유하는 전도성 조성물
WO2010144770A1 (en) * 2009-06-12 2010-12-16 Lord Corporation Method for shielding a substrate from electromagnetic interference
US8840700B2 (en) * 2009-11-05 2014-09-23 Ormet Circuits, Inc. Preparation of metallurgic network compositions and methods of use thereof
JP4616927B1 (ja) * 2010-02-25 2011-01-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
JP4713682B1 (ja) * 2010-02-25 2011-06-29 パナソニック株式会社 多層配線基板、及び多層配線基板の製造方法
US8809690B2 (en) * 2010-03-04 2014-08-19 Rogers Corporation Dielectric bond plies for circuits and multilayer circuits, and methods of manufacture thereof
US8348139B2 (en) 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
US10366836B2 (en) * 2010-05-26 2019-07-30 Kemet Electronics Corporation Electronic component structures with reduced microphonic noise
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP4859999B1 (ja) * 2010-12-21 2012-01-25 パナソニック株式会社 多層配線基板、多層配線基板の製造方法、及びビアペースト
JP4917668B1 (ja) * 2010-12-29 2012-04-18 パナソニック株式会社 多層配線基板、多層配線基板の製造方法
JP4795488B1 (ja) * 2011-01-18 2011-10-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8525338B2 (en) 2011-06-07 2013-09-03 Tessera, Inc. Chip with sintered connections to package
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
DE102011080729A1 (de) 2011-08-10 2013-02-14 Tesa Se Elektrisch leitfähige Haftklebemasse und Haftklebeband
DE102011080724A1 (de) * 2011-08-10 2013-02-14 Tesa Se Elektrisch leitfähige hitzeaktivierbare Klebemasse
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9056438B2 (en) 2012-05-02 2015-06-16 3M Innovative Properties Company Curable composition, articles comprising the curable composition, and method of making the same
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9583453B2 (en) 2012-05-30 2017-02-28 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9005330B2 (en) 2012-08-09 2015-04-14 Ormet Circuits, Inc. Electrically conductive compositions comprising non-eutectic solder alloys
JP5599497B2 (ja) 2012-08-29 2014-10-01 有限会社 ナプラ 機能性材料
WO2014082100A1 (en) * 2012-11-16 2014-05-30 Ormet Circuits Inc. Alternative compositions for high temperature soldering applications
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
KR102099878B1 (ko) 2013-07-11 2020-04-10 삼성전자 주식회사 반도체 패키지
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
EP2839904B1 (en) 2013-08-21 2020-12-16 Napra Co., Ltd. Functional material
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
JP5885351B2 (ja) 2013-10-09 2016-03-15 有限会社 ナプラ 接合部及び電気配線
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9826630B2 (en) * 2014-09-04 2017-11-21 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9515044B1 (en) * 2015-10-14 2016-12-06 Napra Co., Ltd. Electronic device, method of manufacturing the same, metal particle, and electroconductive paste
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
CN106658967B (zh) * 2015-10-30 2019-12-20 奥特斯(中国)有限公司 具有不同电荷密度的交替垂直堆叠层结构的元件载体
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US20180063967A1 (en) * 2016-08-26 2018-03-01 Tyco Electronics Corporation Interconnections Formed with Conductive Traces Applied onto Substrates Having Low Softening Temperatures
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11217554B2 (en) 2017-06-12 2022-01-04 Ormet Circuits, Inc. Metallic adhesive compositions having good work lives and thermal conductivity, methods of making same and uses thereof
EP4029052A1 (en) * 2019-09-12 2022-07-20 Ormet Circuits, Inc. Lithographically defined electrical interconnects from conductive pastes

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541222A (en) * 1969-01-13 1970-11-17 Bunker Ramo Connector screen for interconnecting adjacent surfaces of laminar circuits and method of making
GB1353671A (en) * 1971-06-10 1974-05-22 Int Computers Ltd Methods of forming circuit interconnections
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
US3939559A (en) * 1972-10-03 1976-02-24 Western Electric Company, Inc. Methods of solid-phase bonding mating members through an interposed pre-shaped compliant medium
US3971610A (en) * 1974-05-10 1976-07-27 Technical Wire Products, Inc. Conductive elastomeric contacts and connectors
US3953924A (en) * 1975-06-30 1976-05-04 Rockwell International Corporation Process for making a multilayer interconnect system
SE404863B (sv) * 1975-12-17 1978-10-30 Perstorp Ab Forfarande vid framstellning av ett flerlagerkort
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
JPS54133450A (en) * 1978-04-10 1979-10-17 Hitachi Ltd Diffusion bonding method for different kind metal
US4285780A (en) * 1978-11-02 1981-08-25 Schachter Herbert I Method of making a multi-level circuit board
US4273593A (en) * 1979-06-25 1981-06-16 Scm Corporation Metal-joining paste and vehicle therefor
US4332341A (en) * 1979-12-26 1982-06-01 Bell Telephone Laboratories, Incorporated Fabrication of circuit packages using solid phase solder bonding
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module
US4478882A (en) * 1982-06-03 1984-10-23 Italtel Societa Italiana Telecomunicazioni S.P.A. Method for conductively interconnecting circuit components on opposite surfaces of a dielectric layer
US4645733A (en) * 1983-11-10 1987-02-24 Sullivan Donald F High resolution printed circuits formed in photopolymer pattern indentations overlaying printed wiring board substrates
US4519760A (en) * 1984-04-02 1985-05-28 Burroughs Corporation Machine for filling via holes in an integrated circuit package with conductive ink
JPS60214941A (ja) * 1984-04-10 1985-10-28 株式会社 潤工社 プリント基板
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
US4647508A (en) * 1984-07-09 1987-03-03 Rogers Corporation Flexible circuit laminate
US4685210A (en) * 1985-03-13 1987-08-11 The Boeing Company Multi-layer circuit board bonding method utilizing noble metal coated surfaces
US4915983A (en) * 1985-06-10 1990-04-10 The Foxboro Company Multilayer circuit board fabrication process
US4692839A (en) * 1985-06-24 1987-09-08 Digital Equipment Corporation Multiple chip interconnection system and package
US4634631A (en) * 1985-07-15 1987-01-06 Rogers Corporation Flexible circuit laminate and method of making the same
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4661204A (en) * 1985-10-25 1987-04-28 Tandem Computers Inc. Method for forming vertical interconnects in polyimide insulating layers
US4702792A (en) * 1985-10-28 1987-10-27 International Business Machines Corporation Method of forming fine conductive lines, patterns and connectors
US4874721A (en) * 1985-11-11 1989-10-17 Nec Corporation Method of manufacturing a multichip package with increased adhesive strength
US4902606A (en) * 1985-12-20 1990-02-20 Hughes Aircraft Company Compressive pedestal for microminiature connections
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
US5061548A (en) * 1987-02-17 1991-10-29 Rogers Corporation Ceramic filled fluoropolymeric composite material
US4849284A (en) * 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
US4755911A (en) * 1987-04-28 1988-07-05 Junkosha Co., Ltd. Multilayer printed circuit board
US4788766A (en) * 1987-05-20 1988-12-06 Loral Corporation Method of fabricating a multilayer circuit board assembly
JPH0754872B2 (ja) * 1987-06-22 1995-06-07 古河電気工業株式会社 二層印刷回路シ−トの製造方法
US4897338A (en) * 1987-08-03 1990-01-30 Allied-Signal Inc. Method for the manufacture of multilayer printed circuit boards
US4921777A (en) * 1987-08-03 1990-05-01 Allied-Signal Inc. Method for manufacture of multilayer printed circuit boards
US4922377A (en) * 1987-11-16 1990-05-01 Hitachi, Ltd. Module and a substrate for the module
FR2625042B1 (fr) * 1987-12-22 1990-04-20 Thomson Csf Structure microelectronique hybride modulaire a haute densite d'integration
US4841355A (en) * 1988-02-10 1989-06-20 Amdahl Corporation Three-dimensional microelectronic package for semiconductor chips
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US4868350A (en) * 1988-03-07 1989-09-19 International Business Machines Corporation High performance circuit boards
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
US4967314A (en) * 1988-03-28 1990-10-30 Prime Computer Inc. Circuit board construction
LU87259A1 (fr) * 1988-06-27 1990-02-28 Ceca Comm Europ Charbon Acier Procede et dispositif de traitement de signaux electriques provenant de l'analyse d'une ligne d'une image
US4810332A (en) * 1988-07-21 1989-03-07 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer copper interconnect
US5008997A (en) * 1988-09-16 1991-04-23 National Semiconductor Gold/tin eutectic bonding for tape automated bonding process
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
US4954313A (en) * 1989-02-03 1990-09-04 Amdahl Corporation Method and apparatus for filling high density vias
US4995941A (en) * 1989-05-15 1991-02-26 Rogers Corporation Method of manufacture interconnect device
US5049974A (en) * 1989-05-15 1991-09-17 Roger Corporation Interconnect device and method of manufacture thereof
US5097393A (en) * 1989-05-15 1992-03-17 Rogers Corporation Multilayer interconnect device and method of manufacture thereof
US5055425A (en) * 1989-06-01 1991-10-08 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US5030499A (en) * 1989-12-08 1991-07-09 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5716663A (en) * 1990-02-09 1998-02-10 Toranaga Technologies Multilayer printed circuit
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5538789A (en) * 1990-02-09 1996-07-23 Toranaga Technologies, Inc. Composite substrates for preparation of printed circuits
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
US5276955A (en) * 1992-04-14 1994-01-11 Supercomputer Systems Limited Partnership Multilayer interconnect system for an area array interconnection using solid state diffusion
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5274912A (en) * 1992-09-01 1994-01-04 Rogers Corporation Method of manufacturing a multilayer circuit board
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
WO1995013901A1 (en) * 1993-11-19 1995-05-26 Cts Corporation Metallurgically bonded polymer vias
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
US5498467A (en) * 1994-07-26 1996-03-12 W. L. Gore & Associates, Inc. Process for preparing selectively conductive materials by electroless metal deposition and product made therefrom
TW340132B (en) * 1994-10-20 1998-09-11 Ibm Structure for use as an electrical interconnection means and process for preparing the same
DE19511553C2 (de) * 1995-03-29 1997-02-20 Litton Precision Prod Int Verfahren zur Erzeugung elektrisch leitfähiger Strukturen, eine nach dem Verfahren erhaltene elektrisch leitfähige Struktur sowie Kombination zur Erzeugung elektrisch leitfähiger Strukturen
KR970010170A (ko) * 1995-08-31 1997-03-27 한승준 상대변위 조절용 쇽 업소버

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005112961A (ja) * 2003-10-07 2005-04-28 Shin Etsu Chem Co Ltd 硬化性オルガノポリシロキサン組成物および半導体装置
JP4551074B2 (ja) * 2003-10-07 2010-09-22 信越化学工業株式会社 硬化性オルガノポリシロキサン組成物および半導体装置
JP2010515281A (ja) * 2007-01-02 2010-05-06 オルメット サーキッツ、インコーポレイテッド 並列加工された回路および充填ビアから高密度の多層プリント配線基板を作成する方法
JP2010095730A (ja) * 2010-01-18 2010-04-30 Shin-Etsu Chemical Co Ltd 硬化性オルガノポリシロキサン組成物および半導体装置
JP2019054105A (ja) * 2017-09-14 2019-04-04 株式会社タムラ製作所 電極の接続方法および電子基板の製造方法

Also Published As

Publication number Publication date
JP3869859B2 (ja) 2007-01-17
US5948533A (en) 1999-09-07
EP0970480A4 (en) 2005-07-20
KR100546533B1 (ko) 2006-01-26
WO1998039781A1 (en) 1998-09-11
KR20000075994A (ko) 2000-12-26
EP0970480A1 (en) 2000-01-12

Similar Documents

Publication Publication Date Title
JP3869859B2 (ja) 垂直相互接続電子集成体とこれに有用な組成物
US5840417A (en) Multilayer electrical devices comprising area bonding conductive adhesive preforms
JP3454509B2 (ja) 導電性材料の使用方法
US6054761A (en) Multi-layer circuit substrates and electrical assemblies having conductive composition connectors
US5922397A (en) Metal-plating of cured and sintered transient liquid phase sintering pastes
US5203075A (en) Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5261155A (en) Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US5133495A (en) Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5120678A (en) Electrical component package comprising polymer-reinforced solder bump interconnection
US6326555B1 (en) Method and structure of z-connected laminated substrate for high density electronic packaging
US6600224B1 (en) Thin film attachment to laminate using a dendritic interconnection
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
KR101125995B1 (ko) 프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법
WO2005084093A1 (ja) 多層積層配線板
JP2000165050A (ja) 高密度相互接続を有する多層ラミネ―ト基板とその製造方法
JPH1145618A (ja) 導電ペースト構造およびその製造方法
US20090294160A1 (en) Method of making printed wiring board and electrically-conductive binder
CN101090610A (zh) 制造多层板的方法
CN101116383A (zh) 两块印刷电路板的连接方法及由此得到的印刷电路板
US6739046B1 (en) Method for producing dendrite interconnect for planarization
WO1999056509A9 (en) Flip chip devices with flexible conductive adhesive
CN1240261C (zh) 多层布线电路基板的制造方法
Lu et al. Electrically conductive adhesives–a lead-free alternative
WO2019154822A1 (en) Manufacture of electronic circuits
JP2003282772A (ja) ピン付き配線基板およびそれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061016

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131020

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term