JP2010515281A - 並列加工された回路および充填ビアから高密度の多層プリント配線基板を作成する方法 - Google Patents
並列加工された回路および充填ビアから高密度の多層プリント配線基板を作成する方法 Download PDFInfo
- Publication number
- JP2010515281A JP2010515281A JP2009544859A JP2009544859A JP2010515281A JP 2010515281 A JP2010515281 A JP 2010515281A JP 2009544859 A JP2009544859 A JP 2009544859A JP 2009544859 A JP2009544859 A JP 2009544859A JP 2010515281 A JP2010515281 A JP 2010515281A
- Authority
- JP
- Japan
- Prior art keywords
- polymer
- adhesive sheet
- mask
- circuit
- polymer mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1056—Perforating lamina
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本出願は、その内容全体が参照によってここに取り組まれる、2007年1月2日付けの「並列加工された回路および充填ビアから高密度の多層プリント配線基板を作成する方法(Methods to Produce High density, Multilayer Printed Wiring Boards From Parallel−Fabricated Circuits and Filled Vias)」と題する米国仮出願第60/883,114号に対する優先権を主張する。
ここに述べる発明は、高密度多層回路の製造についての方法に関するものである。発明の方法は、回路と相互接続層との並列処理を可能にするやり方で回路層間の相互接続を実現する。
高密度相互接続(以下、HDIと呼ぶ)の多層回路は、プリント回路基板産業において非常に巨大で急速に成長しつつある分野である。これらHDI多層回路のほとんどにおいて、高い回路密度が必要とされるのは、最も外側の層においてのみである。HDI回路層を形成する従来のプロセスは、逐次的である。すなわち、層間の接続は、外側の層から内側の層に向かって形成される。層と層とを接続するための典型的に「外から内へ」の層間接続の方法および必要とされる細かい構造は、膨大な精度のリストを必要とし、また各層についてしばしば高価なプロセス工程を必要とする。層間の相互接続(以下、ビアと呼ぶ)中に銅を無電解めっきするために必要なケミカル・バスは、導入、運転および維持のために特にコストが掛かる。従って、コストを節約するために、比較的低密度の多層回路「コア」を従来の比較的低コストの方法によって作製し、必要に応じていずれかの側にHDI層を追加することが行われる。典型的には、低回路密度のコアは、ポリマー・ラミネート・シートで分離され、銅めっきしたスルー・ホールによって相互接続された、エッチングされた銅回路を含む。
−現行の方法は、逐次的処理に依存しており、それは、累積的な収率損失を蒙りやすく、他方、これと対照的にHDI回路層の並列処理は、確認の機会を提供し、「良いと分かった層」のみを使用することができる。
−層を電気的に相互接続するために使用されるビアは、外から内に向けて形成されるため、回路の外側層に欠陥を生ずる。
−ビア生成もまた逐次的プロセスであり、次のHDI層のための材料がコアにラミネートされたあとでなければ開始できない。
−ビアをめっきする従来の無電解めっき法および電気めっき法は、低速、複雑で高価である。
−めっきされたビアは、機械的ストレスの集中した領域という不利を有し、そのため故障しやすい。
−めっきされたビア中に残存するディンプルは、汚染を取り込み、外側層を歪ませ、ビア・スタックの生成を阻害し、ビアをパッド中に配置した場合、安全なコンポネント接着を妨害する可能性がある。
本発明に従えば、幅広い種類の並列加工された回路層を多層回路構造に大量にラミネートするための、洗練され、万能的で、コスト効率が高く、高度に生産的な方法が提供される。発明の方法は、HDI多層回路を製造するための従来技術における上述の欠陥をすべて克服する。
−多層回路コア、
−導電性コンパウンドを充填されたビア・ホールのパターンを含む接着シート、
−接着シートに接着される両面に高密度回路を搭載されたポリマー誘電体材料であって、接着シートおよびポリマー誘電体の両方を通って延びる導電性コンパウンドを充填されたビア・ホールのパターンを含むポリマー誘電体材料、
−接着シートに接着される片面に高密度回路を搭載されたポリマー誘電体材料であって、接着シートおよびポリマー誘電体の両方を通って延びる導電性コンパウンドを充填されたビア・ホールのパターンを含むポリマー誘電体材料、
−銅箔シート。
−白地に黒いドットの領域は、銅めっき又は箔を表し、
−白地に暗い波線の領域は、完全にキュアされたポリマー誘電体(例えば、FR4ラミネート)を表し、
−白地に明るい波線の領域は、部分的にキュアされた接着層(例えば、FR4プリプレグ)を表し、
−チェッカーボードの陰影を付した領域は、一時的なツールとして使用されるポリマー・シートを表し、
−白地に黒い水玉の領域は、ビア・ホールに充填された導電性コンパウンドを表し、
−「コア」とラベル付けされた白いボックスは、比較的低回路密度の二面を持つ、あるいは多層化された回路コアを表す。
本発明に従えば、高相互接続密度の多層回路を作製する方法が提供される。前記方法は、
望ましい多重度の並列加工されたサブ構造を整列させ、ラミネートする工程、
を含み、
前記サブ構造の各々は、次の要素
(a)多層回路コア、
(b)ポリマー・マスクに一時的に固定された接着シートであって、そのように形成された構造は、ビアを形成するように選択的に孔あけされており、そのようなビアは、導電性ペーストで充填されている接着シート、
(c)ポリマー・マスクを搭載された接着シートに固定される両面に高密度回路を搭載されたポリマー誘電体材料であって、そのように形成された構造は、ブラインド(外側の銅層で終端した)ビアを形成するように材料の選択的除去を行われており、そのようなビアは、ポリマー・マスク、接着シートおよびポリマー誘電体を通って延びる導電性混合物で充填されているポリマー誘電体材料、
(d)ポリマー・マスクを搭載された接着シートに固定される片面に高密度回路を搭載されたポリマー誘電体材料であって、そのように形成された構造は、ブラインド(外側の銅層で終端した)ビアを形成するように材料の選択的除去を行われており、そのようなビアは、ポリマー・マスク、接着シートおよびポリマー誘電体を通って延びる導電性混合物で充填されているポリマー誘電体材料、
(e)銅箔シート、
のうちの少なくとも2つを含み、
ここで、望みの高相互接続密度の多層回路を構成するために、多重のサブ構造が選ばれる。
−回路層の総数が少なく(一般に、6よりも少ないが、本質的にはもっと多くてもよい)、
−孔サイズが比較的大きく(典型的には、20ミルよりも大きく)、
−回路パターンが比較的単純である(ラインおよび間隔が10ミルよりも大きい)
限り、比較的安価に作ることができる。
(i)保護用ポリマー・マスクに一時的に固定された接着シートを提供する工程と、
(ii)接着シートおよび一時的ポリマー・マスクの両方を貫通する孔のパターンを生成する工程と、
(iii)適当な導電性コンパウンドで孔を充填する工程と、
(iv)ポリマー・マスクを取り除く工程と、
によって形成される。
(i)ポリマー・マスクに一時的に固定された接着シートを提供する工程と、
(ii)同時に、あるいは逐次的に、高密度回路を搭載されたポリマー誘電体を、ポリマー・マスクと反対側で接着シートに接着させる工程と、
(iii)ポリマー・マスク、接着シートおよびポリマー誘電体を貫通する孔のパターンを生成する工程と、
(iv)適当な導電性コンパウンドで孔を充填する工程と、
(v)一時的ポリマー・マスクを取り除く工程と、
によって形成される。
(i)ポリマー・マスクに一時的に固定された接着シートを提供する工程と、
(ii)前記接着シートおよび前記ポリマー・マスクを貫通する孔のパターンを生成する工程と、
(iii)片面又は両面に高密度回路を搭載されたポリマー誘電体を提供する工程と、
(iv)工程(ii)で生成されたものに対応する孔のパターンを前記ポリマー誘電体中に生成して、前記孔が、コア又は最も内側の要素に最も接近して位置する前記ポリマー誘電体の表面から延びて、反対側表面の高密度回路で終端するようにする工程と、
(v)前記接着シートを前記ポリマー誘電体と位置合わせして、各々の孔の前記パターンが一致するようにし、また前記ポリマー・マスクが前記ポリマー誘電体の反対側の前記接着シートの対向する表面に来るようにする工程と、
(vi)工程(v)で生成された構造を粘着ラミネートして、一体構造を形成する工程と、
(vii)工程(vi)で生成された一体構造の整列した孔を適当な導電性コンパウンドで充填して、前記導電性コンパウンドが前記ポリマー・マスク、前記接着シートおよび前記ポリマー誘電体を貫通して延びて、前記高密度回路と密着するようにする工程と、
(viii)前記ポリマー・マスクを取り除く工程と、
によって形成される。
接着シート要素およびHDI回路要素が別々のホール形成操作を施こされ、次に一緒に接着され、適切に充填されるか否かを評価するために、テスト用構造が設計された。ビア・ホールが、片側に銅回路を搭載されたFR4ラミネート中にレーザ・アブレーションによって形成された。ビア・ホールは、銅回路と反対側からアブレーションで開けられ、銅で終端された。レーザ・アブレーションで開けたビアの直径は、約6ミルであった。FR4プリプレグが得られ、真空ラミネーションによってマイラー・シートに固定された。マイラーを固定されたプリプレグは、FR4ラミネート中のパターンに対応するビア・ホールのパターン状に機械的に孔あけされた。機械的孔あけは、8ミルよりも小さい直径では、法外に高くつくため、プリプレグ中のビア・ホールの直径は、10ミルであった。FR4プリプレグ中のホールは、露出した銅上で目視により、ラミネート中のビア・ホールと整列された。整列されたプリプレグとラミネートは、80℃での標準的ラミネーション・プレスで、20psiよりも低い「キス」圧で粘着ラミネートされた。粘着ラミネーションのあとで、整列が再度点検され、マイラー・マスクを覆ってドクター・ブレードによって導電性コンパウンドOrmet(登録商標)7001(Ormet(登録商標) Circuits,Inc.)が堆積された。初期の充填のあとで、構造は、95℃に設定された箱型オーブンの中に15分間置かれ、導電性コンパウンド中の溶剤が飛ばされ、充填操作で取り込まれた空気が解放された。
スチール・プレート、
リリース・シート、
Pacopad(登録商標)、
リリース・シート、
フォイル・プリプレグ・ラミネート構造、
リリース・シート、
Pacopad、
リリース・シート、
スチール・プレート。
ラミネーション・ブックは、190℃に設定されたラミネーション・プレス中に置かれ、プレスは、300psiの印加圧力で閉じられた。ラミネーション・サイクルは、60分間であり、構造は、熱いうちに取り出された。構造が冷めたあとで、断面が用意された。
すべての要素がラミネーションのために用意できるまで、いくつかの要素を或る時間保存しておかなければならない典型的な製造環境に対して発明の方法が適しているか否かを決定するために、FR4ラミネート上のポリマー・コーティングの中に掘り込んだ蛇行パターンの形にOrmet7001(米国特許第5,948,533号)がドクター・ブレードされた。テスト・クーポン当たり6個の蛇行パターン中にOrmet7001をドクター・ブレードし、95℃に設定された箱型オーブン中で5分間乾燥させ、Ormet7001の第2の充填を初期の充填方向に垂直な方向にドクター・ブレードし、更に95℃の小型オーブン中で30分間追加して乾燥させることによって、10個の試験サンプルが用意された。1個のサンプルは、直ちに190℃、300psiに設定されたラミネーション・プレスの中で30分間処理された。蛇行パターンの抵抗が測定され記録された。残りのサンプルは、オープン・ショップ環境に未保護の状態で放置され、上のラミネーション条件に従って、週当たり1サンプルの割合で処理された。研究の結論として、サンプル間で電気抵抗に統計的差異は存在しなかった。
マイラー・シートをプリプレグ材料に固定することが樹脂のキュアを顕著に促進するか否かを決定するために1つの実験が実行された。実験の目的は、マイラーの固定がプリプレグ樹脂の正しく流れてラミネートに接着する能力に対して阻害効果を持つか否かを判断することである。複数のサンプルに対して、それらのガラス遷移温度を決めるために示差走査熱量測定が実行された。試験されたサンプルには、
新鮮なプリプレグと、
貯蔵されていたプリプレグと、
マイラー層を備えた新鮮なプリプレグと、
マイラー層を備えたより古いプリプレグ、
が含まれる。
より高温のガラス遷移温度は、樹脂キュアの進行の表れである。
Claims (9)
- 高相互接続密度の多層回路を作製する方法であって、
望ましい多重の並列加工されたサブ構造を整列させ、ラミネートする工程、
を含み、
前記サブ構造の各々が、
(a)多層回路コア、
(b)ポリマー・マスクに一時的に固定された接着シートであって、そのように形成された構造は、ビアを形成するように選択的に孔あけされており、そのようなビアは、導電性ペーストで充填されている接着シート、
(c)ポリマー・マスクを搭載された接着シートに固定される両面に高密度回路を搭載されたポリマー誘電体材料であって、そのように形成された構造は、ブラインド・ビアを形成するように材料の選択的除去を行われており、そのようなビアは、ポリマー・マスク、接着シートおよびポリマー誘電体を通って延びる導電性混合物で充填されているポリマー誘電体材料、
(d)ポリマー・マスクを搭載された接着シートに固定される片面に高密度回路を搭載されたポリマー誘電体材料であって、そのように形成された構造は、ブラインド・ビアを形成するように材料の選択的除去を行われており、そのようなビアは、ポリマー・マスク、接着シートおよびポリマー誘電体を通って延びる導電性混合物で充填されているポリマー誘電体材料、
(e)銅箔シート、
のうちの少なくとも2つを含み、
ここで、望みの高相互接続密度の多層回路を形成するために多重のサブ構造が選ばれる、
方法。 - 請求項1記載の方法であって、要素(b)は、
(i)保護用のポリマー・マスクに一時的に固定された接着シートを提供する工程と、
(ii)接着シートおよび一時的ポリマー・マスクの両方を貫通する孔のパターンを生成する工程と、
(iii)適当な導電性コンパウンドで孔を充填する工程と、
(iv)ポリマー・マスクを取り除く工程と、
によって形成される前記方法。 - 請求項1記載の方法であって、要素(c)および/又は(d)は、
(i)ポリマー・マスクに一時的に固定された接着シートを提供する工程と、
(ii)同時に、あるいは逐次的に高密度回路を搭載されたポリマー誘電体を、ポリマー・マスクと反対側で接着シートに接着させる工程と、
(iii)ポリマー・マスク、接着シートおよびポリマー誘電体を貫通する孔のパターンを生成する工程と、
(iv)適当な導電性コンパウンドで孔を充填する工程と、
(v)一時的ポリマー・マスクを取り除く工程と、
によって形成される前記方法。 - 請求項1記載の方法であって、要素(c)および/又は(d)は、
(i)ポリマー・マスクに一時的に固定された接着シートを提供する工程と、
(ii)前記接着シートおよび前記ポリマー・マスクを貫通する孔のパターンを生成する工程と、
(iii)片側又は両側に高密度回路を搭載されたポリマー誘電体を提供する工程と、
(iv)工程(ii)で生成されたものに対応する孔のパターンを前記ポリマー誘電体中に生成して、前記孔が、コア又は最も内側の要素に最も接近して位置する前記ポリマー誘電体の表面から延びて、反対側の表面の高密度回路で終端するようにする工程と、
(v)前記接着シートを前記ポリマー誘電体と位置合わせして、各々の孔の前記パターンが一致するようにし、また前記ポリマー・マスクが前記ポリマー誘電体と反対側の前記接着シートの対向する表面に来るようにする工程と、
(vi)工程(v)で生成された構造を粘着ラミネートして、一体構造を形成する工程と、
(vii)工程(vi)で生成された一体構造の整列された孔を適当な導電性コンパウンドで充填して、前記導電性コンパウンドが前記ポリマー・マスク、前記接着シートおよび前記ポリマー誘電体を貫通して延びて、前記高密度回路に密着するようにする工程と、
(viii)前記ポリマー・マスクを取り除く工程と、
によって形成される前記方法。 - 請求項1記載の方法であって、従来のコアに最も近接する接着シートが、ビア・ホール形成に先立って、前記コアに固定される前記方法。
- 請求項1記載の方法であって、要素(b)および(e)が、単一の構造(例えば、樹脂被覆された銅箔)に組み合わされる前記方法。
- 請求項1記載の方法であって、前記導電性コンパウンドが、米国特許第5,948,533号に述べられているものから選ばれたものである前記方法。
- 請求項1記載の方法であって、前記ポリマー・マスクが、マイラー(登録商標)を含む前記方法。
- 請求項1−8の任意の方法によって作製された高相互接続密度の多層回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US88311407P | 2007-01-02 | 2007-01-02 | |
PCT/US2007/026460 WO2008105867A1 (en) | 2007-01-02 | 2007-12-28 | Methods to produce high density, multilayer printed wiring boards from parallel-fabricated circuits and filled vias |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010515281A true JP2010515281A (ja) | 2010-05-06 |
Family
ID=39721521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009544859A Pending JP2010515281A (ja) | 2007-01-02 | 2007-12-28 | 並列加工された回路および充填ビアから高密度の多層プリント配線基板を作成する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9003648B2 (ja) |
EP (1) | EP2114579B1 (ja) |
JP (1) | JP2010515281A (ja) |
TW (1) | TW200929495A (ja) |
WO (1) | WO2008105867A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131538A (ja) * | 2011-12-20 | 2013-07-04 | Dainippon Printing Co Ltd | 配線板、配線板の製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012009831A1 (zh) * | 2010-07-23 | 2012-01-26 | 欣兴电子股份有限公司 | 线路板及其制造方法 |
US8716603B2 (en) | 2010-11-24 | 2014-05-06 | Nokia Corporation | Printed wiring board with dielectric material sections having different dissipation factors |
TWI617225B (zh) * | 2010-12-24 | 2018-03-01 | Lg伊諾特股份有限公司 | 印刷電路板及其製造方法 |
TWI542264B (zh) * | 2010-12-24 | 2016-07-11 | Lg伊諾特股份有限公司 | 印刷電路板及其製造方法 |
US8904632B2 (en) | 2011-09-23 | 2014-12-09 | Harris Corporation | Method to make a multilayer circuit board with intermetallic compound and related circuit boards |
US9583453B2 (en) | 2012-05-30 | 2017-02-28 | Ormet Circuits, Inc. | Semiconductor packaging containing sintering die-attach material |
US9005330B2 (en) | 2012-08-09 | 2015-04-14 | Ormet Circuits, Inc. | Electrically conductive compositions comprising non-eutectic solder alloys |
US11440142B2 (en) | 2012-11-16 | 2022-09-13 | Ormet Circuits, Inc. | Alternative compositions for high temperature soldering applications |
US9818682B2 (en) * | 2014-12-03 | 2017-11-14 | International Business Machines Corporation | Laminate substrates having radial cut metallic planes |
EP3406113B1 (en) * | 2016-01-20 | 2020-09-09 | Jaquet Technology Group AG | Manufacturing method for a sensing element and sensor device |
CN105530766B (zh) * | 2016-02-22 | 2018-04-24 | 深圳崇达多层线路板有限公司 | 一种防止线路板铜皮起泡的工艺 |
US10912195B2 (en) | 2019-01-02 | 2021-02-02 | The Boeing Company | Multi-embedded radio frequency board and mobile device including the same |
EP3736852A1 (en) | 2019-05-07 | 2020-11-11 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Aligning component carrier structure with known-good sections and critical section with other component carrier with components and dummies |
CN110519944B (zh) * | 2019-08-09 | 2022-05-20 | 深圳市迅捷兴科技股份有限公司 | 复合铜厚基板制作方法 |
US11523502B2 (en) | 2020-05-06 | 2022-12-06 | Veea Inc. | Method and procedure for miniaturing a multi-layer PCB |
TWI781049B (zh) * | 2022-01-24 | 2022-10-11 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
CN117316774A (zh) * | 2022-06-20 | 2023-12-29 | 宏启胜精密电子(秦皇岛)有限公司 | 封装结构及其制作方法、显示组件 |
CN116634662B (zh) * | 2023-07-24 | 2023-10-10 | 南京砺算科技有限公司 | 一种高速印刷电路板及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190159A (ja) * | 1996-12-24 | 1998-07-21 | Matsushita Electric Ind Co Ltd | 印刷基材とこれを用いた回路基板接続材及びこの回路基板接続材を用いた多層回路基板の製造方法 |
JP2001513946A (ja) * | 1997-03-06 | 2001-09-04 | オアメット コーポレイション | 垂直相互接続電子集成体とこれに有用な組成物 |
JP2002329967A (ja) * | 2001-05-01 | 2002-11-15 | Mitsubishi Electric Corp | 多層プリント配線板の製造方法 |
JP2004327510A (ja) * | 2003-04-22 | 2004-11-18 | Matsushita Electric Works Ltd | 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法 |
JP2006152260A (ja) * | 2004-10-26 | 2006-06-15 | Hitachi Chem Co Ltd | 複合体、これを用いたプリプレグ、金属箔張積層板及び多層印刷配線板並びに多層印刷配線板の製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4645733A (en) | 1983-11-10 | 1987-02-24 | Sullivan Donald F | High resolution printed circuits formed in photopolymer pattern indentations overlaying printed wiring board substrates |
US4642160A (en) | 1985-08-12 | 1987-02-10 | Interconnect Technology Inc. | Multilayer circuit board manufacturing |
US4802951A (en) | 1986-03-07 | 1989-02-07 | Trustees Of Boston University | Method for parallel fabrication of nanometer scale multi-device structures |
US4897338A (en) | 1987-08-03 | 1990-01-30 | Allied-Signal Inc. | Method for the manufacture of multilayer printed circuit boards |
US4921777A (en) | 1987-08-03 | 1990-05-01 | Allied-Signal Inc. | Method for manufacture of multilayer printed circuit boards |
JP2601128B2 (ja) | 1992-05-06 | 1997-04-16 | 松下電器産業株式会社 | 回路形成用基板の製造方法および回路形成用基板 |
US6192581B1 (en) | 1996-04-30 | 2001-02-27 | Matsushita Electric Industrial Co., Ltd. | Method of making printed circuit board |
US6085415A (en) | 1998-07-27 | 2000-07-11 | Ormet Corporation | Methods to produce insulated conductive through-features in core materials for electric packaging |
US6245696B1 (en) | 1999-06-25 | 2001-06-12 | Honeywell International Inc. | Lasable bond-ply materials for high density printed wiring boards |
US6594152B2 (en) * | 1999-09-30 | 2003-07-15 | Intel Corporation | Board-to-board electrical coupling with conductive band |
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
JP2001326458A (ja) | 2000-05-16 | 2001-11-22 | Matsushita Electric Ind Co Ltd | プリント配線基板およびその製造方法 |
EP1327491B1 (en) | 2000-10-02 | 2010-05-12 | Asahi Kasei EMD Corporation | Functional metal alloy particles |
-
2007
- 2007-12-28 EP EP07863298.1A patent/EP2114579B1/en active Active
- 2007-12-28 US US12/521,558 patent/US9003648B2/en active Active
- 2007-12-28 WO PCT/US2007/026460 patent/WO2008105867A1/en active Application Filing
- 2007-12-28 JP JP2009544859A patent/JP2010515281A/ja active Pending
- 2007-12-31 TW TW096151472A patent/TW200929495A/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190159A (ja) * | 1996-12-24 | 1998-07-21 | Matsushita Electric Ind Co Ltd | 印刷基材とこれを用いた回路基板接続材及びこの回路基板接続材を用いた多層回路基板の製造方法 |
JP2001513946A (ja) * | 1997-03-06 | 2001-09-04 | オアメット コーポレイション | 垂直相互接続電子集成体とこれに有用な組成物 |
JP2002329967A (ja) * | 2001-05-01 | 2002-11-15 | Mitsubishi Electric Corp | 多層プリント配線板の製造方法 |
JP2004327510A (ja) * | 2003-04-22 | 2004-11-18 | Matsushita Electric Works Ltd | 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法 |
JP2006152260A (ja) * | 2004-10-26 | 2006-06-15 | Hitachi Chem Co Ltd | 複合体、これを用いたプリプレグ、金属箔張積層板及び多層印刷配線板並びに多層印刷配線板の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131538A (ja) * | 2011-12-20 | 2013-07-04 | Dainippon Printing Co Ltd | 配線板、配線板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2114579A1 (en) | 2009-11-11 |
EP2114579B1 (en) | 2019-09-11 |
TW200929495A (en) | 2009-07-01 |
EP2114579A4 (en) | 2013-03-27 |
US9003648B2 (en) | 2015-04-14 |
US20100230145A1 (en) | 2010-09-16 |
WO2008105867A1 (en) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010515281A (ja) | 並列加工された回路および充填ビアから高密度の多層プリント配線基板を作成する方法 | |
US7346982B2 (en) | Method of fabricating printed circuit board having thin core layer | |
KR100881303B1 (ko) | 반도체 장치용 다층 프린트 배선판 및 그 제조 방법 | |
TWI222340B (en) | Built-up printed circuit board with stacked via-holes and method for manufacturing the same | |
JPH0716094B2 (ja) | 配線板の製造法 | |
FI126775B (fi) | Monikerroksinen levy ja menetelmä sen valmistamiseksi | |
TW200410621A (en) | Flexible rigid printed circuit board and method of fabricating the board | |
US20090260868A1 (en) | Printed circuit board and method of manufacturing the same | |
JP5698377B2 (ja) | 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 | |
JP4246615B2 (ja) | フレックスリジッドプリント配線板及びその製造方法 | |
JP2007281336A (ja) | 両面プリント配線板の製造方法および多層プリント配線板 | |
CN108834337A (zh) | 一种pcb的制作方法和pcb | |
TW200917924A (en) | Method for manufacturing multilayer printed-wiring board | |
KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
JPH08139450A (ja) | 印刷配線板の製造方法 | |
US5779836A (en) | Method for making a printed wiring board | |
US11051410B2 (en) | Component carriers sandwiching a sacrificial structure and having pure dielectric layers next to the sacrificial structure | |
JP2015128195A (ja) | 印刷回路基板及びその製造方法 | |
JP7201405B2 (ja) | 多層配線板の製造方法 | |
KR101844052B1 (ko) | 스퍼터 타입의 fccl을 이용한 다층인쇄회로기판 적층용 필름 | |
JP2003318550A (ja) | 積層配線基板とこれを用いた多層配線組立およびそれらの製造方法 | |
JP2003115661A (ja) | 多層回路基板の製造方法 | |
CN101765297A (zh) | 在导电层上形成绝缘层和导电层、在导电层间形成电连接的方法及相应多层电路板生产方法 | |
KR20120002016A (ko) | 연성인쇄회로기판의 제조방법 | |
US20020127494A1 (en) | Process for preparing a multi-layer circuit assembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130329 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130701 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130708 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130729 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130805 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130829 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140618 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140625 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140718 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141105 |