CN117316774A - 封装结构及其制作方法、显示组件 - Google Patents

封装结构及其制作方法、显示组件 Download PDF

Info

Publication number
CN117316774A
CN117316774A CN202210699084.7A CN202210699084A CN117316774A CN 117316774 A CN117316774 A CN 117316774A CN 202210699084 A CN202210699084 A CN 202210699084A CN 117316774 A CN117316774 A CN 117316774A
Authority
CN
China
Prior art keywords
layer
circuit
conductive
bonding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210699084.7A
Other languages
English (en)
Inventor
李洋
王超
李艳禄
刘立坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202210699084.7A priority Critical patent/CN117316774A/zh
Priority to TW111125435A priority patent/TWI823461B/zh
Publication of CN117316774A publication Critical patent/CN117316774A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Abstract

本申请提供一种封装结构的制作方法，包括以下步骤：提供一线路基板，线路基板包括第一基材层和设置于第一基材层相对两侧的内侧线路层，内侧线路层包括细线路；于细线路上贴装电子元件；于内侧线路层上压合粘接结构，粘接结构包括第二基材层以及分别设置于第二基材层的相对两侧的第一粘接层和第二粘接层，第一粘接层朝向内侧线路层设置；粘接结构中贯穿设置有外侧导通体，导通体连接于内侧线路层；于第二粘接层上压合线路载板，线路载板包括载板和设于载板上的外部线路层，外部线路层包括导电连接垫，导电连接垫内嵌于第一粘接层，导电连接垫通过外侧导通体电性连接于内侧线路层，获得封装结构。本申请还提供一种封装结构以及显示组件。

Description

封装结构及其制作方法、显示组件
技术领域
本申请涉及一种封装结构及其制作方法、显示组件。
背景技术
Micro-LED显示屏由于其高对比度、节能等性能方面的优势,被视为下一代显示屏的主流技术。目前柔性显示屏可以通过柔性线路板与屏幕模组垂直封装工艺制作。该封装过程主要包括步骤：首先，将驱动芯片通过压接的方式设置在柔性封装结构一侧的细线路上；然后，将显示屏通过压接的方式设置在该柔性封装结构的另一侧的输入输出端。
一般情况下，为了避免显示屏与柔性封装结构对接后产生的不平整或波纹对显示产生影响，所述柔性封装结构需压接显示屏的一表面应具有良好的平整度(＜2.0μm)，现有技术无法在保证平整度的技术上实现双面显示屏压接，进而所述柔性显示屏不能实现双面显示与触控。
发明内容
鉴于以上内容，有必要提供一种封装结构的制作方法，以解决上述问题。
另外，还有必要提供一种封装结构。
另外，还有必要提供一种显示组件。
本申请提供一种封装结构的制作方法，包括以下步骤：
提供一线路基板，所述线路基板包括第一基材层和设置于所述第一基材层相对两侧的二内侧线路层，每一所述内侧线路层包括细线路；
于所述细线路上设置电子元件；
于所述内侧线路层上设置粘接结构，所述粘接结构包括一第二基材层、第一粘接层和第二粘接层，所述第一粘接层和第二粘接层分别设置于所述第二基材层的相对两侧，所述第一粘接层朝向所述内侧线路层设置；所述粘接结构中贯穿设置有多个外侧导通体，所述外侧导通体连接于所述内侧线路层；
于所述第二粘接层上设置线路载板，所述线路载板包括载板和设置于所述载板一侧的外部线路层，所述外部线路层包括多个导电连接垫，所述导电连接垫内嵌于所述第一粘接层，所述导电连接垫通过所述外侧导通体电性连接于所述内侧线路层；
移除所述载板，获得所述封装结构。
在一些实施例中，所述导电连接垫背离所述第二粘接层的表面与所述第二粘接层背离所述第二基材层的表面大致平齐。
在一些实施例中，所述外侧导通体的材质为添加磁性粒子的锡膏。
在一些实施例中，步骤“于所述细线路上设置电子元件”前还包括：
于所述细线路上设置导电膏体，所述导电膏体的材质为添加磁性粒子的锡膏。
在一些实施例中，步骤“于所述内侧线路层上压合粘接结构”包括：
于所述第一粘接层上贯穿开设一开口，所述开口对应所述电子元件设置；
于所述粘接结构中贯穿开设多个通孔，部分所述第一线路和所述第二线路由所述通孔的底部露出，于所述通孔中填充导电膏以形成所述外侧导通体，所述外侧导通体连接于所述第一线路和所述第二线路。
在一些实施例中，所述线路基板的制作方法包括以下步骤：
提供一双面覆铜板，所述双面覆铜板包括一第一基材层和设置于所述第一基材层相对两侧的二第一铜箔层；
于每一所述第一铜箔层上设置一第一干膜；
对所述第一干膜进行曝光、显影，然后蚀刻所述第一铜箔层形成所述内侧线路层，所述内侧线路层包括多个细线路、多个第一线路和多个第二线路，去除所述第一干膜；
于所述第一基材层和其中一内侧线路层上开设一贯穿的开孔，于所述开孔中填铜形成内侧导通体，所述内侧导通体电性连接于所述第一基材层相对两侧的所述第二线路，即获得所述线路基板。
在一些实施例中，所述线路载板的制作方法包括：
提供一单面覆铜板，所述单面覆铜板包括一载板和设置于所述载板一表面的第二铜箔层；
于所述第二铜箔层上设置一第二干膜；
对所述第二干膜进行曝光显影，并蚀刻所述第二铜箔层形成所述外侧线路层，所述外侧线路层包括多个导电连接垫，移除所述第二干膜获得所述线路载板。
本申请还提供一种封装结构，包括：
线路基板，所述线路基板包括一第一基材层和二内侧线路层，所述二内侧线路层分别设置于所述第一基材层的相对两侧，每一所述内侧线路层包括多个细线路、多个第一线路和多个第二线路；
电子元件，所述电子元件设于所述细线路上；
粘接结构，所述粘接结构包括一第二基材层、第一粘接层和第二粘接层，所述第一粘接层和第二粘接层分别设置于所述第二基材层的相对两侧，所述第一粘接层连接于所述内侧线路层，所述第一粘接层上开设有一贯穿的开口，所述开口对应于所述电子元件设置；贯穿所述粘接结构设有多个外侧导通体，所述导通体连接于所述第一线路和所述第二线路；
外侧线路层，所述外侧线路层包括多个导电连接垫，所述导电连接垫背离所述第二粘接层的表面与所述第二粘接层背离所述第二基材层的表面大致平齐，所述导电连接垫通过所述外侧导通体电性连接于所述内侧线路层。
在一些实施例中，所述封装结构还包括导电膏体，所述导电膏体设置于所述细线路与所述电子元件之间，所述导电膏体和所述外侧导通体的材质均为添加磁性粒子的锡膏。
本申请还提供一种显示组件，包括显示屏模组及所述封装结构，所述显示屏模组设置于所述外侧线路层上，所述显示屏模组电性连接所述导电连接垫；所述电子元件为驱动芯片。
相比于现有技术，本申请提供的封装结构的制作方法通过双面压合所述粘接结构，将所述外侧线路层内嵌于所述第二粘接层中，可使得所述导电连接垫具有较佳的平整度，多个导电连接垫的高度差能够控制在1微米以内，使得后续与显示屏模组连接时具有超高的整平性，有利于防止对接时产生水波纹，从而提高产品质量。通过将所述电子元件直接贴装于所述线路基板的细线路上，双面内埋电子元件，对应于双面设置所述导电连接垫，可实现后续显示屏的双面显示与触控。
另外，通过局部内埋所述电子元件，不会使得所述封装结构丧失自由度，且不会占用所述封装结构的布线面积。
另外，通过设置所述导电膏体和所述外侧导通体，并将所述导电膏体和所述外侧导通体的材质设置为添加磁性粒子的锡膏，有利于提升所述封装结构的整体尺寸安定性，提高产品良率。
另外，可通过简单的蚀刻方式实现多个所述细线路和所述导电连接垫之间的细间距，有利于提高集成度和小型化。
附图说明
图1为本申请一实施例提供的线路基板的截面示意图。
图2a至图2c为图1所示的线路基板的制作过程示意图。
图3为于图1所示的线路基板上设置电子元件并压合粘接结构形成第一中间体的制作过程示意图。
图4为由图3所示制作过程得到的第一中间体的截面示意图。
图5为于图4所示的第一中间体两侧压合线路载板形成第二中间体的制作过程示意图。
图6由图5所示制作过程得到的第二中间体的截面示意图。
图7a至图7c为图6所示的线路载板的制作过程示意图。
图8为移除图6所示的载板后得到的封装结构的截面示意图。
图9为图8所示的封装结构的俯视图。
图10为于图8所示的封装结构上压合导电胶层和显示屏模组形成显示组件的制作过程示意图。
图11为由图10所示制作过程得到的显示组件的截面示意图。
主要元件符号说明
封装结构 100
线路基板 10
双面覆铜板 10a
第一铜箔层 101
第一干膜 102
开孔 103
第一基材层 11
内侧线路层 12
细线路 121
第一线路 122
第二线路 123
内侧导通体 13
导电膏体 20
电子元件 21
粘接结构 30
第二基材层 31
第一粘接层 32
第二粘接层 33
开口 34
通孔 35
外侧导通体 36
第一中间体 40
线路载板 50
单面覆铜板 50a
第二铜箔层 502
第二干膜 503
载板 51
外侧线路层 52
导电连接垫 53
第二中间体 60
显示组件 200
导电胶层 70
显示屏模组 80
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。
请参见图1至图6，本申请一实施例提供一种封装结构100(参图8)的制作方法，包括步骤：
步骤S11：请参见图1，提供一线路基板10，所述线路基板10包括一第一基材层11和二内侧线路层12，所述二内侧线路层12分别设置于所述第一基材层11的相对两侧。
具体地，每一所述内侧线路层12包括多个细线路121、多个第一线路122和多个第二线路123。所述第一基材层11上贯穿设置有多个内侧导通体13，所述内侧导通体13电性连接于所述第一基材层11相对两侧的所述第二线路123。
其中，所述第一基材层11的材质可以为聚酰亚胺(Polyimide，PI)、涤纶树脂(Polyethylene terephthalate，PET)、聚萘二甲酸乙二醇酯(poly(ethylene 2,6-naphthalenedi-carboxylate)，PEN)、液晶高分子聚合物(liquid crystal polymer，LCP)以及改性聚酰亚胺(modified polyimide，MPI)中的至少一种。在本实施例中，所述第一基材层11的材质为聚酰亚胺。
其中，可以采用压感光膜、曝光显影、蚀刻的方式于所述第一基材层11上制作所述二内侧线路层12，具体包括以下步骤：
步骤S111：请参见图2a，提供一双面覆铜板10a，所述双面覆铜板10a包括一第一基材层11和设置于所述第一基材层11相对两侧的二第一铜箔层101。
步骤S112：请参见图2b，于每一所述第一铜箔层101上压合一第一干膜102。
步骤S113：请参见图2c，对所述第一干膜102进行曝光、显影，然后蚀刻所述第一铜箔层101形成所述内侧线路层12，所述内侧线路层12包括多个细线路121、多个第一线路122和多个第二线路123，去除所述第一干膜102，即获得所述线路基板10。
其中，步骤S113后还包括：
于所述第一基材层11和其中一内侧线路层12上开设一贯穿的开孔103，于所述开孔103中填铜形成所述内侧导通体13，所述内侧导通体13电性连接于所述第一基材层11相对两侧的所述第二线路123。
在本实施例中，通过简单的蚀刻制程，可以实现所述细线路121之间的细间距(fine pitch)，有利于后续贴装器件的高集成度。
步骤S12：请参见图3和图4，于所述细线路121上贴装电子元件21，然后于所述内侧线路层12上压合一粘接结构30，得到一第一中间体40。
具体地，所述步骤S12包括以下步骤：
步骤S121：于所述细线路121上设置一导电膏体20，于所述导电膏体20上贴装所述电子元件21。
在本实施例中，所述导电膏体20的材质为添加有磁性粒子的锡膏，有利于贴装特殊电子元件，例如无法承受高温的特殊电子元件。所述电子元件21可为驱动芯片、电容、电感等。
步骤S122：于每一所述内侧线路层12上压合一粘接结构30。
其中，所述粘接结构30包括一第二基材层31、第一粘接层32和第二粘接层33，所述第一粘接层32和第二粘接层33分别设置于所述第二基材层31的相对两侧。所述第一粘接层32朝向所述内侧线路层12设置。所述第一粘接层32上开设有一贯穿的开口34，所述开口34对应于所述电子元件21设置。
所述粘接结构30上贯穿开设有多个通孔35，部分所述第一线路122和所述第二线路123由所述通孔35的底部露出。
在本实施例中，所述开口34和所述通孔35可以通过激光切割或者机械钻孔的方式形成。
步骤S123：于所述通孔35中填塞导电膏，以形成多个外侧导通体36，所述外侧导通体36连接于所述第一线路122和所述第二线路123，获得所述第一中间体40。
其中，所述导电膏的材质可以为添加磁性粒子的锡膏、铜膏等。在本实施例中，所述导电膏的材质为添加磁性粒子的锡膏，有利于提升柔性线路板的尺寸稳定性。
步骤S13：请参见图5和图6，于所述第一中间体40的两侧分别压合一线路载板50，获得一第二中间体60。
其中，所述线路载板50包括一载板51和一设置于所述载板51一表面上的外侧线路层52，所述外侧线路层52包括多个导电连接垫53，多个所述导电连接垫53朝向所述第一中间体40设置，且所述导电连接垫53朝向所述第一中间体40的一侧平齐。
压合后，所述导电连接垫53内嵌于所述第二粘接层33中，所述导电连接垫53连接所述载板51的表面与所述第二粘接层33背离所述第二基材层31的表面大致平齐，所述导电连接垫53连接于所述外侧导通体36，即所述导电连接垫53通过所述外侧导通体36电性连接于所述内侧线路层12。
其中，所述载板51承托或者负载所述外侧线路层52，使得所述外侧线路层52具有较佳的平整度，进而使得多个所述导电连接垫53具有较佳的平整度。经常规的表面处理后，内嵌于所述第二粘接层33的所述导电连接垫53仍能保持较佳的平整度。具体地，多个所述导电连接垫53朝向所述载板51的一侧的高度差(未标示)在1微米以内。
在本实施例中，可以采用压感光膜、曝光显影、蚀刻的方式于所述载板51上制作所述外侧线路层52，具体包括以下步骤：
步骤S131：请参见图7a，提供一单面覆铜板50a，所述单面覆铜板50a包括一载板51和设置于所述载板51一表面的第二铜箔层502。
步骤S132：请参见图7b，于所述第二铜箔层502上压合一层第二干膜503。
步骤S133：请参见图7c，对所述第二干膜503进行曝光显影，并蚀刻所述第二铜箔层502形成所述外侧线路层52，所述外侧线路层52包括多个导电连接垫53，移除所述第二干膜503获得所述线路载板50。
在本实施例中，通过简单的蚀刻制程，可以实现所述导电连接垫53之间的细间距(fine pitch)。
在本实施例中，所述第二基材层31和所述载板51均具有可挠性，其材质包括聚酰亚胺(Polyimide，PI)、涤纶树脂(Polyethylene terephthalate，PET)、聚萘二甲酸乙二醇酯(poly(ethylene 2,6-naphthalenedi-carboxylate)，PEN)、液晶高分子聚合物(liquidcrystal polymer，LCP)以及改性聚酰亚胺(modified polyimide，MPI)中的至少一种。
在本实施例中，所述第二基材层31和所述载板51的材质均为聚酰亚胺，所述第一粘接层32和第二粘接层33为纯胶。
步骤S14：请参见图8，移除所述载板51，获得封装结构100。
具体地，可采用蚀刻的方式去除所述载板51，获得双面具有导电连接垫53的封装结构100。
本申请中，通过将所述电子元件21直接贴装于所述线路基板10的细线路121上，可实现双面内埋电子元件21。然后通过双面压合所述粘接结构30，将所述外侧线路层52内嵌于所述第二粘接层33中，可使得所述导电连接垫53具有较佳的平整度，多个导电连接垫53的高度差能够控制在1微米以内，使得后续与显示屏模组连接时具有超高的整平性，有利于防止对接时产生水波纹，从而提高产品质量。通过双面内埋电子元件21和导电连接垫53，可实现后续显示屏的双面显示与触控。
另外，通过局部内埋所述电子元件21，不会使得所述封装结构100丧失自由度，且不会占用所述封装结构100的布线面积。
另外，通过设置所述导电膏体20和所述外侧导通体36，并将所述导电膏体20和所述外侧导通体36的材质设置为添加磁性粒子的锡膏，有利于提升所述封装结构100的整体尺寸安定性，提高产品良率。
另外，可通过简单的蚀刻方式实现多个所述细线路121和所述导电连接垫53之间的细间距，有利于提高集成度和小型化。
请参阅图8和图9，本申请还提供一种采用上述制作方法制备得到的封装结构100，所述封装结构100包括线路基板10、二电子元件21、二粘接结构30及二外侧线路层52。所述二电子元件21分别贴装于所述线路基板10的两侧，所述二粘接结构30分别压合于所述线路基板10的相对两侧，每一所述外侧线路层52内嵌于一所述粘接结构30中。
所述线路基板10包括一第一基材层11和二内侧线路层12，所述二内侧线路层12分别设置于所述第一基材层11的相对两侧。每一所述内侧线路层12包括多个细线路121、多个第一线路122和多个第二线路123。所述第一基材层11上贯穿设置有多个内侧导通体13，所述内侧导通体13电性连接于所述第一基材层11相对两侧的所述第二线路123。
所述细线路121上设有一导电膏体20，每一所述电子元件21通过所述导电膏体20贴装于一所述内侧线路层12的多个细线路121上。在本实施例中，两个所述电子元件21均为驱动芯片，所述导电膏体20的材质为添加有磁性粒子的锡膏。
所述粘接结构30包括一第二基材层31、第一粘接层32和第二粘接层33，所述第一粘接层32和第二粘接层33分别设置于所述第二基材层31的相对两侧，所述第一粘接层32连接于所述内侧线路层12。所述第一粘接层32上开设有一贯穿的开口34，所述开口34对应于所述电子元件21设置。贯穿所述粘接结构30设有多个外侧导通体36，所述外侧导通体36连接于所述第一线路122和所述第二线路123。每一所述外侧线路层52包括多个导电连接垫53，所述导电连接垫53背离所述外侧导通体36的表面与所述第二粘接层33背离所述第二基材层31的表面大致平齐，所述导电连接垫53连接于所述外侧导通体36，即所述导电连接垫53通过所述外侧导通体36电性连接于所述内侧线路层12。
其中，所述外侧导通体36中填充的材料为添加磁性粒子的锡膏。内嵌于所述第二粘接层33的所述多个导电连接垫53具有较佳的平整度，具体地，多个导电连接垫53背离所述外侧导通体36一侧的高度差在1微米以内。
请参阅图10和图11，本申请还提供一种显示组件的制作方法，包括以下步骤：于所述封装结构100的两侧分别依次压合一导电胶层70和显示屏模组80，所述显示屏模组80通过所述导电胶层70电性连接于所述导电连接垫53，获得显示组件200。
其中，所述导电胶层70为异方性导电胶膜(Anisotropic Conductive Film，ACF)，所述显示屏模组80为Micro-LED模组。
请参阅图11，本申请还提供一种显示组件200，所述显示组件200包括所述封装结构100、二导电胶层70和二显示屏模组80，每一所述导电胶层70和所述显示屏模组80依次压合于所述封装结构100的相对两侧，每一所述显示屏模组80通过所述导电胶层70电性连接于所述导电连接垫53。
另外，本领域技术人员还可在本申请精神内做其它变化，当然，这些依据本申请精神所做的变化，都应包含在本申请所要求保护的范围。

Claims (10)

1.一种封装结构的制作方法，其特征在于，包括步骤：
提供一线路基板，所述线路基板包括第一基材层和设置于所述第一基材层相对两侧的二内侧线路层，每一所述内侧线路层包括细线路；
于所述细线路上设置电子元件；
于所述内侧线路层上设置粘接结构，所述粘接结构包括一第二基材层、第一粘接层和第二粘接层，所述第一粘接层和第二粘接层分别设置于所述第二基材层的相对两侧，所述第一粘接层朝向所述内侧线路层设置；所述粘接结构中贯穿设置有多个外侧导通体，所述外侧导通体连接于所述内侧线路层；
于所述第二粘接层上设置线路载板，所述线路载板包括载板和设置于所述载板一侧的外部线路层，所述外部线路层包括多个导电连接垫，所述导电连接垫内嵌于所述第一粘接层，所述导电连接垫通过所述外侧导通体电性连接于所述内侧线路层；
移除所述载板，获得所述封装结构。
2.如权利要求1所述的制作方法，其特征在于，所述导电连接垫背离所述第二粘接层的表面与所述第二粘接层背离所述第二基材层的表面大致平齐。
3.如权利要求1所述的制作方法，其特征在于，所述外侧导通体的材质为添加磁性粒子的锡膏。
4.如权利要求1所述的制作方法，其特征在于，步骤“于所述细线路上设置电子元件”前还包括：
于所述细线路上设置导电膏体，所述导电膏体的材质为添加磁性粒子的锡膏。
5.如权利要求1所述的制作方法，其特征在于，步骤“于所述内侧线路层上压合粘接结构”包括：
于所述第一粘接层上贯穿开设一开口，所述开口对应所述电子元件设置；
于所述粘接结构中贯穿开设多个通孔，部分所述第一线路和所述第二线路由所述通孔的底部露出，于所述通孔中填充导电膏以形成所述外侧导通体，所述外侧导通体连接于所述第一线路和所述第二线路。
6.如权利要求1所述的制作方法，其特征在于，所述线路基板的制作方法包括以下步骤：
提供一双面覆铜板，所述双面覆铜板包括一第一基材层和设置于所述第一基材层相对两侧的二第一铜箔层；
于每一所述第一铜箔层上设置一第一干膜；
对所述第一干膜进行曝光、显影，然后蚀刻所述第一铜箔层形成所述内侧线路层，所述内侧线路层包括多个细线路、多个第一线路和多个第二线路，去除所述第一干膜；
于所述第一基材层和其中一内侧线路层上开设一贯穿的开孔，于所述开孔中填铜形成内侧导通体，所述内侧导通体电性连接于所述第一基材层相对两侧的所述第二线路，即获得所述线路基板。
7.如权利要求1所述的制作方法，其特征在于，所述线路载板的制作方法包括：
提供一单面覆铜板，所述单面覆铜板包括一载板和设置于所述载板一表面的第二铜箔层；
于所述第二铜箔层上设置一第二干膜；
对所述第二干膜进行曝光显影，并蚀刻所述第二铜箔层形成所述外侧线路层，所述外侧线路层包括多个导电连接垫，移除所述第二干膜获得所述线路载板。
8.一种封装结构，其特征在于，包括：
线路基板，所述线路基板包括一第一基材层和二内侧线路层，所述二内侧线路层分别设置于所述第一基材层的相对两侧，每一所述内侧线路层包括多个细线路、多个第一线路和多个第二线路；
电子元件，所述电子元件设于所述细线路上；
粘接结构，所述粘接结构包括一第二基材层、第一粘接层和第二粘接层，所述第一粘接层和第二粘接层分别设置于所述第二基材层的相对两侧，所述第一粘接层连接于所述内侧线路层，所述第一粘接层上开设有一贯穿的开口，所述开口对应于所述电子元件设置；贯穿所述粘接结构设有多个外侧导通体，所述导通体连接于所述第一线路和所述第二线路；
外侧线路层，所述外侧线路层包括多个导电连接垫，所述导电连接垫背离所述第二粘接层的表面与所述第二粘接层背离所述第二基材层的表面大致平齐，所述导电连接垫通过所述外侧导通体电性连接于所述内侧线路层。
9.如权利要求8所述的封装结构，其特征在于，所述封装结构还包括导电膏体，所述导电膏体设置于所述细线路与所述电子元件之间，所述导电膏体和所述外侧导通体的材质都为添加磁性粒子的锡膏。
10.一种显示组件，其特征在于，包括显示屏模组及如权利要求8至9中任一项所述的封装结构，所述显示屏模组设置于所述外侧线路层上，所述显示屏模组电性连接所述导电连接垫；所述电子元件为驱动芯片。
CN202210699084.7A 2022-06-20 2022-06-20 封装结构及其制作方法、显示组件 Pending CN117316774A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210699084.7A CN117316774A (zh) 2022-06-20 2022-06-20 封装结构及其制作方法、显示组件
TW111125435A TWI823461B (zh) 2022-06-20 2022-07-06 封裝結構及其製作方法、顯示組件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210699084.7A CN117316774A (zh) 2022-06-20 2022-06-20 封装结构及其制作方法、显示组件

Publications (1)

Publication Number Publication Date
CN117316774A true CN117316774A (zh) 2023-12-29

Family

ID=89235840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210699084.7A Pending CN117316774A (zh) 2022-06-20 2022-06-20 封装结构及其制作方法、显示组件

Country Status (2)

Country Link
CN (1) CN117316774A (zh)
TW (1) TWI823461B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005032489B3 (de) * 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
EP2114579B1 (en) * 2007-01-02 2019-09-11 Ormet Circuits, Inc. Methods to produce high density, multilayer printed wiring boards from parallel-fabricated circuits and filled vias
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof

Also Published As

Publication number Publication date
TWI823461B (zh) 2023-11-21
TW202401718A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
US7889509B2 (en) Ceramic capacitor
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
KR101155624B1 (ko) 임베디드 인쇄회로기판 및 제조방법
JP2010205772A (ja) Ｉｃ搭載基板、プリント配線板、及び製造方法
JPH1056099A (ja) 多層回路基板およびその製造方法
JP2008288298A (ja) 電子部品を内蔵したプリント配線板の製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
CN107516764B (zh) 天线结构及其制作方法
US6442043B1 (en) Chip assembly module of bump connection type using a multi-layer printed circuit substrate
JP4798237B2 (ja) Ｉｃ搭載基板、及び多層プリント配線板
EP1976350B1 (en) Method and structure for RF antenna module
US9474159B2 (en) Component-embedded board and method of manufacturing same
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JPH0794868A (ja) 多層配線基板及びその製造方法
CN117316774A (zh) 封装结构及其制作方法、显示组件
JP3897278B2 (ja) フレキシブル配線基板の製造方法
CN111834232B (zh) 一种无特征层结构的转接载板及其制造方法
KR20090102119A (ko) 임베디드 인쇄회로기판 및 그 제조방법
CN113964093A (zh) 封装结构及其制备方法
TWI830436B (zh) 具有電磁遮罩結構的封裝模組及其製作方法
CN114391304B (zh) 板对板连接结构及其制作方法
JP2001119148A (ja) Ｉｃチップ内蔵多層基板及びその製造方法
TWI769010B (zh) 異質基板結構及其製作方法
US20230137841A1 (en) Circuit carrier and manufacturing method thereof and package structure
US20220071010A1 (en) Circuit board structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination