KR20000075994A - 수직형 상호 접속 전자 어셈블리와 이것에 유용한 조성물 - Google Patents

수직형 상호 접속 전자 어셈블리와 이것에 유용한 조성물 Download PDF

Info

Publication number
KR20000075994A
KR20000075994A KR1019997008080A KR19997008080A KR20000075994A KR 20000075994 A KR20000075994 A KR 20000075994A KR 1019997008080 A KR1019997008080 A KR 1019997008080A KR 19997008080 A KR19997008080 A KR 19997008080A KR 20000075994 A KR20000075994 A KR 20000075994A
Authority
KR
South Korea
Prior art keywords
volume
printed wiring
wiring board
dielectric
composition
Prior art date
Application number
KR1019997008080A
Other languages
English (en)
Other versions
KR100546533B1 (ko
Inventor
캐더린 에이. 갈라게르
고란 에스. 마티자세빅
프래딥 갠히
엠. 알버트 카포테
Original Assignee
오르멧 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오르멧 코포레이션 filed Critical 오르멧 코포레이션
Publication of KR20000075994A publication Critical patent/KR20000075994A/ko
Application granted granted Critical
Publication of KR100546533B1 publication Critical patent/KR100546533B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31529—Next to metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Conductive Materials (AREA)

Abstract

본 발명에 따르면, 다층 인쇄 회로 기판이 제공되는데, 그 구조는 복수의 층(a)-(c), 즉 (a) 하부 회로층, (b) 비어 상호 접속층, (c) 상부 회로층을 포함하여, 원하는 다층 구조를 이룬다. 본 발명의 다른 양태는 콤포넌트 또는 다이가 부착된 다층 인쇄 회로 기판에 관한 것으로, 그 구조는 (a) 단층 또는 다층 인쇄 회로 기판; (b) 적절한 유전체내에 패턴화되어 있는 도전성 접착 조성물을 갖는 비어 상호 접속층, 여기서 적절한 유전체는 인홰 회로 기판과 콤포넌트 또는 다이간의 접착력을 제공하고, 도전성 접착 조성물은 인쇄 회로 기판의 접속 패드와 부착된 콤포넌트 또는 다이간의 전기적 상호 접속 및 접착력을 제공한다; (c) 상기 적절한 패턴화된 유전체를 이용하여 인홰 회로 기판에 부착되는 면적 어레이 콤포넌트 패키지 또는 베어 다이를 포함한다.

Description

수직형 상호 접속 전자 어셈블리와 이것에 유용한 조성물{VERTICALLY INTERCONNECTED ELECTRONIC ASSEMBLIES AND COMPOSITIONS USEFUL THEREFOR}
다층 인쇄 배선 기판(Printed Wiring Boards; PWB's)이 널리 알려져 있다. 예를 들어, 미국특허 제4,921,777호, 제4,897,338호, 제4,642,160호, 제4,645,733호 및 제3,791,858호 참조. 그러나, 다층 PWB를 제조하는 종래의 방법은 여러 면에서 단점이 있다. 특히, 높은 회로 밀도를 요구하는 다층 인쇄 회로에 관련해서는 종래 기술의 방법은 여러 면에서도 특히 수직 전기적 상호 접속을 달성하는 방법에 관련하여 문제점을 드러내고 있다.
현재 개선된 수직 상호 접속 재료와 프로세스의 개발을 위한 다양한 기술의 개발이 행해지고 있다. PWB 산업이 스루홀(through-hole)에서 부품의 표면 장착으로 크게 변동됨에 따라 비어(vias)는 수직 상호 접속을 위한 수단에 지나지 않게 되었다. 또한, 휴대형 전자 산업의 급속한 성장과 복잡해진(정교해진) 소형 팩터 부품(factor components) 및 큰 부피의 모듈에 대한 필요성은 새로운 고 밀도 수직 상호 접속 기술의 필요성을 발생시켰다. 과거에는 비교적 시장이 작아 이 정도의 정교함을 갖는 제품이면 세라믹과 증착 박막 기술로 요구를 충족시킬 수 있었다. 그러나, 이러한 기술은 고객이 PWB업계에서 만큼 효과적으로 구입할 수 있을 정도의 인프라스트럭쳐와, 비용대 효율, 또는 저렴한 재료와의 조화를 이루지 못하고 있었다. 반대로 종래의 PWB 기술은 등록의 제한, 인쇄 및 에칭 기술의 해상 능력, 그리고 직경 6 mil 미만인 드릴 비트의 짧은 수명 때문에 고밀도에 대한 요구조건이 비용면에서 효율적이 되거나 또는 수율이 높아지도록 할 수 없었다.
PWB에서 비어홀(via holes)은 통상 기계적으로 천공(drilled)되어 도금된다. 종래의 PWB 설계에서 비어홀들은 부착물들을 위한 장소(site)와 스루홀 부품을 위한 상호 접속을 제공하여 양 측면 회로(double sided circuit)의 전면과 배면을 상호 접속하고, 다층 회로 기판의 내부층으로부터의 접속을 라우트하기 위해 사용되었다. 연관된 외형(geometries)과 수지의 비균일면 그리고 노출된 강화제 (reinforcement)로 인해 이러한 스루홀 비어들은 표면 회로 트레이스(surface circuit traces)에 비해 금속화가 곤란하다. 적층된 다층 PWB를 통해 비어들을 천공하는 것은 저렴하게 드릴(cost-effectively drill)될 수 있는 귀중한 영역(valuable real estate)을 비어의 사이즈 때문에 낭비하는 것이 되고, 큰 캡쳐 패드는 드릴된 모든 포인트에서의 상호 접속을 필요로 하지 않는 층에서의 공간의 상실과 높은 수율을 요구하였다. 이 때문에, 층-층을 기초로한 수직 상호 접속이 다층 PWB 제조에서 인기를 얻고 있다. 그뿐 아니라, 레이저, 포토리소그래피, 및 플라즈마 에칭 등의 기술을 이용하여 작은 미소비어(microvias)들을 형성하고 있다. 종래의 회로층들을 신뢰성 있게 상호 접속할 수 있는 도전체들로 상기 미소비어들을 충진할 수 있도록 하기 위한 재료와 기술의 필요성이 대두되고 있다.
층-층 수직 전기적 상호 접속을 만들기 위해 현재 이용가능한 방법들은 도전성 폴리머 후막 잉크(conductive polymer thick film inks), 납땜 충진(solder filling), 이방성 접착제(anisotropic adhesive), 무전해 도금, 그리고 카본, 팔라듐, 플라즈마 증착 시드층을 이용한 다양한 직접 금속화 기술을 채택하는 여러 방안을 포함하고 있다. 이러한 모든 처리 중에서도 처음 3개 만이 비어를 직접 플러그하는데 이용된다. 나머지는 전부 원하는 배럴 두께 또는 플러그를 얻기 위해 전해 도금 단계를 요구하고 있다.
폴리머 후막 잉크(Polymer thick film inks; PTF's)는 통상 세라믹 기판 업계에서 채택되고 있는 기술과 개념을 이용하여 비어 내에 스크린 또는 스텐실 인쇄(stencil-printed)된다. 이들 재료는 간단한 2단계의 처리 충진(fill)과 큐어(cure)를 제공한다. PTF's가 처리의 단순화, 고밀도, 저비용, 낮은 처리 온도 등을 제공하고 있지만, PTF's는 본 명세서에서 참조되는 미국 특허 제5,376,403호에 설명된 바와 같이 낮은 신뢰성과 부적절한 성능을 나타내고 있다.
솔더 분출(solder jetting)과 솔더 페이스트 스텐실링(solder paste stenciling)이 선택적 애플리케이션을 위해 비어 충진(via filling)에 채택되고 있다. 솔더 분출에서 요구되고 있는 바와 같이, 하나씩 비어에 볼들을 적층하는 것은 부분 마다(per part) 비어의 제한된 개수를 갖는 상당한 최종 애프리케이션 (very high-end applications)에 적용할 수 있을 뿐인 시간 소모적인 처리임이 명백하다. 솔더 페이스트 스텐실링은 비용면에서 상당히 효과적인 대안이다. 그러나, 솔벤트 및 솔더 페이스트 스텐실링을 위해 채택되고 있는 플럭스들은 현저한 보이드와 부식 문제를 야기시킨다. 2가지 접근 모두 연속 어셈블리 동작시의 잠재적인 솔더 재용융(potential solder remelt)으로 인해 신뢰성과 관련된 문제들을 겪게된다.
비등방성 도전막 접착제들은 여과 임계치(percolation threshold) 이하 레벨에서 도전성 입자들과 로드되는 열가소성 폴리머막(thermoplastic polymer films)이다. 조립하는 동안 베어 패드 금속막(bare pad metallizations) 사이에는 막이 놓여지고 대향하는 본드패드들 사이에 도전성 입자를 트랩(entrap)하기 위해 압력이 가해진다. 이러한 기술이 비록 관심을 끌 정도로 간단하기는 하지만, 이 기술은 초박 본드라인(ultra-thin bond line)(〈1 mil)으로부터의 크로스토크(cross-talk)와, 낮은 신호 속도와 운반 용량, 깨지기 쉬운 콘택트(fragile contacts)와, 낮은 열 도전성과, 잘못 배치된 충진제(filler)로부터의 오픈 및 쇼트에 대한 잠재적인 가능성(potential)과, 열가소성 폴리머의 낮은 화학적 저항(chemical resiatance)을 포함한 무수한 잠재적인 문제점을 나타낸다.
무전해 구리 도금(electroless copper plating), 연속 전기 도금을 위한 비어벽에 시드층을 형성하기 위한 가장 보편적인 방법은 각각의 단계 사이에 2-3회의 행굼(renses)을 요구하는 8단계 처리이다. 기판은 과망간산염(permanganate)으로 에칭되고, 산으로 세척(acid cleaned)된 후 조절(conditioned)되며, 외부 표면으로부터 조건제(conditioning agent)를 제거하기 위해 고 미세에칭(microetched)되며, 세척 후, 촉매 작용이 미치게 하여(catalyzed)(통상 콜로이달 Pd-Sn), 염산 (hydrochloric)(Pd를 노출시키기 위해)으로 가속된 후, 마지막으로 도금된다. 도금액(plating solution)은 환원제(reducing agent)(포름알데히드 또는 하이포아인산염(hypophosphite) 중 어느 하나), 코퍼 솔트(copper salts), 이 코퍼 솔트를 용액 내에 유지시키기 위한 킬레이트 시약(chelating agent)(예를 들어, EDTA, 알카놀 아민, 글리콜산, 주석염(tartarates) 등을 함유하고 있다. 이러한 모든 화학적 처리는 매우 엄격한 제어를 요구하고 있고, 아주 적은 오염 물질(even small levels of contaminants)에 의해서도 악영향을 받을 수 있다. 무전해 구리 도금을 수행하기 위해 본 명세서에서 설명되고 있는 처리에 기초하면, 왜 이러한 기술을 이용하여 비어(vias)들을 금속화(메탈라이징)하는 것이 표준 PWB 제조에서 가장 낮은 수율 처리가 되는지를 용이하게 식별할 수 있다. 더욱이 무전해 구리 도금은 처리의 복잡성과 위험한 화학적 용법(hazardous chemical usage) 모두를 고려할 때 탁월하다. 전기 도금을 용이하게 하기 위해 비어벽(vias walls)을 시트 코팅하기 위한 대안적인 방법은 일반적으로 환경에 덜 치명적이지만, 처리에 있어서 복잡하기는 마찬가지이거나 그 이상이다.
수직 상호 접속을 위한 컨덕터를 제공하기 위해 현재 이용할 수 있는 추가적인 대안은 회로층위의 콘택트 패드를 제외한 전체를 마스크하여 원하는 핀 높이로 전기도금하는 것이다. 이러한 처리는 상당히 값비싼 결점을 나타낸다. 더욱이, 형성된 핀들은 의도한 대로 처리되지 않아(non-compliant), 적층하는 동안 상부 회로층이 변형되고 관통(piercing)된다.
유사한 베인(vein)에서 집적 회로(IC)의 패키지 사이즈는 베어 다이 상의 입력/출력(I/O) 패드들이 직접 또는 인터포우저(interposer)를 통해 그리드 패턴 상의 솔더열(solder columns) 또는 볼을 이용하여 회로 기판에 접속되는 영역 어레이 기술을 이용함으로써 현저하게 감소되어 왔다. 고밀도 다층 PWB's 와 같이, 베어 다이 또는 그 패키지를 재분배 회로에 접속하는 가장 효율적인 방안은 수직으로 직접 상호 접속하는 것이다. 통상 이러한 상호 접속은 솔더, 와이어 본딩, PTF 접착제 등을 이용하여 조인트-조인트를 기초로 달성된다. 이어서 이러한 조인트들은 캡슐화(encapsulated)되어야 하고, 이들 사이의 공간은 적절한 신뢰성을 달성하도록 충진되어야 한다. 솔더가 채택되는 경우, 이들 2처리간의 클리닝 단계 역시 필요할 수도 있다. 이들 처리 단계 모두 시간 소모적이지만 항상 성공적인 것은 아니다. 따라서, 이러한 영역 어레이형 부품의 조립을 위해 처리가 보다 용이하면서 수직 상호 접속을 신뢰할 수 있는 기술이 필요하다.
발명의 목적
2층 PWB's, 멀티층 PWB 어셈블리, 영역 어레이 전자 부품 어셈블리 등의 준비에 이용하기 위한 특수한 비어 구조를 제공하는 것이 본 발명의 목적이다.
다층 인쇄 회로와 상당한 상호 접속 밀도(very high interconnection densities)를 갖는 어셈블리를 제공하는 것이 본 발명의 목적이다.
상기한 특수 비어 구조의 준비를 위해 종래 기술의 결함을 극복한 도전성 접착 조성물(conductive adhesive compositions)을 제공하는 것이 본 발명의 또 다른 목적이다.
처리의 복잡성, 비용 및/또는 종래의 PWB와 세라믹 메탈라이제이션 기술에 의해 수직 전기적 상호 접속을 발생시키는 것과 연관된 처리 온도를 현저히 낮추는 것이 본 발명의 목적이다.
본 발명은 전자적 패키징에 유용한 수직으로 상호 접속된 전자 어셈블리(즉, "비어(Vertically interconnected electronic assemblies; vias)"에 관한 것으로, 특히 도전성 접착 조성물(conductive adhesive compositions)을 소결시켜 일시적 액상(transient liquid phase)을 채택하여 준비된 구조물(structures)에 관한 것이다. 이러한 조성물을 이용하여 준비된 구조물은 패턴화된 수직 전기 상호 접속이 요구되는 경우(예를 들어, 커넥터, 반도체 칩, 영역 어레이 패키지 등)에 다층 인쇄 회로 기판과 기타 다층 구조물의 준비 시에 채택될 수도 있다.
도 1은 하부 회로층(45)과, 일시적 액상 신터링 도전성 접착제(35)를 채택하는 비어 상호 접속층을 포함하는 유전체(25)와, 상부 회로층(15)을 가지는 3층 회로(three-layer circuit)의 개념도이다.
도 2는 일시적 액상 신터링 도전성 접착제(35)로 준비된 비어 상호 접속층(60)을 사용하여 다층 회로에 부착되는 부품(예를 들어 베어 다이(10))의 개념도이다. 다층 회로는 구리 PWB 패드(40)와, PWB 기판(50)과, 관통 본드-플라이 유전체(30) 및 다이 I/O 패드(20)를 구비한다.
도 3은 관통 유전체 내의 미경화 상태(uncured state)의 본 발명에 따른 도전성 접착제의 개념도이다. 도면에서, 참조부호 55는 유전체를 나타내고, 70은 금속 입자를 나타내며, 80은 합금 입자를 나타내고, 85는 미경화 도전성 접착제의 유기적 구성(organic constituent)을 나타낸다.
도 4는 관통 유전체에서 비어 내의 경화 상태의 본 발명에 따른 도전성 접착제의 개념도이다. 도면에서 참조 부호 55는 유전체를 나타내고, 65는 함금 금속망을 나타내며, 75는 도전성 접착제의 유기적 구성의 가교결합(crosslinking)에 의해 생성된 폴리머 망(polymeric network)을 나타낸다.
다음과 같은 복수의 층 (a) - (c)으로 이루어진 구조인 다층 인쇄 회로 기판에 관한 본 발명의 한 양상에 있어, 바람직한 다수의 층 (a) 하부 회로 층(bottom circuit layer); (b) 비어 상호 접속층; 및 (c) 상부 회로층(top circuit layer)이 얻어진다.
본 명세서에서 이용하기 위해 고려된 상부 및 하부 회로층들은 표준 서브트랙티브(standard subtractive)와 신규의 첨가 회로 기판 제조 기술에 의해 가요성 또는 경식(rigid), 폴리머, 복합(composite) 또는 금속 기판상에 제조될 수 있다.
본 발명에 따라 제공된 비어 상호 접속층은 적절한 유전 재료(electric materials) 형태로 패턴화된 전기 도전성 접착제 조성물(electrically conductive adhesive compositions)을 가지고 있으며, 상기 적절한 유전 재료는 하부 회로층과 상부 회로층 사이에 접착을 제공하며, 전기 도전성 접착제 조성물은 하부 회로층과 상부 회로층의 접속 패드 사이에 전기적 상호 접속과 접착을 제공한다.
부착된 부품 또는 다이를 구비하는 다층 인쇄 배선 기판에 관한 본 발명의 또다른 양상에 따르면, 본 발명의 구조물은
(a) 단일 또는 다층 인쇄 배선 기판과;
(b) 적절한 유전 재료 - 상기 적절한 유전 재료는 인쇄 회로 기판과 부품 또는 다이 사이에 접착을 제공하며, 전기 도전성 접착제 조성물은 상기 인쇄 회로 기판 및 상기 부착된 부품 또는 다이 사이에 전기적 상호 접속과 접착을 제공함 - 형태로 패턴화된 전기 도금성 접착제 조성물을 갖는 비어 상호 접속층과;
(c) 상기 적절히 패턴화된 유전 재료를 사용하여 상기 인쇄 배선 기판층에 부착되는 영역 어레이 부품 패키지 또는 베어 다이로 이루어진다.
본 발명의 구조에 있어서의 수직 전기적 상호 접속은 USP 제5,376,403호에 설명되어 있는 바와 같은 도전성 접착 조성물(conductive adhesive compositions)에 의해 달성되며, 상기 특허의 내용은 본 명세서에서 참조되었다. 본 발명에서의 사용을 위해 고안된 전기 도전성 접착제 조성물은 솔더 분말(solder powder), 플럭싱 특성과 반응성 모노머 또는 폴리머를 갖는 잠재(latent) 또는 화학적으로 보호된 가교제(crosslinking agent)로 이루어진다. 의도된 최종 사용에 좌우되는, 본 발명에서의 사용을 위해 고안된 조성물은 다음과 같은 3개 이상의 물질 즉, 비교적 높은 용융 금속 분말(이하, 금속 분말)과; 보다 낮은 융점의 금속 분말(이하, 솔더 분말)과; 플럭싱제(fluxing agent)의 기능도 하는 가교제와; 결합제(바인더; binder)와; 반응성 모노머 또는 폴리머를 포함하고 있다.
이러한 조성물은 종래의 인쇄 배선 기판 완성체(finishes)와 야금적으로(metallurgically) 적합하기 때문에, 이들은 추가층을 기존의 인쇄 배선 기판(pre-existing printed wiring boards) 상에, 다층 구조물 내에 종래의 복수의 인쇄 배선 기판을 전기적으로 상호 접속시키거나 또는 부품 등을 부착하기 위한 특수한 비어 구조를 생성하는데 사용될 수 있다. 이렇게 생성된 다층 구조물은 높은 상호 접속 밀도와, 양호한 전기 도전성과, 회로층들간의 강한 야금술적 접속과, 얇은 다층 프로파일 등의 제공을 포함하는 몇몇 관점에서 비교적 낮은 비용면에서 전적으로 유리하다.
본 발명에 따르면, 특수한 수직 상호 접속 어셈블리(specialty vertical interconnection assembly; Via) 구조물이 제공되며, 상기 구조물은
(i) 바라는 형태 및 패턴으로 관통되어 수직 상호 접속 경로를 형성하는 유전체 재료와;
(ii) 상기 관통된 유전체의 홀 내에 충진되는 한정된 전기 도전성 일시적 액상 신터링(transient-liquid-phase sintering ; TLPS) 조성물을 포함하고 있다.
본 발명의 또다른 실시예에 따르면, 특수한 비어 상호 접속 구조물이 제공되며, 이 구조물은
(i) 캡슐화된 금속화 유전체(encapsulated metallized dielectric)를 포함하고, 캡슐화제는 원하는 패턴으로 금속화 표면으로부터 선택적으로 제거되며;
(ii) 한정된 전기 도전성 TLP 조성물들로 상기 캡슐화제 내에 형성되는 비어-포스트(via-posts)를 포함하여 상기 조성물이 상기 금속화 표면에 전기적으로 상호 접속되고 있다.
본 발명의 또 다른 실시예에 따르면, 특수한 비어 구조물이 제공되며, 이 구조물은
(i) 금속화된 유전체와;
(ii) 한정된 전기 도전성 접착제 TLP 조성물로 형성되어 원하는 비어 구성(via configuration)으로 상기 금속화 유전체와 접촉하는 도전성 접착제 포스트(conductiveb adhesive posts)를 포함하고 있다.
본 발명의 실제적인 사용을 위해 고안된 도전성 접착제 조성물은 2가지 주성분(primary components) 즉, 저융점 금속(low melting point metal(또는 금속 합금 분말))과; 주 플럭싱제(primary fluxing agent)로도 작용하는 잠재 또는 보호 경화제로 이루어지는 가교제를 포함하고 있다.
의도한 최종 용도에 따라서, 본 발명의 양호한 조성물은 다음중 3개 이상을 포함한다.
(1) 저융점 금속 또는 금속 합금 분말(솔더);
(2) 주 플럭싱제로서도 작용하는, 잠복 또는 보호 경화제를 포함하는 가교제;
(3) 선택적, 고융점 금속 또는 금속 합금 분말;
(4) 선택적, 결합제
(5) 선택적으로, 상기 경화제에 의해 가교될 수 있는 반응성 모노머 또는 폴리머 (이하, "모노머"라 함); 및
(6) 선택적, 금속 첨가제
본 발명을 실현하는데 있어서 채택된 조성물은 종종 적어도 하나의 용매도 포함하고; 상기 조성물은 또한 접착제, 리올로지(rheology) 또는 땜납력 (solderability)과 같은 특정 특성을 향상시키기 위해 기타 다른 접착제를 포함할 수도 있다. 조성물은, 성분 (4) 및/또는 (5)중 하나를 포함해야 하며, 대안적으로, 보호 호모폴리머라이저블 수지(protected homopolymerizable resin)의 경우에서와 같이 (4) 및/또는 (5)가 결합되어 하나의 핵종(species)으로 될 수도 있다.
상술한 조성물을 준비할 때, 성분 (1) 내지 (6)의 비율은 상당한 범위로 변할 수 있고, 한번 경화되면 적당한 전기적 열적 도전성 물질을 생산한다.
일반적으로, 경화한 후의 조성물은 10-3ohm-cm 이하의 벌크 저항을 갖는다. 이 도전성 범위는 다음 범위 내의 성분 (1) 내지 (6)을 갖는 많은 조합(정식화(formulations))에 의해 만족될 수 있다.
성분 (1) : 조성물 부피의 5-60%;
성분 (2) : 조성물 부피의 2-60%;
성분 (3) : 부피의 5-65%;
성분 (4) : 부피의 0-35%;
성분 (5) : 부피의 0-35%; 및
성분 (6) : 부피의 0-10%
양호하게는, 조성물은 5×10-5ohm-cm 이하의 벌크 저항을 갖는다. 이 특성은 다음 범위 내의 성분 (1) 내지 (6)을 갖는 많은 조합에 의해 만족될 수 있다.
성분 (1) : 조성물 부피의 6-40%;
성분 (2) : 조성물 부피의 7-50%;
성분 (3) : 부피의 8-60%;
성분 (4) : 부피의 0-12%;
성분 (5) : 부피의 0-28%; 및
성분 (6) : 부피의 0-5%
여기서 사용하기로 계획한 저융점 금속 또는 금속 합금 분말 (1)은, (3)의 금속 분말보다 융점이 낮은 합금 또는 기타 다른 금속뿐만 아니라, Sn, Bi, Pb, Cd, Zn, Ga, In, Te, Hg, Tl, Sb, Se, Po 등일 수 있다. 전형적으로, 분말은 평균 입자 직경이 1 내지 40 미크론이고; 양호하게는, 평균 입자 직경은 고융점 금속 입자의 평균 직경 이하이고, 입자 크기 분포는 고융점 금속 분말 (존재하는 경우)과 거의 동일한 것이 바람직하다. 솔더 합금의 주된 필요 조건은 조성물에 폴리머를 투화(vitrification)하기 전에, 솔더 합금이 조성물에 흘러들어가야 한다는 것이다. 이렇게 되기 위해서는, 솔더 합금이 고융점 금속(3)을 쉽게 젖게 해야 한다. 이런 이유로, 주석 합금이 이상적이다. 본 발명을 실현하는데 채택된 솔더 분말은 바람직하게 Sn 및 Pb를 함유한다.
가교제(2)의 주된 특징은, 비보호 형태로, 산이나 강한 베이스(base)로서 작용한다는 것이다. 대부분의 산 및 강한 베이스는, 금속에서 산화물을 제거할 수 있기 때문에, 플럭싱제로서도 작용한다. 그러나, 이들이 조성물에서 반응 형태로 남아있으면, 수지를 조기에 가교하거나 금속 분말과 반응하여 소비된다. 본 발명에 따라 사용하기에 적합한 보호 경화제의 주된 특성은, 금속 분말을 플럭스시켜 수지를 가교할 필요가 있을 때까지 주로 미반응 상태로 남아있다는 것이다. 화학적으로 또는 열적으로 트리거된 핵종으로 상기 경화제를 화학적으로 바인딩하여 솔더 분말이 녹는 시점 또는 그 부근에서만 반응하게 함으로써 보호를 행할 수 있다. 보호는, 예를 들면, 솔더 분말의 녹는 시점 또는 그 부근에서만 경화제를 배출(release)하는 미반응 재료로 이루어진 쉘(shell)로 경화제를 캡슐화함으로써 기계적으로도 행할 수 있다.
당 기술에 공지된 가교제(2)는 무수물, 카르복시기 산, 아미드, 이미드, 아민, 알콜/페놀, 알데히드/케톤, 니트로 화합물, 니트릴, 카바메이트, 이소시안산염, 아미노산/펩타이드, 티올(thiol), 술폰아미드, 세미카바존, 옥심(oximes), 히드라존, 시아노히드린, 요소, 인 에스테르/산, 티오포스포릭 에스테르/산, 인 에스테르/산, 아인산염, 포스폰아미드, 또는 폴리머를 경화하고 산 또는 강한 베이스가 되는 당 기술의 숙련자에게 공지되어 있는 다른 용제를 포함한다. 보호 그룹은 일반적으로 사용된 경화제에 특정되며, 일반적으로 모든 경화제에 대해 적용할 수 있는 것은 아니다. 전형적인 보호 그룹은 카르복시기 산, 아미드, 알콜, 알킬 할로겐, 산 할로겐, 티올(thiols), 요소, 알킬 실란, 디아조알칸, 올레핀, 아민, 아민-올, 디아민 폴리올 등을 포함한다. 또한, 경화제는 아조메탄, 아세탈, 케탈, 전이 금속 조성물(complexes), 또는 다른 경화제 선구 물질의 형성에 의해 보호될 수 있다. 많은 이러한 보호 그룹 및 보호되는 경화제에 대해 특정한 조성물이 있다.
전형적으로, 고융점 금속 또는 금속 합금 분말(3)은, 존재하는 경우, 구리 분말이지만, 은, 알루미늄, 금, 백금, 팔라듐, 베릴륨, 로듐, 니켈, 코발트, 철, 몰리브덴 및 이 금속들의 고융점 합금도 대안적으로 사용될 수 있다. 구리 분말은 가스 원자화에 의해 생성된 것처럼 구형 또는 거의 구형으로 되는 것이 바람직하다.
결합제(4)는 경화제, 금속 촉매, 또는 수산기 그룹-베어링제에 의해 가교될 수 있는 임의의 수지일 수 있다. 이러한 요구 조건을 만족시키는 수지는, 에폭시, 페놀, 노발락(novalac) (둘 다 페놀 및 크레졸), 폴리우레탄, 폴리이미드, 비스말레이미드, 말레이미드, 시안 에스테르, 폴리비닐 알콜, 폴리에스테르, 폴리우레아 등을 포함하나 이에 국한되지는 않는다. 다른 수지 시스템이 경화제, 금속 촉매, 또는 수산기 그룹-베어링제에 의해 가교될 수 있도록 변형될 수 있다. 이러한 수지의 예로는, 아크릴, 고무 (부틸, 니트릴 등), 폴리아미드, 폴리아크릴레이트, 폴리에스터, 폴리술폰, 폴리에틸렌, 폴리프로필렌, 폴리실록산, 폴리비닐 아세테이트/폴리비닐 에스테르, 폴리올레핀, 시아노아크릴레이트, 폴리스티렌 등이 있다. 전형적으로, 수지가 다음과 같은 기능 그룹: 중합화를 위해 반응 사이트로서 작용하는, 당 기술에 숙련된자에게 공지된, 무수물, 카르복시기 산, 아미드, 이미드, 아민, 알콜/페놀, 알데히드/케톤, 니트로 화합물, 니트릴, 카바메이트, 이소시안산염, 아미노산/펩티드, 티올, 술폰아미드, 세미카바존, 옥심, 히드라존, 시아노히드린, 요소, 인 에스테르/산, 티오포스포릭 에스테르/산, 인 에스테르/산, 아인산염, 포스폰아미드, 술폰 에스테르/산 또는 다른 작용 그룹중 적어도 하나를 포함하도록 변형될 수만 있으면 본 발명에서 어떠한 수지도 작용할 수 있다. 예를 들면, 폴리올레핀은 본 발명에서는 수지로서 적합하지 않을 수 있는데, 왜냐하면 바인딩을 위한 반응 사이트가 없고 접착 특성이 약하기 때문이다. 그러나, 카르복시기 폴리올레핀은 적당한 가교제와 조화되면 작용한다. 이들의 조합이나 가교 불가능 열가소성 수지와 같은 다른 수지들도 성분 (4)로서 사용될 수 있다. 현재는 다기능 에폭시 수지와 페놀계 에폭시 수지를 조합한 것이 바람직하다.
여기서 사용하기로 계획한 모노머(5)는, 경화제, 금속 촉매, 또는 수산기 그룹-베어링제에 의해 가교될 수 있는 임의의 핵종, 모노머 또는 중합체일 수 있다. 일반적으로, 이들은 비교적 낮은 분자량을 갖기 때문에 결합제와는 구별이 된다. 바람직한 반응성 모노머(5)는 적어도 하나의 작용 그룹을 포함하고, 가교제(2) 및 결합제(4)와의 가교를 위한 반응 사이트(들)로서, 2개 이상의 작용 그룹을 포함하는 것이 바람직하다. 전형적인 작용 그룹은, 에폭시드(epoxide), 아미드, 아민, 알콜, 알릴, 아크릴레이트, 메타크릴레이트, 시아네이트 에스테르, 및 말레이미드를 포함하나 이들에 국한되는 것은 아니다. 양호한 반응성 모노머는 비스페놀 A이다.
선택적인 금속 첨가제(6)가, 고융점 금속(3) 또는 저융점 합금(1) 상의 코팅을 위해, 분리 입자(separable particles)로서 첨가될 수 있다. 입자 첨가제의 바람직한 크기는 0.1 내지 50㎛이다. 금속 첨가제는 붕소, 알루미늄, 크롬, 철, 니켈, 아연, 갈륨, 은, 팔라듐, 백금, 금, 인듐, 안티몬, 비스무트, 텔루르, 망간, 인, 코발트 등으로부터 선택된 임의의 금속일 수 있다. 현재 바람직한 금속 첨가제는 은, 니켈, 갈륨 및 금을 포함한다.
특정한 요구 조건을 만족시키기 위해 본 발명에서 사용하기에 적합한 조성물의 특성을 향상시키기 위한 첨가제를 사용할 수도 있다. 접착 촉진제, 습윤제, 및 점성 조절제가 최종 재료의 도전성을 크게 변화시키지 않고 특성을 향상시키는 낮은 레벨로 사용될 수 있는 몇 안 되는 첨가제이다. 다양한 유연화제 또한 이러한 포뮬레이션에 부가될 수 있다.
본 발명을 실현하는 데에 사용되는 도전성 접착 조성물은 다음과 같은 유리한 특성을 갖는다.
(a) 고체 구리에 근접한 벌크 도전성 (종래의 조성물로는 얻어질 수 없음);
(b) 경화된 조성물의 우수한 납땜력;
(c) 구리 피복 에폭시 인쇄 배선 기판 적층물에 비견할만한 접착 강도;
(d) 고온 및 높은 상대 습도에서 저하되는 저항을 갖는 최종 생산물에 대한 높은 내부식성;
(e) 폴리머 인쇄 배선 기판에 적합한 낮은 처리 온도; 및
(f) 종래의 PWB 제조 방법보다 공정의 수가 현저히 적은 제조 공정
본 발명 이전, 지금까지는 하나의 조성물에서 이러한 특성의 조합을 성취하는 것이 불가능했었다.
본 발명의 구조를 준비하는데 사용된 조성물은 많은 바람직한 특성을 가질 수 있다. 본 발명을 실현하는데 사용된 조성물의 도전성은, 고레벨의 은이나 구리 입자를 열경화성 또는 열가소성 수지 결합제에 포함(incorporate)하고 전류 운반이입자의 기계적 접촉(mechanical contact)에 좌우되는 두꺼운 도전성 폴리머막의 성능보다 우수하다. PTF 조성물에 사용된 금속 내용물과는 반대로, 본 발명의 조성물은 금속 입자들 간의 야금부(metallurgical joints)를 형성하기 위해 일시적 액상 신터링(TLPS)으로서 알려져 있는 공정이 행하여지는 고융점 금속과 비교적 낮은 저융점 합금의 조합을 이용한다.
신터링은, 세라믹 기술에서 다층 기판의 배선을 제조하는데 사용되는 기술로서 잘 알려져 있다. 그러나, 이 기술에서는, 유기 결합제를 제거하고 완전한 농도화를 위해 금속 산화물을 감소시키는데 700℃를 초과하는 공정 온도가 이용된다. 반대로, 몇몇 야금 시스템은 350℃ 이하의 온도에서 TLPS 공정이 행해질 수 있다. TLPS는 저융점 금속 또는 합금을 그의 융해 온도로 상승시키는데 특징이 있으며, 이때 TLP는 더 높은 융점 금속 또는 합금으로 확산된다. 이렇게 형성된 새로운 합금은 생성되었을 때 금속화되고 완전히 새로운 융점을 갖는다. TLPS 공정에서 사용된 금속의 적절한 선택은 본래의 저융점 합금의 융점보다 상당히 높은 온도에서 다시 녹는 조성물을 제공할 수 있다. 이러한 특성은 본 발명을 실현하는데 있어서 용이하게 사용될 수 있고, 따라서 본 발명의 조성물이, 조성물에 원래 형성된 금속 매트릭스를 다시 녹이지 않고도, 다수의 순차로 처리된 층 및 표준 솔더링 동작시에 사용될 수 있다.
본 발명을 실현하는데 사용된 조성물의 접착 특성, 기계적 강도 및 내부식성은, 용해제를 첨가할 필요가 없기 때문에, 종래 기술의 조성물보다 훨씬 우수하였다. 본 발명을 실현하는데 사용된 조성물은 완전히 가교되고, 그 모든 성분은 경화시에 화학적으로 고정된다. 금속의 환원 흐름의 반응인 부산물도 화학적으로 폴리머 매트릭스의 형태로 이루어지는 것으로 보인다. 이 조성물은 도전성 수직 연결을 생성하는데 적합하다.
상술한 도전성 접착제 TLPS 포뮬레이션에 기초하여 수직 연결을 갖는 다층 인쇄 회로를 생성하는데 적당한 방법중 하나는, 일련의 얇은 기판 사이에 형성된 비어 또는 통로 사이에 있는 본드-플라이로 시작된다. 그 다음, 도전성 조성물이 원하는 인쇄 회로 패턴으로 기판들 각각에 도포되고, 각 층은 통상 서로 다르다. 조성물은 경화되거나, 단순히 건조되어 경화되지 않은 상태로 남아있을 수도 있지만, 얇은 기판은 압력하에서 서로 정렬되어 적층된다. 적층 압력은 얇은 기판 내의 비어 및 통로를 통해 전도층들이 서로 연결되도록 하고, 이러한 연결은 비어 내의 상술한 도전성 접착 조성물이 다른 측의 동일한 접착 조성물의 회로 패드와 접촉하는 곳에서 이루어진다. 조성물의 경화는 적층 공정 이전, 그 도중 또는 적층 공정이 끝난 후에 행해진다. 다층 인쇄 회로가 생성된다. 이러한 방식으로 다층 구조물을 준비하면, 고밀도의 연결이나 비교적 적은 비용의 얇은 다층 프로파일을 제공하는 등 여러면에서 이점이 있다.
대안적 방식은 상술된 TLPS 도전성 접착 조성물을 사용하는 애플리케이션 전용의 비어 구조와 종래의 PWB 기술을 결합하는 것이다. 표준 인쇄-에칭 기술로 달성될 수 있는 트레이스의 밀도에 대한 제한은 없으나, 다층 회로 밀도의 주된 한정 사항은 비어 및 그것의 연관 캡쳐 패드(associated capture pad) 및 경로 문제이다. 본 발명의 조성물 및 방법을 사용하면 이러한 의존성을 상당히 저감시킬 수 있다. 또한, 본 명세서에서 그대로 참고된 U.S. 특허 출원 번호 제08/483,079호에 기술된 바와 같은 대안적인 PWB 기술과 결부하여 본 명세서에서 기술된 TLPS 조성물을 사용함으로써 밀도 증가를 달성할 수 있다.
본 발명의 구조는 비어 패턴을 생성하는 관통형의 유전체를 사용하여 형성될 수 있다. 이러한 유전체는, 다양한 방식, 예를 들어, 레이저 드릴링, 기계적 드릴링, 플라스마, 반응성 이온 또는 화학 에칭, 포토리소그래피, 기계적 펀칭 기술 또는 본 기술 분야의 숙련자에게 알려진 또 다른 방식으로 관통될 수 있다. 그 후, 비어는 종래의 다양한 스텐실 프린팅 기술을 이용하여 TLPS 도전성 접착 조성으로 충진될 수 있다. 충진은, 보조 압력 또는 주변 압력 스텐실링, 잉크젯 또는 주사기와 같은 각 지점 실시 방식, 의사의 블레이딩(doctor blading) 또는 본 기술 분야의 숙련자에게 공지되어 있는 또 다른 방식으로 달성될 수 있다.
그 후, 도전체 조성물은 원하는 경우 선택적으로 경화될 수 있다. 적절한 경화는 최소 5 초간 약 80-320 ℃의 범위 내에서 관리된다. 프린트 해상도는 관통형 유전체의 해상도에 의해서만 제한된다. 그 후, 이렇게 생성된 비어 층은 정렬되고 2개의 PWB 사이에 적층되어, 다층 프린트 회로를 생성한다. 부가적 회로층 및 충진된 관통형 유전체는 원하는 경우 적층되어, 소망의 다양한 다층 회로를 형성할 수 있다.
본 발명의 다른 특징에 있어서, 금속화된 유전체 또는 회로 패드 상에 도전성 접착 비어-포스트를 제조함으로써 수직형 전기적 상호 접속 구조(vertical electrical interconnect structure)가 생성될 수 있다. 유전체 상의 금속화는 패터닝되거나 패터닝되지 않을 수 있으며, 회로 패드는 PWB 회로, 성분 패키지 또는 베어 기판의 재분배 회로라 칭할 수 있다. 도전성 접착 비어-포스트는, 본 기술 분야의 숙련자에게 공지되어 있는 여러 방식으로 제조될 수 있다. 그러한 방식들 중 한가지 방식에 있어서, 금속화 또는 회로 패드는, 전기적으로 상호 접속될 필요가 있는 금속 패드를 노출시키도록 정의된 레이저 드릴링, 기계적 드릴링, 반응성 이온 또는 화학 에칭, 또는 포토리소그래피 처리되는 중합체 유전체로 캡슐화될 수 있다. 그 후, TLPS 도전성 접착 조성물이 비어 내에 충진되고, 상술된 관통형 유전체 비어층 기술에서 사용된 것과 동일한 방식으로 적당한 정도로 경화된다.
다른 방식에 있어서, 적절한 방식(예를 들어, 스텐실 프린팅, (벗겨낼 수 있는 포토레지스트와 같은) 임시 중합체 가이드로 의사의 블레이딩, 잉크 젯팅 등)으로 금속 패드 상에 포스트가 직접 장착된 후, 적절한 유전체 재료로 둘러싸이거나 적절한 유전체 재료가 삽입된다. 상술된 구조들 중 하나의 구조를 제조하기 위해 본 명세서에서 사용하려는 적절한 유전체로는 열경화성 또는 열가소성 수지가 포함된다. 유전체는 한측 또는 양측 상에서 금속화되지 않거나 금속화되어 다양한 2층 및 다층 PWB 구조의 제조를 조정한다. 어느 한가지 방식으로 생성된 블라인드 비어는 10-2500 ㎛ 정도의 치수를 가질 수 있다. 이렇게 형성된 비어-포스트 장착 회로는 부가적 회로 및 유사한 구조와 결합되어 소망의 다양한 다층 PWB를 제조한다.
높은 회로 밀도를 필요로 하는 다층 PWB에서 수직 상호 접속울 제공하는 것 외에, 본 발명의 구조는 많은 응용에서 사용될 수 있다는 것을 발견하였다. 본 발명의 한가지 응용은 고 밀도의 회로를 저 밀도의 회로와 접속시키는 것이다. 이러한 구성은 PWB의 소정 영역에서만 고 밀도가 필요한 경우에 유용하다. 필요한 경우에만 고 밀도의 회로를 부가함으로써, 제조 비용이 상당히 절감될 수 있으며, 수율 이득(yield gain)이 얻어질 수 있다. 본 발명에서 사용되는 도전성 접착 조성물은 대부분의 회로 금속화에 적합하므로, 본 발명의 수직 상호 접속 구조에 의해서도 층 단위로 회로 금속화 변형이 조정될 수 있다.
또 다른 응용은, 베어 기판 또는 영역 어레이 성분 패키지를 PWB에 접속하기 위해 본 발명의 구조를 사용하는 것이다. 대안으로, 본 발명의 구조는 베어 기판을 그것의 패키지에 전기적으로 상호 접속시키는데 사용될 수 있다. 비어-포스트 장착 회로 상에 베어 기판 또는 패키지를 배치하거나, 결합되도록 기판, 성분 패키지 또는 접속되는 회로 소자들 사이에 본 발명의 충진된 관통형 유전체 구조를 배치하여 적절한 기구(예를 들어, 적외선 오븐, 대류형 오븐, 유도 가열 장치, 응축 가열 방식 또는 본 기술 분야의 숙련자에게 공지되어 있는 또 다른 방식으로)에서 경화시킴으로써 상호 접속이 달성될 수 있다. 본 발명의 구조를 사용하면, 하나의 처리 단계에서 결합 및 캡슐화를 완벽히 할 수 있다.
본 발명은, 설명을 위한 다음의 실시예를 참조하여 보다 용이하게 이해할 수 있으며, 본 명세서에 첨부된 특허청구범위에 정의되어 있는 본 발명의 범위를 어떠한 방식으로든 제한하는 것으로 이해되어서는 안된다.
실시예 1
2층의 구리로 피복된 폴리이미드(copper-clad polyimide) 사이에 수직 상호 접속이 이루어진다. 양측 상에 1 밀의 접착제(pyralux bond-ply)가 피복된 1 밀의 폴리이미드 시트를 포함하는 본드-플라이 재료(bond-ply material)는 2, 4 및 6 밀의 홀(holes)로 레이저 드릴링된다. 본드-플라이는 한 면상에 보호 커버 시트를 갖는다. 상술된 일시적 액상 규화 도전성 접착 조성물은 본드-플라이로 닥터 블레이드되고 85℃에서 30분간 처리되어 부분적으로 경화된다. 그 후, 2층의 구리로 피복된 폴리이미드 사이에 본드-플라이가 배치되고 표준 적층 조건(램프를 380 ℉까지 가열시키며, 이러한 조건이 약 1시간 동안 유지됨)에서 적층된다.
수직 상호 접속 결합부의 횡단면도는 TLPS 도전성 접착 조성물로 비어를 균일하게 충진시키는 것을 보여준다. 2, 4 및 6 밀의 비어 홀은 TLPS 도전성 접착제에 의해 양호한 충진 및 회로 층들간의 양호한 접속을 보여준다. 경화된 조성물은 상호 관통형 중합체 네트워크를 갖는 TLPS 금속 합금 네트워크를 보여준다. 비어의 상호 접속의 횡단면도는 또한 상부 회로층과 하부 회로층에 대한 합금 접속을 보여주며 안정한 야금적 접촉(metallurgucal contact)을 제공한다.
실시예 2
2개의 삽입된 비어 패터닝된 본드-플라이 시트로 적층되는 3개의 2층 전기 회로를 사용하여 6층 회로가 제조된다. 2개의 본드-플라이 시트(2 밀의 폴리이미드의 양측 상의 1밀의 접착제)는 릴리스 층(release layer)으로 인해 보호되고 6 밀의 비어 홀로 패터닝된다. 그 후, 비어는 TLPS 도전성 접착제로 충진된다. TLPS 도전성 접착제의 경우에 적층 이전에는 부분 경화 단계가 사용되지 않는다. 2층의 가요성 회로는 9 밀의 패드를 갖는다. 그 후, 2개의 본드-플라이가 3개의 2층 가요성 회로들 사이에 정렬되고 표준 적층 조건(램프를 420 ℉까지 가열시키며, 이러한 조건이 약 1시간 동안 유지됨)에서 적층된다.
횡단면도는 6 밀의 충진된 비어와 9밀의 패드 사이의 정렬된 수직 상호 접속을 보여준다. 비어 상호 접속은 비어 홀의 균일한 충진 및 상부 패드와 하부 패드에 대한 합금 접속을 보여주며, 6층의 적층 구조에 안정한 야금적 접촉을 제공한다.
실시예 3
2층의 구리로 피복된 폴리이미드 사이에 수직 상호 접속이 이루어진다. 상기 층들중 하나의 층 상에 캡슐화된 커버코트가 증착되고 레이저에 의해 상기 커버코트로 6 밀의 홀이 도입된다. 상술된 TLPS 도전성 접착제는 캡슐화된 홀 내로 스텐실되고 대류형 오븐에서 85℃에서 30분 동안 그리고 증기 오븐에서 215℃에서 2분간 부분적으로 경화된다. 그 후, 접착제는 캡슐화된 홀에서 TLPS 도전성 접착제로 구리로 피복된 폴리이미드와 구리로 피복된 다른 폴리이미드의 시트 사이에 배치되며 표준 적층 조건에서 적층된다.
수직 상호 접속 결합부의 횡단면도는 회로층들간의 양호한 도전성 접착 조성 충진 및 접속을 보여준다.
실시예 4
2층의 구리로 피복된 폴리이미드 사이에 수직 상호 접속이 이루어진다. 상기 층들중 하나의 층 상에 포토레지스트가 증착되고 6 밀의 홀이 포토레지스트에서 포토이미지된다. TLPS 도전성 접착제는 포토레지스트 홀 내로 스텐실되어 부분적으로 경화된다. 포토레지스트는 구리로 피복된 폴리이미드로부터 벗겨져, TLPS 도전성 접착제로 이루어진 포스트를 남긴다. 그 후, TLPS 도전성 접착제 포스트로 구리로 피복된 폴리이미드와 다른 구리로 피복된 폴리이미드의 시트 사이에 관통 본드-플라이가 배치되며 표준 적층 조건에서 적층된다.
수직 상호 접속 결합부의 횡단면도는 TLPS 도전성 접착제에 의한 양호한 충진 및 2개의 회로층들간의 양호한 접속을 보여준다.
실시예 5
폴리이미드 상의 2개의 단일층의 구리 회로들 사이에 수직 상호 접속이 이루어진다. 본드-플라이 시트(2 밀의 폴리이미드의 양측 상의 1밀의 접착제)는 릴리스 층으로 인해 보호되고 6 밀의 비어 홀로 패터닝된다. 그 후, 비어는 TLPS 도전성 접착제로 충진된다. TLPS 도전성 접착제의 경우에는 부분적 경화 단계가 사용되지 않는다. 2개의 단일 면 가요성 회로는 9 밀의 패드를 갖는다. 그 후, 본드-플라이가 2개의 가요성 회로들 사이에 배치되고 3개의 모든 층이 정렬된다. 그 후, 표준 적층이 수행된다(램프를 420 ℉까지 가열시킴).
각각의 수직 접속마다 전기적 저항이 측정되며 10 mΩ 미만의 저항이 측정된다. 횡단면도는 비어 홀의 균일한 충진 및 상부 패드와 하부 패드에 대한 합금 접속을 보여주며 안정한 야금적 접촉을 제공한다. -50℃와 +150℃ 사이의 100개의 열 쇼크 사이클(thermal shock cycle)로 이루어진 주변 환경 테스팅은 10% 미만의 저항 변화를 보여준다.
실시예 6
폴리이미드 상의 2개의 단일층의 구리 회로들 사이에 수직 상호 접속이 이루어진다. TLPS 도전성 접착제는 8 밀의 홀을 갖는 스텐실을 사용하여 양 회로 상의 9 밀의 패드 상에 스텐실된다. 그 후, TLPS 도전성 접착제 포스트는 부분적으로 경화된다. 양면 상에 2 밀의 접착제가 피복된 1 밀의 폴리이미드 시트를 포함하는 본드 플라이 재료는 클리어런스 홀로 레이저 드릴링된다. 그 후, 2개의 구리로 피복된 폴리이미드 시트 사이에 본드 플라이가 배치되며 3개의 모든 층이 정렬된다. 그 후, 표준 적층이 수행된다(램프를 420 ℉까지 가열시킴).
각각의 수직 접속마다 전기적 저항이 측정되며, 통상적으로 100 mΩ 미만의 저항이 측정된다.
실시예 7
2층의 고밀도 가요성 회로와 2층의 저밀도 프린트 회로 기판 사이에 수직 상호 접속이 이루어진다. TLPS 도전성 접착제는 가요성 회로의 50 밀 직경의 도금 패드 상에 스텐실된다. 그 후, TLPS 도전성 접착제 포스트는 부분적으로 경화된다. 그 후, 클리어런스 홀을 갖는 본드 플라이 재료는 고밀도의 가요성 회로와 저밀도의 프린트 회로 기판 사이에 배치되며 3개의 층이 적층된다. 그 후, 표준 적층이 수행된다.
전기적 접속이 검사되며 측정된 저항은 0.1 Ω 미만이다. 횡단면도는 TLPS 도전성 접착제와 구리 패드 사이의 연금적 접속을 나타낸다.
실시예 8
프린트 회로 기판 상에서 구리 합성물과 주석-납 합금 구리 패드 사이에 수직 상호 접속이 이루어진다. 회로 기판 상의 접속 패드와 측정 패드 사이의 전기적 접속은 15 mΩ에서 측정된다. 릴리스 층을 갖는 본드-플라이 시트( 2 밀의 폴리이미드의 양면 상의 1 밀의 접착제)가 62.5 밀의 비어 홀로 드릴링된다. TLPS 도전성 접착제가 비어 홀 내로 도포된다. 그 후, 본드-플라이가 프린트 회로 기판 상에서 콤포넌트와 패드 사이에 정렬된다. 이 조립체를 가열하는데 램프 IR 스테이션을 사용하는 리플로우 사이클(reflow cycle)이 사용된다. 총 사이클은 260 ℃의 피크 온도를 가지며 280초이다.
프린트 배선 기판 상에서 구리 합성물과 측정 패드 사이의 전기적 저항은 20 mΩ에서 측정되며, 5 mΩ의 비어 접속 저항을 나타낸다. 접착제 본드-플라이의 포스트 경화는 210 ℃에서 40분간 행해진다. 포스트 경화 후의 비어 접속 저항은 5 mΩ이다.
소정의 양호한 실시예를 참조하여 본 발명을 상세히 설명하였지만, 본 명세서에 기술되어 있고 청구되는 본 발명의 사상 및 범위를 벗어나지 않는 변형 및 변경이 행해질 수도 있을 것이다.

Claims (24)

  1. 특수한 수직 상호 접속 어셈블리(Vertical interconnection assembly; via) 구조에 있어서,
    (i) 수직 상호 접속 통로를 형성하도록 원하는 형태 및 패턴으로 구멍이 내어진 유전체; 및
    (ii) 구멍이 있는 유전체내의 홀에 채워지는 도전성의 일시적 액상 소결(transient-liquid-phase sintering: TLPS) 조성물을 포함하며,
    상기 도전성 TLPS 조성물은
    고융점 금속 5-65 부피%,
    저융점 금속 또는 금속 합금 5-60 부피%,
    결합제(binder) 0-35 부피%,
    잠복된 또는 화학적으로 보호된 가교제 2-60 부피%.
    반응성 모노머 또는 폴리머 0-35 부피%,
    금속 첨가제 0-10 부피%
    를 포함하고,
    상기 조성물은 상기 결합제 및/또는 상기 반응성 모노머 또는 폴리머를 포함하거나, 대안적으로 상기 결합제 및/또는 상기 반응성 모노머 또는 폴리머가 상기 화학적으로 보호된 가교제와 결합하여 상기 조성물의 단일 성분을 형성하는 구조.
  2. 제1항에 있어서, 상기 구멍이 있는 유전체의 한 면이 금속처리되어 있는 구조.
  3. 제1항에 있어서, 상기 구멍이 있는 유전체의 양 면이 금속처리되어 있는 구조.
  4. 제1항에 있어서, 상기 특수한 비어(via) 구조의 측면에 라미네이트된 두 개의 양면 인쇄 배선 기판을 더 포함하여 다층 회로를 형성하는 구조.
  5. 제1항에 있어서, 상기 특수한 비어(via) 구조의 측면에 라미네이트된 두 개의 다층 인쇄 배선 기판을 더 포함하여 다층 인쇄 배선 기판을 형성하는 구조.
  6. 제1항에 있어서, 면적 어레이 콤포넌트 패키지 및 인쇄 배선 기판을 더 포함하고, 상기 면적 어레이 콤포넌트 패키지와 상기 인쇄 배선 기판이 상기 특수한 비어(via) 구조에 의해 측면에 정렬 접속되어 조립된 인쇄 배선 기판을 형성하는 구조.
  7. 제1항에 있어서, 베어 다이 및 인쇄 배선 기판을 더 포함하고, 상기 베어 다이와 상기 인쇄 배선 기판이 상기 특수한 비어(via) 구조에 의해 측면에 정렬 접속되어 조립된 인쇄 배선 기판을 형성하는 구조.
  8. 제1항에 있어서, 베어 다이 및 콤포넌트 패키지를 더 포함하고, 상기 베어 다이와 상기 콤포넌트 패키지가 상기 특수한 비어(via) 구조에 의해 측면에 정렬 접속되어 패키지된 콤포넌트를 형성하는 구조.
  9. 특수한 비어(via) 상호 접속 구조에 있어서,
    (i) 캡슐화되고 금속처리된 유전체를 포함하되, 캡슐화제는 금속처리된 표면으로부터 원하는 패턴으로 선택적으로 제거되며;
    (ii) 상기 캡슐화제내에 도전성 조성물로 형성된 비어-포스트를 포함하여, 상기 조성물이 상기 금속처리된 표면에 전기적으로 상호 접속되며,
    상기 도전성 조성물은
    고융점 금속 5-65 부피%,
    저융점 금속 또는 금속 합금 5-60 부피%,
    결합제 0-35 부피%,
    잠복된 또는 화학적으로 보호된 가교제 2-60 부피%.
    반응성 모노머 또는 폴리머 0-35 부피%,
    금속 첨가제 0-10 부피%
    를 포함하고,
    상기 조성물은 상기 결합제 및/또는 상기 반응성 모노머 또는 폴리머를 포함하거나, 대안적으로 상기 결합제 및/또는 상기 반응성 모노머 또는 폴리머가 상기 화학적으로 보호된 가교제와 결합하여 상기 조성물의 단일 성분을 형성하는 구조.
  10. 제9항에 있어서, 상기 금속처리된 표면이 인쇄 배선 기판 회로 패드인 구조.
  11. 제9항에 있어서, 상기 금속처리된 표면이 면적 어레이 콤포넌트 패키지상의 회로 패드인 구조.
  12. 제9항에 있어서, 상기 금속처리된 표면이 베어 다이상의 회로 패드인 구조.
  13. 제9항에 있어서, 인쇄 배선 기판을 더 구비하며, 상기 인쇄 배선 기판은 상기 인쇄 배선 기판상의 회로 패드가 상기 특수한 비어(via) 구조내의 비어에 접속되도록 상기 비어 구조의 상부에 라미네이트되어 다층 인쇄 배선 기판을 형성하는 구조.
  14. 제9항에 있어서, 면적 어레이 콤포넌트 패키지를 더 구비하며, 상기 면적 어레이 콤포넌트 패키지는 상기 패키지상의 회로 패드가 상기 특수한 비어(via) 구조내의 비어에 접속되도록 상기 비어 구조의 상부에 부착되어 인쇄 배선 기판 어셈블리를 형성하는 구조.
  15. 제9항에 있어서, 베어 다이를 더 구비하며, 상기 다이는 상기 다이상의 회로 패드가 상기 특수한 비어(via) 구조내의 비어에 접속되도록 상기 비어 구조의 상부에 부착되어 인쇄 배선 기판 어셈블리를 형성하는 구조.
  16. 제9항에 있어서, 베어 다이를 더 구비하며, 상기 다이는 상기 다이상의 회로 패드가 상기 특수한 비어(via) 구조내의 비어에 접속되도록 상기 비어 구조의 상부에 부착되어 조립된 콤포넌트 패키지를 형성하는 구조.
  17. 특수한 비어(via) 구조에 있어서,
    (i) 금속처리된 유전체; 및
    (ii) 도전성 접착 조성물로 형성되고, 상기 금속처리된 유전체와 원하는 비어 형태로 접촉하는 도전성 접착 포스트를 포함하며,
    상기 도전성 접착 조성물은
    고융점 금속 5-65 부피%,
    저융점 금속 또는 금속 합금 5-60 부피%,
    수지 0-35 부피%,
    화학적으로 보호된 가교제 2-60 부피%.
    반응성 모노머 또는 폴리머 0-35 부피%,
    금속 첨가제 0-10 부피%
    를 포함하고,
    상기 조성물은 상기 결합제 및/또는 상기 반응성 모노머 또는 폴리머를 포함하거나, 대안적으로 상기 결합제 및/또는 상기 반응성 모노머 또는 폴리머가 상기 화학적으로 보호된 가교제와 결합하여 상기 조성물의 단일 성분을 형성하는 구조.
  18. 제17항에 있어서, 상기 금속처리된 유전체가 PWB 회로 패드인 구조.
  19. 제17항에 있어서, 상기 금속처리된 유전체가 면적 어레이 콤포넌트 패키지상의 회로 패드인 구조.
  20. 제17항에 있어서, 상기 금속처리된 유전체가 베어 다이상의 회로 패드인 구조.
  21. 제17항에 있어서,
    (i) 상기 비어 포스트에 의해 관통된 유전체 접착제와,
    (ii) 인쇄 배선 기판을 더 구비하며,
    상기 접착제와 상기 인쇄 배선 기판은 상기 인쇄 배선 기판상의 회로 패드가 상기 특수한 비어(via) 구조내의 비어에 접속되도록 상기 비어 구조의 상부에 라미네이트되어 다층 회로를 형성하는 구조.
  22. 제17항에 있어서,
    (i) 상기 비어 포스트에 의해 관통된 유전체 접착제와,
    (ii) 면적 어레이 콤포넌트 패키지를 더 구비하며,
    상기 접착제와 상기 면적 어레이 콤포넌트 패키지는 상기 패키지상의 회로 패드가 상기 특수한 비어(via) 구조내의 비어에 접속되도록 상기 비어 구조의 상부에 부착되어 인쇄 배선 기판 어셈블리를 형성하는 구조.
  23. 제17항에 있어서,
    (i) 상기 비어 포스트에 의해 관통된 유전체 접착제와,
    (ii) 베어 다이를 더 구비하며,
    상기 접착제와 상기 다이는 상기 다이상의 회로 패드가 상기 특수한 비어(via) 구조내의 비어에 접속되도록 상기 비어 구조의 상부에 부착되어 인쇄 배선 기판 어셈블리를 형성하는 구조.
  24. 제17항에 있어서,
    (i) 상기 비어 포스트에 의해 관통된 유전체 접착제와,
    (ii) 베어 다이를 더 구비하며,
    상기 접착제와 상기 다이는 상기 다이상의 회로 패드가 상기 특수한 비어(via) 구조내의 비어에 접속되도록 상기 비어 구조의 상부에 부착되어 패키지된 콤포넌트를 형성하는 구조.
KR1019997008080A 1997-03-06 1998-01-27 수직형 상호 접속 구조 및 이것에 유용한 조성물 KR100546533B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/813,809 US5948533A (en) 1990-02-09 1997-03-06 Vertically interconnected electronic assemblies and compositions useful therefor
US8/813,809 1997-03-06
US08/813,809 1997-03-06
PCT/US1998/001078 WO1998039781A1 (en) 1997-03-06 1998-01-27 Vertically interconnected electronic assemblies and compositions useful therefor

Publications (2)

Publication Number Publication Date
KR20000075994A true KR20000075994A (ko) 2000-12-26
KR100546533B1 KR100546533B1 (ko) 2006-01-26

Family

ID=25213460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997008080A KR100546533B1 (ko) 1997-03-06 1998-01-27 수직형 상호 접속 구조 및 이것에 유용한 조성물

Country Status (5)

Country Link
US (1) US5948533A (ko)
EP (1) EP0970480A4 (ko)
JP (1) JP3869859B2 (ko)
KR (1) KR100546533B1 (ko)
WO (1) WO1998039781A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538956B1 (ko) * 2000-02-22 2005-12-26 소니 케미카루 가부시키가이샤 접속재료
KR100956253B1 (ko) * 2007-06-18 2010-05-06 웨이어해유저 컴파니 폴리머 박막에서의 자기 정렬된 비아 홀의 조립

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2353528A (en) * 1998-04-22 2001-02-28 Multicore Solders Ltd Adhesive and encapsulating material with fluxing properties
GB9828656D0 (en) * 1998-12-23 1999-02-17 Northern Telecom Ltd High density printed wiring board having in-via surface mounting pads
US6344157B1 (en) 1999-02-12 2002-02-05 National Starch And Chemical Investment Holding Corporation Conductive and resistive materials with electrical stability for use in electronics devices
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
WO2001047013A1 (en) * 1999-12-21 2001-06-28 Advanced Micro Devices, Inc. Organic packages with solders for reliable flip chip connections
JP2001230551A (ja) * 2000-02-14 2001-08-24 Ibiden Co Ltd プリント配線板並びに多層プリント配線板及びその製造方法
US6319811B1 (en) * 2000-02-22 2001-11-20 Scott Zimmerman Bond ply structure and associated process for interconnection of circuit layer pairs with conductive inks
US6387507B1 (en) * 2000-03-31 2002-05-14 Polese Company, Inc. High temperature co-fired ceramic and low temperature co-fired ceramic combination electronic package device and method
EP1334513A2 (en) * 2000-11-14 2003-08-13 Henkel Loctite Corporation Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
US6800169B2 (en) * 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
US6534179B2 (en) 2001-03-27 2003-03-18 International Business Machines Corporation Halogen free triazines, bismaleimide/epoxy polymers, prepregs made therefrom for circuit boards and resin coated articles, and use
US6583201B2 (en) 2001-04-25 2003-06-24 National Starch And Chemical Investment Holding Corporation Conductive materials with electrical stability for use in electronics devices
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
US6660945B2 (en) 2001-10-16 2003-12-09 International Business Machines Corporation Interconnect structure and method of making same
US6926922B2 (en) * 2002-04-09 2005-08-09 Shipley Company, L.L.C. PWB manufacture
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
JP4551074B2 (ja) * 2003-10-07 2010-09-22 信越化学工業株式会社 硬化性オルガノポリシロキサン組成物および半導体装置
US7230318B2 (en) 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
KR100601483B1 (ko) * 2004-12-06 2006-07-18 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법
US7452568B2 (en) * 2005-02-04 2008-11-18 International Business Machines Corporation Centrifugal method for filing high aspect ratio blind micro vias with powdered materials for circuit formation
JP2007076327A (ja) * 2005-09-16 2007-03-29 Fujifilm Corp 電気接続構造、液体吐出ヘッド及びその製造方法並びに画像形成装置
US8063315B2 (en) 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7588951B2 (en) * 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US7807511B2 (en) * 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
US7696016B2 (en) * 2006-11-17 2010-04-13 Freescale Semiconductor, Inc. Method of packaging a device having a tangible element and device thereof
WO2008105867A1 (en) 2007-01-02 2008-09-04 Ormet Circuits, Inc. Methods to produce high density, multilayer printed wiring boards from parallel-fabricated circuits and filled vias
US20100001237A1 (en) * 2007-03-26 2010-01-07 Fornes Timothy D Method for producing heterogeneous composites
US20090032493A1 (en) * 2007-08-03 2009-02-05 Tsung Kuei Chang Method For Manufacturing Predetermined Pattern
EP2056655B1 (en) * 2007-09-03 2012-06-20 Panasonic Corporation Wiring board
US8221518B2 (en) * 2009-04-02 2012-07-17 Ormet Circuits, Inc. Conductive compositions containing blended alloy fillers
CN102803406B (zh) * 2009-06-12 2015-10-14 洛德公司 防止基底被雷击的方法
WO2011078918A2 (en) * 2009-11-05 2011-06-30 Ormet Circuits, Inc. Preparation of metallurgic network compositions and methods of use thereof
JP4913874B2 (ja) * 2010-01-18 2012-04-11 信越化学工業株式会社 硬化性オルガノポリシロキサン組成物および半導体装置
JP4616927B1 (ja) * 2010-02-25 2011-01-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
JP4713682B1 (ja) * 2010-02-25 2011-06-29 パナソニック株式会社 多層配線基板、及び多層配線基板の製造方法
US8809690B2 (en) * 2010-03-04 2014-08-19 Rogers Corporation Dielectric bond plies for circuits and multilayer circuits, and methods of manufacture thereof
US8348139B2 (en) 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
US10366836B2 (en) * 2010-05-26 2019-07-30 Kemet Electronics Corporation Electronic component structures with reduced microphonic noise
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP4859999B1 (ja) * 2010-12-21 2012-01-25 パナソニック株式会社 多層配線基板、多層配線基板の製造方法、及びビアペースト
JP4917668B1 (ja) * 2010-12-29 2012-04-18 パナソニック株式会社 多層配線基板、多層配線基板の製造方法
JP4795488B1 (ja) * 2011-01-18 2011-10-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8525338B2 (en) 2011-06-07 2013-09-03 Tessera, Inc. Chip with sintered connections to package
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
DE102011080729A1 (de) 2011-08-10 2013-02-14 Tesa Se Elektrisch leitfähige Haftklebemasse und Haftklebeband
DE102011080724A1 (de) * 2011-08-10 2013-02-14 Tesa Se Elektrisch leitfähige hitzeaktivierbare Klebemasse
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9056438B2 (en) 2012-05-02 2015-06-16 3M Innovative Properties Company Curable composition, articles comprising the curable composition, and method of making the same
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9583453B2 (en) 2012-05-30 2017-02-28 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material
US12053934B2 (en) 2012-06-18 2024-08-06 Ormet Circuits, Inc. Conductive film adhesive
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9005330B2 (en) 2012-08-09 2015-04-14 Ormet Circuits, Inc. Electrically conductive compositions comprising non-eutectic solder alloys
JP5599497B2 (ja) 2012-08-29 2014-10-01 有限会社 ナプラ 機能性材料
US11440142B2 (en) 2012-11-16 2022-09-13 Ormet Circuits, Inc. Alternative compositions for high temperature soldering applications
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
KR102099878B1 (ko) 2013-07-11 2020-04-10 삼성전자 주식회사 반도체 패키지
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
EP2839904B1 (en) 2013-08-21 2020-12-16 Napra Co., Ltd. Functional material
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
JP5885351B2 (ja) 2013-10-09 2016-03-15 有限会社 ナプラ 接合部及び電気配線
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9826630B2 (en) * 2014-09-04 2017-11-21 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US9515044B1 (en) * 2015-10-14 2016-12-06 Napra Co., Ltd. Electronic device, method of manufacturing the same, metal particle, and electroconductive paste
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
CN106658967B (zh) * 2015-10-30 2019-12-20 奥特斯(中国)有限公司 具有不同电荷密度的交替垂直堆叠层结构的元件载体
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US20180063967A1 (en) * 2016-08-26 2018-03-01 Tyco Electronics Corporation Interconnections Formed with Conductive Traces Applied onto Substrates Having Low Softening Temperatures
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
EP3638439B1 (en) 2017-06-12 2024-01-17 Ormet Circuits, Inc. Metallic adhesive compositions having good work lives and thermal conductivity, methods of making same and uses thereof
JP6628776B2 (ja) * 2017-09-14 2020-01-15 株式会社タムラ製作所 電極の接続方法および電子基板の製造方法
EP4029052A1 (en) * 2019-09-12 2022-07-20 Ormet Circuits, Inc. Lithographically defined electrical interconnects from conductive pastes

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541222A (en) * 1969-01-13 1970-11-17 Bunker Ramo Connector screen for interconnecting adjacent surfaces of laminar circuits and method of making
GB1353671A (en) * 1971-06-10 1974-05-22 Int Computers Ltd Methods of forming circuit interconnections
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
US3939559A (en) * 1972-10-03 1976-02-24 Western Electric Company, Inc. Methods of solid-phase bonding mating members through an interposed pre-shaped compliant medium
US3971610A (en) * 1974-05-10 1976-07-27 Technical Wire Products, Inc. Conductive elastomeric contacts and connectors
US3953924A (en) * 1975-06-30 1976-05-04 Rockwell International Corporation Process for making a multilayer interconnect system
SE404863B (sv) * 1975-12-17 1978-10-30 Perstorp Ab Forfarande vid framstellning av ett flerlagerkort
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
JPS54133450A (en) * 1978-04-10 1979-10-17 Hitachi Ltd Diffusion bonding method for different kind metal
US4285780A (en) * 1978-11-02 1981-08-25 Schachter Herbert I Method of making a multi-level circuit board
US4273593A (en) * 1979-06-25 1981-06-16 Scm Corporation Metal-joining paste and vehicle therefor
US4332341A (en) * 1979-12-26 1982-06-01 Bell Telephone Laboratories, Incorporated Fabrication of circuit packages using solid phase solder bonding
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module
US4478882A (en) * 1982-06-03 1984-10-23 Italtel Societa Italiana Telecomunicazioni S.P.A. Method for conductively interconnecting circuit components on opposite surfaces of a dielectric layer
US4645733A (en) * 1983-11-10 1987-02-24 Sullivan Donald F High resolution printed circuits formed in photopolymer pattern indentations overlaying printed wiring board substrates
US4519760A (en) * 1984-04-02 1985-05-28 Burroughs Corporation Machine for filling via holes in an integrated circuit package with conductive ink
JPS60214941A (ja) * 1984-04-10 1985-10-28 株式会社　潤工社 プリント基板
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
US4647508A (en) * 1984-07-09 1987-03-03 Rogers Corporation Flexible circuit laminate
US4685210A (en) * 1985-03-13 1987-08-11 The Boeing Company Multi-layer circuit board bonding method utilizing noble metal coated surfaces
US4915983A (en) * 1985-06-10 1990-04-10 The Foxboro Company Multilayer circuit board fabrication process
US4692839A (en) * 1985-06-24 1987-09-08 Digital Equipment Corporation Multiple chip interconnection system and package
US4634631A (en) * 1985-07-15 1987-01-06 Rogers Corporation Flexible circuit laminate and method of making the same
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4661204A (en) * 1985-10-25 1987-04-28 Tandem Computers Inc. Method for forming vertical interconnects in polyimide insulating layers
US4702792A (en) * 1985-10-28 1987-10-27 International Business Machines Corporation Method of forming fine conductive lines, patterns and connectors
US4874721A (en) * 1985-11-11 1989-10-17 Nec Corporation Method of manufacturing a multichip package with increased adhesive strength
US4902606A (en) * 1985-12-20 1990-02-20 Hughes Aircraft Company Compressive pedestal for microminiature connections
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
US5061548A (en) * 1987-02-17 1991-10-29 Rogers Corporation Ceramic filled fluoropolymeric composite material
US4849284A (en) * 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
US4755911A (en) * 1987-04-28 1988-07-05 Junkosha Co., Ltd. Multilayer printed circuit board
US4788766A (en) * 1987-05-20 1988-12-06 Loral Corporation Method of fabricating a multilayer circuit board assembly
JPH0754872B2 (ja) * 1987-06-22 1995-06-07 古河電気工業株式会社 二層印刷回路シ−トの製造方法
US4897338A (en) * 1987-08-03 1990-01-30 Allied-Signal Inc. Method for the manufacture of multilayer printed circuit boards
US4921777A (en) * 1987-08-03 1990-05-01 Allied-Signal Inc. Method for manufacture of multilayer printed circuit boards
US4922377A (en) * 1987-11-16 1990-05-01 Hitachi, Ltd. Module and a substrate for the module
FR2625042B1 (fr) * 1987-12-22 1990-04-20 Thomson Csf Structure microelectronique hybride modulaire a haute densite d'integration
US4841355A (en) * 1988-02-10 1989-06-20 Amdahl Corporation Three-dimensional microelectronic package for semiconductor chips
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US4868350A (en) * 1988-03-07 1989-09-19 International Business Machines Corporation High performance circuit boards
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
US4967314A (en) * 1988-03-28 1990-10-30 Prime Computer Inc. Circuit board construction
LU87259A1 (fr) * 1988-06-27 1990-02-28 Ceca Comm Europ Charbon Acier Procede et dispositif de traitement de signaux electriques provenant de l'analyse d'une ligne d'une image
US4810332A (en) * 1988-07-21 1989-03-07 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer copper interconnect
US5008997A (en) * 1988-09-16 1991-04-23 National Semiconductor Gold/tin eutectic bonding for tape automated bonding process
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
US4954313A (en) * 1989-02-03 1990-09-04 Amdahl Corporation Method and apparatus for filling high density vias
US5097393A (en) * 1989-05-15 1992-03-17 Rogers Corporation Multilayer interconnect device and method of manufacture thereof
US5049974A (en) * 1989-05-15 1991-09-17 Roger Corporation Interconnect device and method of manufacture thereof
US4995941A (en) * 1989-05-15 1991-02-26 Rogers Corporation Method of manufacture interconnect device
US5055425A (en) * 1989-06-01 1991-10-08 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US5030499A (en) * 1989-12-08 1991-07-09 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5716663A (en) * 1990-02-09 1998-02-10 Toranaga Technologies Multilayer printed circuit
US5538789A (en) * 1990-02-09 1996-07-23 Toranaga Technologies, Inc. Composite substrates for preparation of printed circuits
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
US5276955A (en) * 1992-04-14 1994-01-11 Supercomputer Systems Limited Partnership Multilayer interconnect system for an area array interconnection using solid state diffusion
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
US5274912A (en) * 1992-09-01 1994-01-04 Rogers Corporation Method of manufacturing a multilayer circuit board
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
WO1995013901A1 (en) * 1993-11-19 1995-05-26 Cts Corporation Metallurgically bonded polymer vias
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
US5498467A (en) * 1994-07-26 1996-03-12 W. L. Gore & Associates, Inc. Process for preparing selectively conductive materials by electroless metal deposition and product made therefrom
TW340132B (en) * 1994-10-20 1998-09-11 Ibm Structure for use as an electrical interconnection means and process for preparing the same
DE19511553C2 (de) * 1995-03-29 1997-02-20 Litton Precision Prod Int Verfahren zur Erzeugung elektrisch leitfähiger Strukturen, eine nach dem Verfahren erhaltene elektrisch leitfähige Struktur sowie Kombination zur Erzeugung elektrisch leitfähiger Strukturen
KR970010170A (ko) * 1995-08-31 1997-03-27 한승준 상대변위 조절용 쇽 업소버

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538956B1 (ko) * 2000-02-22 2005-12-26 소니 케미카루 가부시키가이샤 접속재료
KR100956253B1 (ko) * 2007-06-18 2010-05-06 웨이어해유저 컴파니 폴리머 박막에서의 자기 정렬된 비아 홀의 조립

Also Published As

Publication number Publication date
WO1998039781A1 (en) 1998-09-11
US5948533A (en) 1999-09-07
KR100546533B1 (ko) 2006-01-26
EP0970480A1 (en) 2000-01-12
JP2001513946A (ja) 2001-09-04
EP0970480A4 (en) 2005-07-20
JP3869859B2 (ja) 2007-01-17

Similar Documents

Publication Publication Date Title
KR100546533B1 (ko) 수직형 상호 접속 구조 및 이것에 유용한 조성물
KR100865060B1 (ko) 플렉스 리지드 배선판
US7049528B2 (en) Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module
US5615477A (en) Method for interconnecting a flip chip to a printed circuit substrate
JP3745335B2 (ja) 電子部品の製造方法及びその方法で得られた電子部品
US5840417A (en) Multilayer electrical devices comprising area bonding conductive adhesive preforms
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
US5922397A (en) Metal-plating of cured and sintered transient liquid phase sintering pastes
US6600224B1 (en) Thin film attachment to laminate using a dendritic interconnection
EP0793405A2 (en) Multilayer electronic assembly utilizing a sinterable composition and related method of forming
KR20060126832A (ko) 다층 적층 배선판
US20080110665A1 (en) Method for Connecting Printed Circuit Board
KR100304396B1 (ko) 반도체제조공정에서의평탄화를위한덴드라이트상호접속부재와그제조방법
JP2008004908A (ja) 回路板
JP2002329966A (ja) 多層配線板製造用配線基板及び多層配線板
JPH11168279A (ja) 多層回路基板及びその製造方法
JP4301152B2 (ja) バイアホール形成金属張積層板及びスルーホール形成アンクラッド板
JP4590088B2 (ja) フレキシブル基板素片、及び、多層フレキシブル配線板
JP2003282772A (ja) ピン付き配線基板およびそれを用いた電子装置
Kisiel Polymers for electrical connections in printed circuit boards
JP2007188985A (ja) 回路基板、回路基板の製造方法および回路板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140109

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150108

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 13