KR100867396B1 - 적층 기판의 제조 방법 - Google Patents
적층 기판의 제조 방법 Download PDFInfo
- Publication number
- KR100867396B1 KR100867396B1 KR1020060130774A KR20060130774A KR100867396B1 KR 100867396 B1 KR100867396 B1 KR 100867396B1 KR 1020060130774 A KR1020060130774 A KR 1020060130774A KR 20060130774 A KR20060130774 A KR 20060130774A KR 100867396 B1 KR100867396 B1 KR 100867396B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- adhesive sheet
- laminated
- board
- terminal portion
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0218—Composite particles, i.e. first metal coated with second metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0425—Solder powder or solder coated metal powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0568—Resist used for applying paste, ink or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
본 발명은 로우보드를 용이하고도 강고하게 접속할 수 있는 적층 기판의 제조 방법을 제공하는 것을 목적으로 한다.
제1 로우보드(12)의 단자부(12a) 상에, 열경화성수지 중에 제1 융점을 갖는 금속 입자의 표면에 이 제1 융점보다 낮은 온도의 제2 융점을 갖는 땜납을 도금하여 이루어지는 필러와 경화제를 함유시킨 접합 잉크(20)를 도포하는 공정과; 제2 로우보드(14)에, 제2 로우보드(14)의 단자부(14a)에 대응하는 부위에 관통 구멍(22)이 형성된 열경화성수지를 포함하는 접착 시트(24)를 접착하는 공정과; 제1 로우보드(12)와 제2 로우보드(14)를, 접착 시트(24)를 개재시키고 단자부끼리를 대향시켜, 가열, 가압하여 접착 시트(24) 및 접합 잉크(20)를 열경화시켜 일체화하는 공정을 포함하는 것을 특징으로 한다.
Description
도 1은 제1 기판 상에 제1 기판보다 작은 제2 기판을 적층한 상태의 적층 기판의 설명도.
도 2는 제1 기판 상에 제1 기판보다 작은 제2 기판을 적층하고, 제2 기판 상에 제3 기판을 적층한 상태의 적층 기판의 설명도.
도 3은 제1 기판에 제2 기판을 매립식으로 적층한 적층 기판의 설명도.
도 4는 크기가 동일한 제1 기판과 제2 기판을 적층한 적층 기판의 설명도.
도 5는 제1 기판의 표면 및 이면에 크기가 동일한 제2 기판을 적층한 적층 기판의 설명도.
도 6은 도 5의 제2 기판 상에 제3 기판을 적층한 적층 기판의 설명도.
도 7a 내지 도 7e는 적층 기판의 제조 방법의 제1 실시 형태를 도시한 공정도.
도 8a 내지 도 8d는 적층 기판의 제조 방법의 제2 실시 형태를 도시한 공정도.
도 9a 내지 도 9e는 적층 기판의 제조 방법의 제3 실시 형태를 도시한 공정도.
도 10a 내지 도 10e는 적층 기판의 제조 방법의 제4 실시 형태를 도시한 공 정도.
본 발명은 적층 기판의 제조 방법에 관한 것이다.
다층 배선 기판을 전기적으로 접속시키는 수단으로서, BGA나 LGA 등으로 형성되어 땜납 범핑에 의해 마더보드에 접속하는 방법이나, 와이어 본딩이나 스터드 범핑에 의해 전기적으로 접속하는 방법, 다층 배선 기판끼리를 고정핀 등에 의해 고정하여 단자 사이를 접촉시켜 전기적으로 접속하는 방법(일본 특허 공개 제2003-243797호 공보) 등이 있다.
특허 문헌 1 : 일본 특허 공개 제2003-243797호 공보
그런데, 상기한 바와 같이, 다층 배선 기판끼리를 고정핀에 의해 고정하여 단자 사이를 기계적으로 접촉시켜 전기적으로 접속하는 방법에서는, 고정핀, 그 밖의 부착 지그의 설계상의 변동, 조립 부품의 설계 치수에 변동 등이 있기 때문에, 접합면의 신뢰성이 불안정해지는 과제가 있다. 또한, 수작업에 의한 조립으로 되어 공정수를 필요로 한다고 하는 과제가 있다.
그래서, 본 발명은 상기 과제를 해결하기 위해 이루어진 것으로서, 그 목적으로 하는 바는 기판을 용이하고도 강고하게 접속할 수 있는 적층 기판의 제조 방 법을 제공하는 데에 있다.
본 발명은 상기 목적을 달성하기 위해서 다음 구성을 갖춘다.
즉, 본 발명에 따른 적층 기판의 제조 방법은 제1 기판과 제2 기판을, 절연층을 개재시키고 단자부를 대향시켜, 이 단자부 사이를 도전성 부재를 매개로 전기적으로 접속한 적층 기판의 제조 방법에 있어서, 상기 제1 기판의 단자부 상에, 열경화성수지 중에 제1 융점을 갖는 금속 입자의 표면에 상기 제1 융점보다 낮은 온도의 제2 융점을 갖는 땜납을 도금하여 이루어지는 필러와 경화제를 함유시킨 접합 잉크를 도포하는 공정과; 상기 제2 기판에, 이 제2 기판의 단자부에 대응하는 부위에 관통 구멍이 형성된 열경화성수지를 포함하는 접착 시트를 관통 구멍 내에 단자부가 위치하도록 하여 접착하는 공정과; 상기 제1 기판과 제2 기판을, 상기 접착 시트를 개재시키고 단자부끼리를 대향시켜, 위치 결정하여 적층하는 공정과;, 이 적층물을 가열, 가압하여 상기 접착 시트 및 접합 잉크를 열경화시켜 일체화하는 공정을 포함하는 것을 특징으로 한다.
또한, 상기 제1 기판은 마더보드이고, 상기 제2 기판은 마더보드보다 외형이 작은 하나 또는 복수개의 탑재 보드인 것을 특징으로 한다.
또는, 상기 제2 기판은 마더보드이고, 상기 제1 기판은 마더보드보다 외형이 작은 하나 또는 복수개의 탑재 보드인 것을 특징으로 한다.
또한, 본 발명에 따른 적층 기판의 제조 방법은 제1 기판과 제2 기판을, 절연층을 개재시키고 단자부를 대향시켜, 이 단자부 사이를 도전성 부재를 매개로 전기적으로 접속한 적층 기판의 제조 방법에 있어서, 상기 제1 기판에, 이 제1 기판 의 단자부에 대응하는 부위에 관통 구멍이 형성된 열경화성수지를 포함하는 접착 시트를 관통 구멍 내에 단자부가 위치하도록 하여 접착하는 공정과, 상기 관통 구멍 내에 단자부를 덮도록 하여, 열경화성수지 중에 제1 융점을 갖는 금속 입자의 표면에 이 제1 융점보다 낮은 온도의 제2 융점을 갖는 땜납을 도금하여 이루어지는 필러와 경화제를 함유시킨 접합 잉크를 충전하는 공정과; 상기 제1 기판과 제2 기판을, 상기 접착 시트를 개재시키고 단자부끼리를 대향시켜, 위치를 결정하여 적층하는 공정과, 이 적층물을 가열, 가압하여 상기 접착 시트 및 접합 잉크를 열경화시켜 일체화하는 공정을 포함하는 것을 특징으로 한다.
또한, 상기 제1 기판은 마더보드이고, 상기 제2 기판은 마더보드보다 외형이 작은 하나 또는 복수개의 탑재 보드인 것을 특징으로 한다.
또는, 상기 제2 기판은 마더보드이고, 상기 제1 기판은 마더보드보다 외형이 작은 하나 또는 복수개의 탑재 보드인 것을 특징으로 한다.
이하, 본 발명의 적합한 실시 형태에 대해서 첨부 도면과 함께 상세히 설명한다.
도 1 내지 도 6은 적층 기판(10)의 여러 가지 형태의 예를 도시한 설명도이다.
또한, 기판이란, 다층 배선 기판으로서 반도체 칩, 저항 소자, 콘덴서 소자 등의 전자부품을 아직 탑재하지 않은 것을 말한다.
도 1은 제1 기판(마더보드)(12) 상에 이 제1 기판(12)보다 외형이 작은 제2 기판(탑재 보드)(14)을 탑재한 예를 도시한다. 제2 기판(14)은 제1 기판(12)의 표 면 상 및/또는 이면 상에 하나 또는 복수개 탑재된다. 또한, 도 2에 도시된 바와 같이, 제2 기판(14) 상에 제3 기판(16)을 탑재하여도 좋다.
이 제3 기판(16)은 제2 기판(14)을 제1 기판으로 하면, 제2 기판(14)에 대해서는 제2 기판이 된다. 본 발명에 있어서는, 한 쌍의 기판의 한쪽을 제1 기판, 다른 쪽을 제2 기판으로 하고, 적층 기판이 3층 이상의 적층 기판이어도, 그 인접한 한 쌍의 기판이 청구항의 제조 방법을 채용하고 있으면, 본 발명의 범위에 포함된다.
도 3은 제1 기판(12)에 대하여 제2 기판(14)이 제1 기판(12) 표면 및/또는 이면 측에 하나 또는 복수개, 매립되어 탑재되어 있는 적층 기판(10)의 예를 도시한다.
제1 기판(12)과 제2 기판(14)은 동일한 크기의 것이어도 좋다. 도 4는 제1 기판(12)의 단면 측에, 도 5는 양면 측에 제1 기판(12)과 동일한 크기의 제2 기판(14)을 각각 탑재한 적층 기판(10)의 예를 도시하고, 도 6은 제2 기판(14) 상에 또한 제3 기판(16)을 탑재한 적층 기판(10)의 예를 도시한다.
어느 쪽이든, 이들 기판끼리의 적층 형태는 특별히 한정되지 않는다.
도 7은 적층 기판(10)의 제조 방법의 제1 실시 형태의 공정도이다.
우선, 도 7a에 도시된 바와 같이, 단자부(12a)를 갖는 제1 기판(12)의 이 단자부(12a) 상에 메탈마스크(18)를 이용하여 접합 잉크(20)를 인쇄(도포)한다. 21은 스키지이다. 도 7b는 그 단자부(12a) 상에 접합 잉크층이 형성된 상태를 도시한다.
또한, 단자부(12a)의 표면에는 미리 니켈을 하지(下地)로 하는 금도금 피막 으로 이루어진 보호 도금 피막(도시하지 않음)이 형성되어 있다.
접합 잉크(20)는 에폭시수지 등의 열경화성수지 중에 제1 융점을 갖는 금속 입자의 표면에 이 제1 융점보다 낮은 온도의 제2 융점을 갖는 땜납을 도금하여 이루어진 필러와 경화제를 함유시킨 접합 잉크를 이용한다. 금속 입자는 구리 입자가 바람직하다. 또한, 땜납은 주석-비스무트 합금 도금 피막이 바람직하다. 이들 필러의 함유량은 후기하는 가압, 가열 공정에서 열경화성수지를 경화시켰을 때에, 필러끼리 충분히 접촉하여 용융된 땜납에 의해 일체화되고, 충분한 도전성을 나타내는 양으로 한다. 이 접합 잉크(20)가 적층 기판(10)에 형성되었을 때, 단자부 사이를 전기적으로 접속하는 도전 부재가 된다.
에폭시수지의 경화제로서는 카르복실기, 아미노기, 페놀기 중 어느 하나의 종류를 갖는 화합물과, 아디프산, 호박산, 세바신산 중 어느 하나의 유기산을 포함하는 공지의 경화제를 이용할 수 있다.
또한, 열경화성수지는 에폭시수지로 한정되지 않는다.
다음에, 도 7c, 도 7d에 도시된 바와 같이, 단자부(14a)를 갖는 제2 기판(14)에 제2 기판(14)의 단자부(14a)에, 대응하는 부위에 관통 구멍(22)이 형성된 열경화성수지를 포함하는 접착 시트(24)를 관통 구멍(22) 내에 단자부(14a)가 위치하도록 하여 접착한다. 접착 시트(24)가 적층 기판(10)에 형성되었을 때의 절연층이 된다.
또한, 접착 시트(24)는 양면에 박리지(도시하지 않음)가 붙여진 점착성을 갖는 시트를 이용한다. 이 접착 시트(24)에 천공 가공을 행하여 관통 구멍(22)을 형 성하고, 한쪽 박리지를 벗겨 제2 기판(14)에 접착시키는 것이다.
다음에, 도 7e에 도시된 바와 같이, 제1 기판(12)과 제2 기판(14)을, 접착 시트(24)를 개재시키면서 단자부(12a, 14a)끼리를 대향시켜, 핀 등의 적절한 위치 결정 부재(도시하지 않음)에 의해 위치를 결정하여 적층한다. 그 때, 접착 시트(24)의 박리지를 벗겨 놓은 것은 물론이다.
계속해서, 진공 프레스 속에서 상기한 적층물을 가압, 가열하여 접합 잉크(20), 접착 시트(24)를 열경화시킴으로써 적층물을 일체화시켜서, 원하는 적층 기판(10)을 얻을 수 있다. 반도체 칩 등의 전자부품을 탑재하지 않는 기판끼리이므로, 진공 프레스에서의 가압, 가열을 행할 수 있다.
또한, 상기에서는, 제1 기판(12)의 단면 측에만 제2 기판(14)을 적층하였지만, 제1 기판(12)의 양면 측에 상기와 마찬가지로 하여 제2 기판(14)을 적층할 수 다.
또한, 도 3에 도시된 바와 같은, 제2 기판(14)이 매립식이 되는 적층 기판(10)을 얻기 위해서는 제2 기판(14)이 매립될 부위가 되는 제1 기판(12)의 부위를 한층 낮아지도록 제1 기판(12)을 형성해 두면 좋고(도시하지 않음), 상기와 같은 공정에 의해 제조할 수 있다.
상기한 바와 같이 적층물을 가압, 가열함으로써, 접합 잉크 중에서 필러는 주석-비스무트 땜납을 용융하여 일체화하는 동시에 단자부(12a, 14a)측의 보호 도금 층에서 금이 확산되고, 그 하지의 니켈과 상기 필러가 합금화됨으로써 강고하게 결합한다. 따라서, 기둥 형상의 도전 부재가 형성되어, 양호한 전기 특성을 얻을 수 있고, 또한 접합 강도도 높기 때문에, 열팽창율이 다른 기판끼리라도 그 단자부 사이의 전기적 접속이 확실하게 확보되어, 접속 신뢰성이 향상된다. 또한, 필러가 비교적 저온에서 용해되는 땜납 피막을 갖기 때문에, 열경화 온도를 비교적 저온으로 행할 수 있는 것도 열팽창율이 다른 기판끼리를, 변형을 적게 적층할 수 있는 요인이 된다. 또한, 반도체 칩 등의 전자부품을 탑재하지 않는 기판끼리이므로, 기판의 제조 과정에서 가압, 가열하여 접합 잉크를 열경화시키는 공정을 행할 수 있어, 단자부 사이를 강고하게 접속할 수 있는 것이다.
도 7에 도시된 실시 형태에서 제1 기판(12)을 마더보드로 하면, 제2 기판(14)이 하나 또는 복수개의 탑재 보드가 된다.
또는, 제1 기판(12)을 탑재 보드로 하고, 제2 기판(14)을 마더보드로 할 수도 있다.
이 경우도 도 8에 도시된 바와 같이, 우선, 제1 기판(12)의 단자부(12a) 상에 접합 잉크(20)를 인쇄(도포)한다(도 8a, 도 8b). 다음에, 단자부(14a)를 갖는 제2 기판(14)측에 관통 구멍(22)을 갖는 접착 시트(24)를 접착한다(도 8c). 계속해서, 제1 기판(12)과 제2 기판(14)을, 접착 시트(24)를 개재시키고 단자부(12a, 14a)끼리를 대향시켜, 위치를 결정하여 적층하고, 이 적층물을 가열, 가압하여 접착 시트(24) 및 접합 잉크(20)를 열경화시켜 적층 기판(10)을 형성할 수 있다(도 8d). 즉, 이 경우, 탑재 보드(12)의 단자부(12a)에 접합 잉크(20)를 도포하고, 마더보드(14) 측에 접착 시트(24)를 접착하는 것으로서, 도 7에 도시된 것과는 반대로 되어 있다.
도 9는 적층 기판(10)의 또 다른 제조 방법의 실시 형태를 도시한다.
우선, 도 9a, 도 9b에 도시한 바와 같이, 제1 기판(12)에, 이 제1 기판(12)의 단자부(12a)에 대응하는 부위에 관통 구멍(22)이 형성된 열경화성수지로 이루어진 접착 시트(24)를 관통 구멍(22) 내에 단자부(12a)가 위치하도록 하여 접착한다.
다음에, 도 9c, 도 9d에 도시된 바와 같이, 관통 구멍(22) 내에 단자부(12a)를 덮도록 하여, 열경화성수지 중에서 제1 융점을 갖는 금속 입자의 표면에 이 제1 융점보다 낮은 온도의 제2 융점을 갖는 땜납을 도금하여 이루어지는 필러와 경화제를 함유시킨 접합 잉크(20)를 충전한다.
계속해서, 도 9e에 도시된 바와 같이, 제1 기판(12)과 제2 기판(14)을 접착 시트(24)를 개재시키고 단자부(12a, 14a)끼리를 대향시켜 위치를 결정하여 적층하고, 이 적층물을 가열, 가압하여 접착 시트(24) 및 접합 잉크(20)를 열경화시켜 일체화하며, 적층 기판(10)을 얻을 수 있다.
본 실시 형태에서도, 단자부(12a, 14a) 사이가 강고하게 접합된 적층 기판(10)을 얻을 수 있다.
도 9에 도시된 실시 형태에서 제1 기판(12)을 마더보드로 하면, 제2 기판(14)이 하나 또는 복수개의 탑재 보드가 된다.
또는, 제1 기판(12)을 탑재 보드로 하고, 제2 기판(14)을 마더보드로 할 수도 있다.
이 경우도, 우선, 도 10a, 도 10b에 도시된 바와 같이, 제1 기판(12)에 이 제1 기판(12)의 단자부(12a)에 대응하는 부위에 관통 구멍(22)이 형성된 열경화성 수지를 포함하는 접착 시트(24)를 관통 구멍(22) 내에 단자부(12a)가 위치하도록 하여 접착한다.
다음에, 도 10c, 도 10d에 도시된 바와 같이, 관통 구멍(22) 내에 단자부(12a)를 덮도록 하여, 열경화성수지 중에서 제1 융점을 갖는 금속 입자의 표면에 이 제1 융점보다 낮은 온도의 제2 융점을 갖는 땜납을 도금하여 이루어지는 필러와 경화제를 함유시킨 접합 잉크(20)를 충전한다.
계속해서, 도 10e에 도시된 바와 같이, 제1 기판(12)과 제2 기판(14)을 접착 시트(24)를 개재시키고 단자부(12a, 14a)끼리를 대향시켜, 위치를 결정하여 적층하고, 이 적층물을 가열, 가압하여 접착 시트(24) 및 접합 잉크(20)를 열경화시켜 일체화하며, 적층 기판(10)을 얻을 수 있다.
즉, 이 경우, 탑재 보드(12) 측에 접착 시트(24)를 접착하고, 관통 구멍(22) 내에 접합 잉크(20)를 충전하는 것으로서, 도 9에 도시된 것과는 반대로 되어 있다.
본 발명에서는, 상기한 바와 같이 적층물을 가압, 가열함으로써, 접합 잉크 중의 필러는 땜납이 용융되어 일체화하는 동시에, 단자부와도 강고하게 결합한다. 따라서, 기둥 형상의 도전 부재가 형성되어, 양호한 전기 특성을 얻을 수 있고, 또한 접합 강도도 높기 때문에, 열팽창율이 다른 기판끼리라도 그 단자부 사이의 전기적 접속이 확실하게 확보되어 접속 신뢰성이 향상된다. 또한, 반도체 칩 등의 전자부품을 탑재하지 않는 기판끼리이므로, 기판의 제조 과정에서 가압, 가열하여 접 합 잉크를 열경화시키는 공정을 행할 수 있어서, 단자부 사이를 강고하게 접속할 수 있는 것이다.
Claims (10)
- 제1 기판과 제2 기판을, 절연층을 개재시키고 단자부를 대향시켜, 이 단자부 사이를 도전성 부재를 매개로 전기적으로 접속한 적층 기판의 제조 방법에 있어서,상기 제1 기판의 단자부 상에, 열경화성수지 중에 제1 융점을 갖는 금속 입자의 표면에 상기 제1 융점보다 낮은 온도의 제2 융점을 갖는 땜납을 도금하여 이루어지는 필러와 경화제를 함유시킨 접합 잉크를 도포하는 공정과;상기 제2 기판에, 이 제2 기판의 단자부에 대응하는 부위에 관통 구멍이 형성된 열경화성수지를 포함하는 접착 시트를 관통 구멍 내에 단자부가 위치하도록 하여 접착하는 공정과;상기 제1 기판과 제2 기판을, 상기 접착 시트를 개재시키고 단자부끼리를 대향시켜, 위치를 결정하여 적층하는 공정과;이 적층물을 가열, 가압하여 상기 접착 시트 및 접합 잉크를 열경화시켜 일체화하는 공정을 포함하고,상기 단자부는 하지의 니켈층과 상부의 금 도금층으로 형성되고,상기 접합 잉크의 금속 입자는 동(銅) 금속 입자인 것을 특징으로 하는 적층 기판의 제조 방법.
- 제1항에 있어서, 상기 제1 기판은 마더보드이고, 상기 제2 기판은 마더보드보다 외형이 작은 하나 또는 복수개의 탑재 보드인 것을 특징으로 하는 적층 기판의 제조 방법.
- 제1항에 있어서, 상기 제2 기판은 마더보드이고, 상기 제1 기판은 마더보드보다 외형이 작은 하나 또는 복수개의 탑재 보드인 것을 특징으로 하는 적층 기판의 제조 방법.
- 제1항에 있어서, 상기 접착 시트에, 표면 및 이면에 박리 시트가 붙여진 접착 시트를 이용하는 것을 특징으로 하는 적층 기판의 제조 방법.
- 제1항에 있어서, 상기 필러에 구리 입자의 표면에 주석-비스무트 합금 땜납 도금 피막을 형성한 것을 이용하는 것을 특징으로 하는 적층 기판의 제조 방법.
- 제1 기판과 제2 기판을, 절연층을 개재시키고 단자부를 대향시켜, 이 단자부 사이를 도전성 부재를 매개로 전기적으로 접속한 적층 기판의 제조 방법에 있어서,상기 제1 기판에, 이 제1 기판의 단자부에 대응하는 부위에 관통 구멍이 형성된 열경화성수지를 포함하는 접착 시트를 관통 구멍 내에 단자부가 위치하도록 하여 접착하는 공정과;상기 관통 구멍 내에 단자부를 덮도록 하여, 열경화성수지 중에 제1 융점을 갖는 금속 입자의 표면에 이 제1 융점보다 낮은 온도의 제2 융점을 갖는 땜납을 도금하여 이루어지는 필러와 경화제를 함유시킨 접합 잉크를 충전하는 공정과;상기 제1 기판과 제2 기판을, 상기 접착 시트를 개재시키고 단자부끼리를 대향시켜, 위치를 결정하여 적층하는 공정과;이 적층물을 가열, 가압하여 상기 접착 시트 및 접합 잉크를 열경화시켜 일체화하는 공정을 포함하고,상기 단자부는 하지의 니켈층과 상부의 금 도금층으로 형성되고,상기 접합 잉크의 금속 입자는 동(銅) 금속 입자인 것을 특징으로 하는 적층 기판의 제조 방법.
- 제6항에 있어서, 상기 제1 기판은 마더보드이고, 상기 제2 기판은 마더보드보다 외형이 작은 하나 또는 복수개의 탑재 보드인 것을 특징으로 하는 적층 기판의 제조 방법.
- 제6항에 있어서, 상기 제2 기판은 마더보드이고, 상기 제1 기판은 마더보드보다 외형이 작은 하나 또는 복수개의 탑재 보드인 것을 특징으로 하는 적층 기판의 제조 방법.
- 제6항에 있어서, 상기 접착 시트에, 표면 및 이면에 박리 시트가 붙여진 접착 시트를 이용하는 것을 특징으로 하는 적층 기판의 제조 방법.
- 제6항에 있어서, 상기 필러에 구리 입자의 표면에 주석-비스무트 합금 땜납 도금 피막을 형성한 것을 이용하는 것을 특징으로 하는 적층 기판의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006166995A JP4992310B2 (ja) | 2006-06-16 | 2006-06-16 | 積層基板の製造方法 |
JPJP-P-2006-00166995 | 2006-06-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070120016A KR20070120016A (ko) | 2007-12-21 |
KR100867396B1 true KR100867396B1 (ko) | 2008-11-06 |
Family
ID=38860438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060130774A KR100867396B1 (ko) | 2006-06-16 | 2006-12-20 | 적층 기판의 제조 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7943001B2 (ko) |
JP (1) | JP4992310B2 (ko) |
KR (1) | KR100867396B1 (ko) |
CN (1) | CN101090610A (ko) |
TW (1) | TWI335779B (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5217640B2 (ja) * | 2008-05-30 | 2013-06-19 | 富士通株式会社 | プリント配線板の製造方法およびプリント基板ユニットの製造方法 |
US20110079630A1 (en) * | 2009-10-07 | 2011-04-07 | Babcock & Wilcox Technical Services Y-12, Llc | System for reducing metallic whisker formation |
JP5581828B2 (ja) * | 2010-06-09 | 2014-09-03 | 富士通株式会社 | 積層回路基板および基板製造方法 |
JP5593863B2 (ja) | 2010-06-09 | 2014-09-24 | 富士通株式会社 | 積層回路基板および基板製造方法 |
JP5874343B2 (ja) | 2011-11-18 | 2016-03-02 | 富士通株式会社 | 積層回路基板の製造方法、積層回路基板、および電子機器 |
JP5931799B2 (ja) * | 2013-05-28 | 2016-06-08 | 株式会社日立製作所 | 層間接続基板およびその製造方法 |
KR102346221B1 (ko) * | 2016-06-06 | 2021-12-31 | 쇼와덴코머티리얼즈가부시끼가이샤 | 다층 배선판의 제조 방법 |
SG10202011924YA (en) * | 2016-06-06 | 2021-01-28 | Showa Denko Materials Co Ltd | Method for manufacturing multilayer wiring board |
JP2019067994A (ja) * | 2017-10-04 | 2019-04-25 | トヨタ自動車株式会社 | 積層基板とその製造方法 |
CN110970456B (zh) * | 2018-09-27 | 2022-04-19 | 成都辰显光电有限公司 | 一种Micro-LED芯片及其制备方法、显示装置 |
CN110970455B (zh) * | 2018-09-27 | 2021-03-23 | 成都辰显光电有限公司 | 一种Micro-LED芯片及其制备方法、显示装置 |
CN110970457B (zh) * | 2018-09-27 | 2021-11-26 | 成都辰显光电有限公司 | 一种Micro-LED芯片及其制备方法、显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030027111A (ko) * | 2001-07-05 | 2003-04-03 | 니토 덴코 가부시키가이샤 | 다층 배선 회로 기판의 제조 방법 |
JP2005298933A (ja) * | 2004-04-14 | 2005-10-27 | Mitsui Mining & Smelting Co Ltd | 銀化合物が被覆された銀粉及び当該製造方法 |
KR20060046303A (ko) * | 2004-06-10 | 2006-05-17 | 스미토모덴키고교가부시키가이샤 | 다층 프린트 배선판의 제조방법 및 다층 프린트 배선판 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5357481A (en) * | 1976-11-04 | 1978-05-24 | Canon Inc | Connecting process |
JPS54144970A (en) * | 1978-05-01 | 1979-11-12 | Nitto Electric Ind Co | Adhesive tape for electric circuit components |
US5611140A (en) * | 1989-12-18 | 1997-03-18 | Epoxy Technology, Inc. | Method of forming electrically conductive polymer interconnects on electrical substrates |
US5046238A (en) * | 1990-03-15 | 1991-09-10 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
US6147870A (en) * | 1996-01-05 | 2000-11-14 | Honeywell International Inc. | Printed circuit assembly having locally enhanced wiring density |
WO1998056217A1 (fr) * | 1997-06-04 | 1998-12-10 | Ibiden Co., Ltd. | Element de brasage tendre pour cartes a circuit imprime |
US6238599B1 (en) * | 1997-06-18 | 2001-05-29 | International Business Machines Corporation | High conductivity, high strength, lead-free, low cost, electrically conducting materials and applications |
JPH11163522A (ja) | 1997-09-25 | 1999-06-18 | Nitto Denko Corp | 多層配線基板およびその製造方法 |
JP3412518B2 (ja) * | 1998-06-16 | 2003-06-03 | 住友金属鉱山株式会社 | 熱伝導性樹脂ペースト |
US6245696B1 (en) * | 1999-06-25 | 2001-06-12 | Honeywell International Inc. | Lasable bond-ply materials for high density printed wiring boards |
JP2001220691A (ja) * | 2000-02-03 | 2001-08-14 | Okuno Chem Ind Co Ltd | 導電性微粒子 |
US7467742B1 (en) | 2000-02-24 | 2008-12-23 | International Business Machines Corporation | Electrically conducting adhesives for via fill applications |
JP3866591B2 (ja) * | 2001-10-29 | 2007-01-10 | 富士通株式会社 | 電極間接続構造体の形成方法および電極間接続構造体 |
JP2003243797A (ja) | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | モジュール部品 |
JP2004010828A (ja) * | 2002-06-10 | 2004-01-15 | Ricoh Co Ltd | 導電接着剤及び電子部品 |
JP4129837B2 (ja) * | 2003-06-03 | 2008-08-06 | 松下電器産業株式会社 | 実装構造体の製造方法 |
JP2005353861A (ja) * | 2004-06-11 | 2005-12-22 | Ibiden Co Ltd | フレックスリジッド配線板 |
-
2006
- 2006-06-16 JP JP2006166995A patent/JP4992310B2/ja active Active
- 2006-12-06 TW TW095145390A patent/TWI335779B/zh active
- 2006-12-20 KR KR1020060130774A patent/KR100867396B1/ko active IP Right Grant
- 2006-12-31 CN CNA2006101732746A patent/CN101090610A/zh active Pending
-
2007
- 2007-01-04 US US11/649,203 patent/US7943001B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030027111A (ko) * | 2001-07-05 | 2003-04-03 | 니토 덴코 가부시키가이샤 | 다층 배선 회로 기판의 제조 방법 |
JP2005298933A (ja) * | 2004-04-14 | 2005-10-27 | Mitsui Mining & Smelting Co Ltd | 銀化合物が被覆された銀粉及び当該製造方法 |
KR20060046303A (ko) * | 2004-06-10 | 2006-05-17 | 스미토모덴키고교가부시키가이샤 | 다층 프린트 배선판의 제조방법 및 다층 프린트 배선판 |
Also Published As
Publication number | Publication date |
---|---|
US20070289706A1 (en) | 2007-12-20 |
CN101090610A (zh) | 2007-12-19 |
TW200803642A (en) | 2008-01-01 |
JP2007335701A (ja) | 2007-12-27 |
TWI335779B (en) | 2011-01-01 |
US7943001B2 (en) | 2011-05-17 |
KR20070120016A (ko) | 2007-12-21 |
JP4992310B2 (ja) | 2012-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100867396B1 (ko) | 적층 기판의 제조 방법 | |
US6444924B1 (en) | Printed wiring board with joining pin and manufacturing method therefor | |
US8152953B2 (en) | Method of making printed wiring board and method of making printed circuit board unit | |
JPWO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
US20090294160A1 (en) | Method of making printed wiring board and electrically-conductive binder | |
WO2010018708A1 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
KR20080046133A (ko) | 플렉서블 프린트배선판 및 그 제조방법 | |
JPH064579Y2 (ja) | フレキシブルプリント配線板 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
JP2008091797A (ja) | フレキシブル基板の接合装置 | |
JP2014146650A (ja) | 配線基板およびその製造方法 | |
US10398026B2 (en) | Laminated substrate and method of manufacturing laminated substrate | |
JP2014063981A (ja) | 配線基板およびその製造方法 | |
JP3037885B2 (ja) | Pga型電子部品用基板 | |
JP3998139B2 (ja) | 多層プリント配線板とその製造方法 | |
JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP2008140941A (ja) | 実装構造 | |
JP4711757B2 (ja) | 配線基板 | |
JP2010062339A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP4590088B2 (ja) | フレキシブル基板素片、及び、多層フレキシブル配線板 | |
JP2007141914A (ja) | プリント配線基板間の接続方法 | |
JP5323395B2 (ja) | 電子モジュール、電子モジュールの製造方法 | |
JP2007165756A (ja) | 層間接続シート及びその製造方法ならびにそれを用いた多層フレキシブルプリント配線板 | |
JPH0427021B2 (ko) | ||
JPH11135173A (ja) | 厚さ方向導電シート及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131001 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141007 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151002 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160929 Year of fee payment: 9 |