JP2000077475A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000077475A JP2000077475A JP10247289A JP24728998A JP2000077475A JP 2000077475 A JP2000077475 A JP 2000077475A JP 10247289 A JP10247289 A JP 10247289A JP 24728998 A JP24728998 A JP 24728998A JP 2000077475 A JP2000077475 A JP 2000077475A
- Authority
- JP
- Japan
- Prior art keywords
- conductive path
- sealing layer
- semiconductor device
- semiconductor
- path element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Compositions Of Macromolecular Compounds (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体素子と同等サイズで、小さいコストで
容易に製造可能で、簡単な工程で配線基板上に確実に実
装可能な半導体装置およびその製造方法の提供。 【解決手段】 本発明の半導体装置は、一面に複数のパ
ッド電極を有する半導体素子と、この半導体素子の一面
上に一体的に形成された封止層と、半導体素子のパッド
電極の各々の表面上に配置され、封止層に一体的に設け
られた、封止層を厚み方向に貫通して伸びる導電路素子
とを有してなり、封止層は硬化性樹脂よりなり、導電路
素子は、高分子物質中に導電性粒子が含有されてなる。
封止層を構成する硬化性樹脂は半硬化状態であることが
好ましく、また、導電路素子を構成する高分子物質は、
弾性を有するものであることが好ましい。導電路素子上
または封止層上には、導電路素子に電気的に接続された
表面電極が形成されていてもよく、更に、表面電極を導
電路素子に電気的に接続するための配線部が形成されて
いてもよい。
容易に製造可能で、簡単な工程で配線基板上に確実に実
装可能な半導体装置およびその製造方法の提供。 【解決手段】 本発明の半導体装置は、一面に複数のパ
ッド電極を有する半導体素子と、この半導体素子の一面
上に一体的に形成された封止層と、半導体素子のパッド
電極の各々の表面上に配置され、封止層に一体的に設け
られた、封止層を厚み方向に貫通して伸びる導電路素子
とを有してなり、封止層は硬化性樹脂よりなり、導電路
素子は、高分子物質中に導電性粒子が含有されてなる。
封止層を構成する硬化性樹脂は半硬化状態であることが
好ましく、また、導電路素子を構成する高分子物質は、
弾性を有するものであることが好ましい。導電路素子上
または封止層上には、導電路素子に電気的に接続された
表面電極が形成されていてもよく、更に、表面電極を導
電路素子に電気的に接続するための配線部が形成されて
いてもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、パッド電極を有す
る半導体素子がパッケージングされてなる半導体装置お
よびその製造方法に関するものである。
る半導体素子がパッケージングされてなる半導体装置お
よびその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置においては、搭載され
る半導体素子の高機能化、高容量化に伴って電極数が増
加し、更に半導体装置の小型化の要請に伴って、電極の
配列ピッチすなわち隣接する電極の中心間距離が小さく
なって高密度化する傾向にある。このような小型の半導
体装置としては、従来、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ
Ｐａｃｋａｇｅ）などが知られている。
る半導体素子の高機能化、高容量化に伴って電極数が増
加し、更に半導体装置の小型化の要請に伴って、電極の
配列ピッチすなわち隣接する電極の中心間距離が小さく
なって高密度化する傾向にある。このような小型の半導
体装置としては、従来、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ
Ｐａｃｋａｇｅ）などが知られている。
【０００３】図１７は、このような従来の半導体装置の
一例における構成を示す説明用断面図である。この半導
体装置８０においては、上面にパッド電極８２を有する
半導体素子（半導体チップ）８１が基板８５の上面上に
固定配置されている。基板８５の下面には、例えば半田
よりなる突起状電極８６が形成されており、この突起状
電極８６は、基板８５の上面に形成された配線部８７に
電気的に接続されている。そして、半導体素子８１のパ
ッド電極８２は、ワイヤー８３によって基板８５の配線
部８７に電気的に接続され、基板８５の上面および半導
体素子８０の表面を覆うよう、例えば熱硬化性樹脂より
なる封止部８８が形成されることによって、パッケージ
ングされている。
一例における構成を示す説明用断面図である。この半導
体装置８０においては、上面にパッド電極８２を有する
半導体素子（半導体チップ）８１が基板８５の上面上に
固定配置されている。基板８５の下面には、例えば半田
よりなる突起状電極８６が形成されており、この突起状
電極８６は、基板８５の上面に形成された配線部８７に
電気的に接続されている。そして、半導体素子８１のパ
ッド電極８２は、ワイヤー８３によって基板８５の配線
部８７に電気的に接続され、基板８５の上面および半導
体素子８０の表面を覆うよう、例えば熱硬化性樹脂より
なる封止部８８が形成されることによって、パッケージ
ングされている。
【０００４】このような半導体装置８０は、以下のよう
にしてマザーボードなどの配線基板上に実装される。図
１８（イ）に示すように、半導体装置８０の突起状電極
８６と対掌なパターンに従って端子電極９１が形成され
た配線基板９０上に、半導体装置８０を、突起状電極８
６の各々がこれに対応する端子電極９１に対接させた状
態で配置する。この状態で、半導体装置８０の突起状電
極８６を溶融させることにより、図１５（ロ）に示すよ
うに、当該突起状電極８６を配線基板９０の端子電極９
１に接合する。そして、半導体装置８０の下面と配線基
板９０の上面との間に接着層９５を形成することによ
り、半導体装置８０が配線基板９０に実装される。
にしてマザーボードなどの配線基板上に実装される。図
１８（イ）に示すように、半導体装置８０の突起状電極
８６と対掌なパターンに従って端子電極９１が形成され
た配線基板９０上に、半導体装置８０を、突起状電極８
６の各々がこれに対応する端子電極９１に対接させた状
態で配置する。この状態で、半導体装置８０の突起状電
極８６を溶融させることにより、図１５（ロ）に示すよ
うに、当該突起状電極８６を配線基板９０の端子電極９
１に接合する。そして、半導体装置８０の下面と配線基
板９０の上面との間に接着層９５を形成することによ
り、半導体装置８０が配線基板９０に実装される。
【０００５】このような半導体装置８０によれば、突起
状電極８６の各々をこれに対応する配線基板９０の端子
電極９１の各々に一括して接続することができると共
に、配線基板９０の端子電極９１の配置ピッチを大きく
することができるため、配線基板９０の製造負担を軽減
することができる。
状電極８６の各々をこれに対応する配線基板９０の端子
電極９１の各々に一括して接続することができると共
に、配線基板９０の端子電極９１の配置ピッチを大きく
することができるため、配線基板９０の製造負担を軽減
することができる。
【０００６】しかしながら、上記の構成の半導体装置に
おいては、以下のような問題がある。 （１）配線部８７の形成および封止部８８の形成の都合
上、搭載される半導体素子８１より大きいサイズの基板
８５を用いることが必要であるため、半導体素子８１と
同等のサイズの半導体装置を構成することはできない。 （２）半導体装置の製造においては、半導体素子８１を
基板８５上に接着する工程、半導体素子８１を基板８５
の配線部８７に接続する工程、封止部８８を形成する工
程および突起状電極８６を形成する工程が必要であるた
め、製造工程全体が極めて複雑である。特に、突起状電
極８６は、基板８５の下面に予め電極基層を形成した
後、この電極基層に、球状の半田材料（以下、「半田ボ
ール」という。）を溶融接合することにより形成され
る。この半田ボールの接合は、電極基層毎に行わなけれ
ばならないため、突起状電極８６の形成において高いコ
ストが必要となる。その結果、半導体装置の製造コスト
が相当に高いものとなる。
おいては、以下のような問題がある。 （１）配線部８７の形成および封止部８８の形成の都合
上、搭載される半導体素子８１より大きいサイズの基板
８５を用いることが必要であるため、半導体素子８１と
同等のサイズの半導体装置を構成することはできない。 （２）半導体装置の製造においては、半導体素子８１を
基板８５上に接着する工程、半導体素子８１を基板８５
の配線部８７に接続する工程、封止部８８を形成する工
程および突起状電極８６を形成する工程が必要であるた
め、製造工程全体が極めて複雑である。特に、突起状電
極８６は、基板８５の下面に予め電極基層を形成した
後、この電極基層に、球状の半田材料（以下、「半田ボ
ール」という。）を溶融接合することにより形成され
る。この半田ボールの接合は、電極基層毎に行わなけれ
ばならないため、突起状電極８６の形成において高いコ
ストが必要となる。その結果、半導体装置の製造コスト
が相当に高いものとなる。
【０００７】（３）半導体装置の製造においては、品質
保証上の観点から、パッケージングされる前の電気的検
査すなわち半導体素子自体の電気的検査と、パッケージ
ングされた後の電気的検査すなわち半導体装置全体の電
気的検査とが行われる。そして、これらのうち半導体素
子自体の電気的検査は、ウエハの状態で行うことが可能
である。すなわちウエハにおける多数の半導体素子を１
回の検査処理によって行うことができるため、検査時間
の短縮および検査コストの低減化を図ることができる。
一方、半導体装置の電気的検査は個々の半導体装置につ
いて個別に行うことが必要であり、しかも、小型の半導
体装置はその取扱いが不便なものであるため、半導体装
置の電気的検査を行うためには、長い時間を要し、ま
た、検査コストが相当に高くなる。
保証上の観点から、パッケージングされる前の電気的検
査すなわち半導体素子自体の電気的検査と、パッケージ
ングされた後の電気的検査すなわち半導体装置全体の電
気的検査とが行われる。そして、これらのうち半導体素
子自体の電気的検査は、ウエハの状態で行うことが可能
である。すなわちウエハにおける多数の半導体素子を１
回の検査処理によって行うことができるため、検査時間
の短縮および検査コストの低減化を図ることができる。
一方、半導体装置の電気的検査は個々の半導体装置につ
いて個別に行うことが必要であり、しかも、小型の半導
体装置はその取扱いが不便なものであるため、半導体装
置の電気的検査を行うためには、長い時間を要し、ま
た、検査コストが相当に高くなる。
【０００８】（４）突起状電極８６の形成において、半
田ボールは、溶融した半田材料の表面張力によって球形
となるが、このような形状を維持するためには、半田ボ
ールにはある程度の大きさが必要とされる。そのため、
形成すべき突起状電極８６の配置ピッチが極めて小さい
場合には、半田ボールによって突起状電極８６を形成す
ることが困難である。 （５）突起状電極８６の形状や寸法は電極基層の形状に
よって変わりやすいため、突起状電極８６の突出高さを
制御することは極めて困難である。そして、突起状電極
８６の突出高さにばらつきが生じると、当該半導体装置
８０を配線基板９０上に実装する際には、当該配線基板
９０の端子電極９１との電気的接続を確実に達成するこ
とができない。
田ボールは、溶融した半田材料の表面張力によって球形
となるが、このような形状を維持するためには、半田ボ
ールにはある程度の大きさが必要とされる。そのため、
形成すべき突起状電極８６の配置ピッチが極めて小さい
場合には、半田ボールによって突起状電極８６を形成す
ることが困難である。 （５）突起状電極８６の形状や寸法は電極基層の形状に
よって変わりやすいため、突起状電極８６の突出高さを
制御することは極めて困難である。そして、突起状電極
８６の突出高さにばらつきが生じると、当該半導体装置
８０を配線基板９０上に実装する際には、当該配線基板
９０の端子電極９１との電気的接続を確実に達成するこ
とができない。
【０００９】（６）半導体装置８０の基板８５を構成す
る材料、配線基板９０を構成する材料および接着層９５
を構成する材料は、それぞれ熱膨張係数が異なるもので
ある。従って、半導体装置８０を配線基板９０に実装し
た後において、温度変化による熱履歴を受けた場合など
には、各構成材料の熱膨張係数の差に起因して半導体装
置８０の突起状電極８６には相当に大きい応力が作用す
るため、突起状電極８６が破損して接続不良が発生し、
その結果、半導体装置８０と配線基板９０との電気的接
続状態を維持することができない。
る材料、配線基板９０を構成する材料および接着層９５
を構成する材料は、それぞれ熱膨張係数が異なるもので
ある。従って、半導体装置８０を配線基板９０に実装し
た後において、温度変化による熱履歴を受けた場合など
には、各構成材料の熱膨張係数の差に起因して半導体装
置８０の突起状電極８６には相当に大きい応力が作用す
るため、突起状電極８６が破損して接続不良が発生し、
その結果、半導体装置８０と配線基板９０との電気的接
続状態を維持することができない。
【００１０】
【発明が解決しようとする課題】本発明は、以上のよう
な事情に基づいてなされたものである。本発明の第１の
目的は、搭載される半導体素子と同等のサイズを有する
半導体装置を提供することにある。本発明の第２の目的
は、小さいコストで容易に製造することができる半導体
装置を提供することにある。本発明の第３の目的は、簡
単な工程により、配線基板上に確実に実装することので
きる半導体装置を提供することにある。本発明の第４の
目的は、搭載される半導体素子のパッド電極の配置ピッ
チが小さいものである場合にも、所要の電気的接続を確
実に達成することができる半導体装置を提供することに
ある。本発明の第５の目的は、温度変化による熱履歴な
どの環境の変化に対しても、配線基板との良好な電気的
接続状態を安定に維持することができる半導体装置を提
供することにある。本発明の第６の目的は、上記のよう
な半導体装置を有利にかつ確実に製造することができる
方法を提供することにある。
な事情に基づいてなされたものである。本発明の第１の
目的は、搭載される半導体素子と同等のサイズを有する
半導体装置を提供することにある。本発明の第２の目的
は、小さいコストで容易に製造することができる半導体
装置を提供することにある。本発明の第３の目的は、簡
単な工程により、配線基板上に確実に実装することので
きる半導体装置を提供することにある。本発明の第４の
目的は、搭載される半導体素子のパッド電極の配置ピッ
チが小さいものである場合にも、所要の電気的接続を確
実に達成することができる半導体装置を提供することに
ある。本発明の第５の目的は、温度変化による熱履歴な
どの環境の変化に対しても、配線基板との良好な電気的
接続状態を安定に維持することができる半導体装置を提
供することにある。本発明の第６の目的は、上記のよう
な半導体装置を有利にかつ確実に製造することができる
方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
一面に複数のパッド電極を有する半導体素子と、この半
導体素子の一面上に一体的に形成された封止層と、前記
半導体素子のパッド電極の各々の表面上に配置され、前
記封止層に一体的に設けられた、当該封止層を厚み方向
に貫通して伸びる導電路素子とを有してなり、前記封止
層は硬化性樹脂よりなり、前記導電路素子は、高分子物
質中に導電性粒子が含有されてなることを特徴とする。
一面に複数のパッド電極を有する半導体素子と、この半
導体素子の一面上に一体的に形成された封止層と、前記
半導体素子のパッド電極の各々の表面上に配置され、前
記封止層に一体的に設けられた、当該封止層を厚み方向
に貫通して伸びる導電路素子とを有してなり、前記封止
層は硬化性樹脂よりなり、前記導電路素子は、高分子物
質中に導電性粒子が含有されてなることを特徴とする。
【００１２】本発明の半導体装置においては、封止層を
構成する硬化性樹脂が半硬化状態であることが好まし
い。また、導電路素子を構成する高分子物質は、弾性を
有するものであることが好ましい。また、本発明の半導
体装置においては、導電路素子上または封止層上に、当
該導電路素子に電気的に接続された表面電極が形成され
ていてもよい。また、導電路素子上または封止層上に、
表面電極を導電路素子に電気的に接続するための配線部
が形成されていてもよい。また、半導体素子がウエハの
状態であって、当該ウエハにおける半導体素子の各々に
封止層および導電路素子が形成されていてもよい。
構成する硬化性樹脂が半硬化状態であることが好まし
い。また、導電路素子を構成する高分子物質は、弾性を
有するものであることが好ましい。また、本発明の半導
体装置においては、導電路素子上または封止層上に、当
該導電路素子に電気的に接続された表面電極が形成され
ていてもよい。また、導電路素子上または封止層上に、
表面電極を導電路素子に電気的に接続するための配線部
が形成されていてもよい。また、半導体素子がウエハの
状態であって、当該ウエハにおける半導体素子の各々に
封止層および導電路素子が形成されていてもよい。
【００１３】本発明の半導体装置の製造方法は、半導体
素子のパッド電極に当接する配置で貫通孔が形成された
樹脂シート体と、この樹脂シート体の貫通孔内に設けら
れた、高分子物質中に導電性粒子が含有されてなる導電
路素子とを有する封止用複合シートを用意し、半導体素
子におけるパッド電極が形成された一面上に、前記封止
用複合シートを、その導電路素子がパッド電極上に位置
するよう配置し、半導体素子の一面上に一体的に封止層
を形成する工程を有することを特徴とする。
素子のパッド電極に当接する配置で貫通孔が形成された
樹脂シート体と、この樹脂シート体の貫通孔内に設けら
れた、高分子物質中に導電性粒子が含有されてなる導電
路素子とを有する封止用複合シートを用意し、半導体素
子におけるパッド電極が形成された一面上に、前記封止
用複合シートを、その導電路素子がパッド電極上に位置
するよう配置し、半導体素子の一面上に一体的に封止層
を形成する工程を有することを特徴とする。
【００１４】本発明の半導体装置の製造方法において
は、複数の半導体素子が形成されてなるウエハを用い、
このウエハの状態で半導体素子の各々の一面上に封止層
を形成すると共に、導電路素子をパッド電極に接続する
ことが好ましい。
は、複数の半導体素子が形成されてなるウエハを用い、
このウエハの状態で半導体素子の各々の一面上に封止層
を形成すると共に、導電路素子をパッド電極に接続する
ことが好ましい。
【００１５】
【作用】（１）半導体素子の一面に形成された封止層の
みによってパッケージングされているため、当該半導体
素子と同等のサイズの半導体装置が得られる。 （２）封止層は、半導体素子におけるパット電極が形成
された一面にのみ設けられていればよいので、半導体素
子のパッケージングおよび得られる半導体装置の電気的
検査をウエハの状態で行うことができる。 （３）封止層には、高分子物質中に導電性粒子が含有さ
れなる導電路素子が一体的に設けられているため、封止
層の形成工程の他に、ボンディング工程を行うことが不
要となる。 （４）封止層が半硬化状態の硬化性樹脂により構成され
ている場合には、配線基板上に位置合わせした状態で配
置し、封止層の再硬化処理を行うことにより、配線基板
に対する固定保持が達成されると共に、封止層には、高
分子物質中に導電性粒子が含有されなる導電路素子が一
体的に設けられているため、配線基板の端子電極との電
気的接続が達成される。従って、極めて簡単な工程によ
り、配線基板上に実装することができる。 （５）導電路素子を構成する高分子物質として、弾性を
有するものを用いることにより、温度変化による熱履歴
を受けた場合において、半導体素子、封止層および配線
基板の各々の構成材料の熱膨張係数の差に起因して、導
電路素子に相当に大きい応力か作用しても、当該導電路
素子は、それに作用される応力の大きさに応じて変形す
るため損傷することがない。
みによってパッケージングされているため、当該半導体
素子と同等のサイズの半導体装置が得られる。 （２）封止層は、半導体素子におけるパット電極が形成
された一面にのみ設けられていればよいので、半導体素
子のパッケージングおよび得られる半導体装置の電気的
検査をウエハの状態で行うことができる。 （３）封止層には、高分子物質中に導電性粒子が含有さ
れなる導電路素子が一体的に設けられているため、封止
層の形成工程の他に、ボンディング工程を行うことが不
要となる。 （４）封止層が半硬化状態の硬化性樹脂により構成され
ている場合には、配線基板上に位置合わせした状態で配
置し、封止層の再硬化処理を行うことにより、配線基板
に対する固定保持が達成されると共に、封止層には、高
分子物質中に導電性粒子が含有されなる導電路素子が一
体的に設けられているため、配線基板の端子電極との電
気的接続が達成される。従って、極めて簡単な工程によ
り、配線基板上に実装することができる。 （５）導電路素子を構成する高分子物質として、弾性を
有するものを用いることにより、温度変化による熱履歴
を受けた場合において、半導体素子、封止層および配線
基板の各々の構成材料の熱膨張係数の差に起因して、導
電路素子に相当に大きい応力か作用しても、当該導電路
素子は、それに作用される応力の大きさに応じて変形す
るため損傷することがない。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。 〈第１の実施の形態〉図１は、本発明に係る半導体装置
の一例における構成の概略を示す説明用断面図であり、
図２は、図１に示す半導体装置の一部を拡大して示す説
明用断面図である。この半導体装置は、一面に例えばア
ルミニウムよりなる複数のパッド電極１１を有する半導
体素子（半導体チップ）１０を有し、この半導体素子１
０の一面上には、硬化性樹脂よりなる封止層２０が形成
されている。この封止層２０を構成する硬化性樹脂は半
硬化状態であることが好ましい。ここで、「半硬化状
態」とは、一般に「Ｂステージ」と称される状態をい
い、具体的には、層の形状が維持される程度に硬化され
た状態であって、かつ、完全に硬化されていない状態す
なわち更に硬化が進行し得る状態をいう。半導体素子１
０のパッド電極１１上には、封止層２０をその厚み方向
に貫通して伸びる導電路素子２１が配置されており、隣
接する導電路素子２１の各々は、封止層２０によって互
いに電気的に絶縁されている。封止層２０の厚みｄは、
半導体素子１０におけるパッド電極１１の配置ピッチｐ
および電極径ｗに応じて適宜選定される。例えば、半導
体素子１０におけるパッド電極１１の配置ピッチｐが１
００μｍ、電極径ｗが８０μｍの場合には、封止層２０
の厚みｄは２０〜２００μｍであることが好ましい。
て詳細に説明する。 〈第１の実施の形態〉図１は、本発明に係る半導体装置
の一例における構成の概略を示す説明用断面図であり、
図２は、図１に示す半導体装置の一部を拡大して示す説
明用断面図である。この半導体装置は、一面に例えばア
ルミニウムよりなる複数のパッド電極１１を有する半導
体素子（半導体チップ）１０を有し、この半導体素子１
０の一面上には、硬化性樹脂よりなる封止層２０が形成
されている。この封止層２０を構成する硬化性樹脂は半
硬化状態であることが好ましい。ここで、「半硬化状
態」とは、一般に「Ｂステージ」と称される状態をい
い、具体的には、層の形状が維持される程度に硬化され
た状態であって、かつ、完全に硬化されていない状態す
なわち更に硬化が進行し得る状態をいう。半導体素子１
０のパッド電極１１上には、封止層２０をその厚み方向
に貫通して伸びる導電路素子２１が配置されており、隣
接する導電路素子２１の各々は、封止層２０によって互
いに電気的に絶縁されている。封止層２０の厚みｄは、
半導体素子１０におけるパッド電極１１の配置ピッチｐ
および電極径ｗに応じて適宜選定される。例えば、半導
体素子１０におけるパッド電極１１の配置ピッチｐが１
００μｍ、電極径ｗが８０μｍの場合には、封止層２０
の厚みｄは２０〜２００μｍであることが好ましい。
【００１７】封止層２０を構成する硬化性樹脂材料とし
ては、好ましくは半硬化状態となり得る熱硬化性樹脂材
料、放射線硬化性樹脂などを用いることができる。熱硬
化性樹脂材料の具体例としては、エポキシ系樹脂材料、
ポリイミド系樹脂材料、フェノール系樹脂材料などが挙
げられる。放射線硬化性樹脂材料としては、可視光線、
紫外線、赤外線、レーザーなどの光やＸ線などが照射さ
れることによって硬化し得るものが用いられ、その具体
例としては、感放射線を付与したエポキシ系樹脂材料、
ポリイミド系樹脂材料、フェノール系樹脂材料などが挙
げられる。
ては、好ましくは半硬化状態となり得る熱硬化性樹脂材
料、放射線硬化性樹脂などを用いることができる。熱硬
化性樹脂材料の具体例としては、エポキシ系樹脂材料、
ポリイミド系樹脂材料、フェノール系樹脂材料などが挙
げられる。放射線硬化性樹脂材料としては、可視光線、
紫外線、赤外線、レーザーなどの光やＸ線などが照射さ
れることによって硬化し得るものが用いられ、その具体
例としては、感放射線を付与したエポキシ系樹脂材料、
ポリイミド系樹脂材料、フェノール系樹脂材料などが挙
げられる。
【００１８】図２に示すように、導電路素子２１は、高
分子物質Ｓ中に導電性粒子Ｒが、好ましくは厚み方向に
配向した状態で含有されてなるものである。導電路素子
２１を構成する高分子物質としては、種々のもの、例え
ば弾性高分子物質、硬化性樹脂などを用いることができ
るが、架橋構造を有する弾性高分子物質が好ましい。か
かる架橋弾性高分子物質を得るために用いることができ
る硬化性の弾性高分子物質用材料としては、例えばシリ
コーンゴム、ポリブタジエンゴム、天然ゴム、ポリイソ
プレン、スチレン−ブタジエン共重合体ゴム、アクリロ
ニトリル−ブタジエン共重合体ゴム、エチレン−プロピ
レン共重合体ゴム、ウレタンゴム、ポリエステルゴム、
クロロプレンゴム、エピクロルヒドリンゴム、軟質液状
エポキシゴムなどが挙げられる。弾性高分子物質用材料
を架橋するために用いられる架橋剤は特に限定されるも
のではなく、一般的に使用される架橋剤を用いることが
でき、その使用量も一般的な使用量、例えば弾性高分子
物質用材料１００重量部に対して３〜１５重量部であれ
ばよい。
分子物質Ｓ中に導電性粒子Ｒが、好ましくは厚み方向に
配向した状態で含有されてなるものである。導電路素子
２１を構成する高分子物質としては、種々のもの、例え
ば弾性高分子物質、硬化性樹脂などを用いることができ
るが、架橋構造を有する弾性高分子物質が好ましい。か
かる架橋弾性高分子物質を得るために用いることができ
る硬化性の弾性高分子物質用材料としては、例えばシリ
コーンゴム、ポリブタジエンゴム、天然ゴム、ポリイソ
プレン、スチレン−ブタジエン共重合体ゴム、アクリロ
ニトリル−ブタジエン共重合体ゴム、エチレン−プロピ
レン共重合体ゴム、ウレタンゴム、ポリエステルゴム、
クロロプレンゴム、エピクロルヒドリンゴム、軟質液状
エポキシゴムなどが挙げられる。弾性高分子物質用材料
を架橋するために用いられる架橋剤は特に限定されるも
のではなく、一般的に使用される架橋剤を用いることが
でき、その使用量も一般的な使用量、例えば弾性高分子
物質用材料１００重量部に対して３〜１５重量部であれ
ばよい。
【００１９】また、導電路素子２１を硬化性樹脂材料に
より構成する場合には、当該硬化性樹脂材料として、封
止層２０を構成する硬化性樹脂材料と同じ種類のもの、
異なる種類のものを用いることができ、その具体例とし
ては、エポキシ系樹脂材料、ポリイミド系樹脂材料、フ
ェノール系樹脂材料などが挙げられる。
より構成する場合には、当該硬化性樹脂材料として、封
止層２０を構成する硬化性樹脂材料と同じ種類のもの、
異なる種類のものを用いることができ、その具体例とし
ては、エポキシ系樹脂材料、ポリイミド系樹脂材料、フ
ェノール系樹脂材料などが挙げられる。
【００２０】導電性粒子Ｒとしては、後述する方法によ
って厚み方向に配向させることができる点で、磁性を示
すものを用いることが好ましい。磁性を示す導電性粒子
Ｒとしては、導電性磁性体よりなる芯粒子に導電性被膜
が形成されてなるものを好適に用いることができ、芯粒
子を構成する導電性磁性体としては、ニッケル、鉄若し
くはこれらの合金などの磁性を示す金属材料が挙げら
れ、導電性被膜を構成する材料としては、金、銀、パラ
ジウムなどの金属材料が挙げられる。
って厚み方向に配向させることができる点で、磁性を示
すものを用いることが好ましい。磁性を示す導電性粒子
Ｒとしては、導電性磁性体よりなる芯粒子に導電性被膜
が形成されてなるものを好適に用いることができ、芯粒
子を構成する導電性磁性体としては、ニッケル、鉄若し
くはこれらの合金などの磁性を示す金属材料が挙げら
れ、導電性被膜を構成する材料としては、金、銀、パラ
ジウムなどの金属材料が挙げられる。
【００２１】また、導電性に支障を与えない範囲で、導
電性粒子Ｒの表面がシランカップリング剤、チタンカッ
プリング剤などのカップリング剤で処理されたものを適
宜用いることができる。導電性粒子Ｒの表面がカップリ
ング剤で処理されることにより、当該導電性粒子Ｒと高
分子物質との接着力が大きくなり、その結果、得られる
封止層２０は、耐久性が高いものとなる。
電性粒子Ｒの表面がシランカップリング剤、チタンカッ
プリング剤などのカップリング剤で処理されたものを適
宜用いることができる。導電性粒子Ｒの表面がカップリ
ング剤で処理されることにより、当該導電性粒子Ｒと高
分子物質との接着力が大きくなり、その結果、得られる
封止層２０は、耐久性が高いものとなる。
【００２２】導電路素子２１における導電性粒子Ｒの割
合は、体積分率で５〜３０％、特に１０〜２０％である
ことが好ましい。また、導電性粒子Ｒの粒径は、半導体
素子１０のパッド電極１１の寸法、形状によって適宜選
定される。例えば半導体素子１０のパッド電極１１が幅
１００μｍの正方形のものである場合には、導電性粒子
Ｒの粒径は、１０〜３０μｍであることが好ましく、こ
れにより、当該導電路素子２１にはその厚み方向に良好
な導電性が得られ、所期の電気的接続を確実に達成する
ことができる。
合は、体積分率で５〜３０％、特に１０〜２０％である
ことが好ましい。また、導電性粒子Ｒの粒径は、半導体
素子１０のパッド電極１１の寸法、形状によって適宜選
定される。例えば半導体素子１０のパッド電極１１が幅
１００μｍの正方形のものである場合には、導電性粒子
Ｒの粒径は、１０〜３０μｍであることが好ましく、こ
れにより、当該導電路素子２１にはその厚み方向に良好
な導電性が得られ、所期の電気的接続を確実に達成する
ことができる。
【００２３】このような半導体装置は、以下のようにし
て製造することができる。図３に示すような、複数の半
導体素子１０が形成されたウエハ１５と、図４に示すよ
うな封止用複合シート２２とを用意する。この封止用複
合シート２２は、ウエハ１５における半導体素子１０の
各々のパッド電極１１に対応するパターンに従って複数
の貫通孔２１Ｈが形成された樹脂シート体２３と、この
樹脂シート体２３の貫通孔２１Ｈ内に設けられた導電路
素子２１とにより構成されている。図示の例では、導電
路素子２１は、樹脂シート体２３の一面から突出した状
態に設けられている。この導電路素子２１における樹脂
シート体２４からの突出高さは、導電路素子２１全体の
厚みの５〜２０％であることが好ましい。樹脂シート体
２３としては、半硬化状態の硬化性樹脂よりなるもので
あることが好ましい。
て製造することができる。図３に示すような、複数の半
導体素子１０が形成されたウエハ１５と、図４に示すよ
うな封止用複合シート２２とを用意する。この封止用複
合シート２２は、ウエハ１５における半導体素子１０の
各々のパッド電極１１に対応するパターンに従って複数
の貫通孔２１Ｈが形成された樹脂シート体２３と、この
樹脂シート体２３の貫通孔２１Ｈ内に設けられた導電路
素子２１とにより構成されている。図示の例では、導電
路素子２１は、樹脂シート体２３の一面から突出した状
態に設けられている。この導電路素子２１における樹脂
シート体２４からの突出高さは、導電路素子２１全体の
厚みの５〜２０％であることが好ましい。樹脂シート体
２３としては、半硬化状態の硬化性樹脂よりなるもので
あることが好ましい。
【００２４】このような封止用複合シート２２は、例え
ば次のようにして得られる。先ず、図５に示すような、
樹脂シート体２３の一面に金属薄層２４が形成されてな
る積層体２２Ａを用意し、この積層体２２Ａに対して、
ドリリング装置またはレーザー装置などにより穴加工を
施すことにより、図６に示すように、ウエハ１５におけ
る半導体素子１０の各々のパッド電極１１に対応するパ
ターンに従って、当該積層体２２Ａ全体を貫通する複数
の穴部２２Ｈを形成し、これにより、樹脂シート体２３
には貫通孔２１Ｈが形成されると共に、金属薄層２４に
は開口２４Ｋが形成される。一方、前述の高分子物質用
材料中に導電性粒子を分散させることにより、流動性の
混合物よりなる導電路素子用材料を調製する。そして、
調製した導電路素子用材料を、樹脂シート体２３の貫通
孔２１Ｈを含む積層体２２Ａの穴部２２Ｈ内に充填する
ことにより、図７に示すように、積層体２２Ａの穴部２
２Ｈ内に導電路素子用材料層２１Ａを形成する。その
後、導電路素子用材料層２１Ａの硬化処理を行うことに
より、図８に示すように、樹脂シート体２３の貫通孔２
１Ｈを含む積層体２２Ａの穴部２２Ｈ内に導電路素子２
１が一体的に形成される。
ば次のようにして得られる。先ず、図５に示すような、
樹脂シート体２３の一面に金属薄層２４が形成されてな
る積層体２２Ａを用意し、この積層体２２Ａに対して、
ドリリング装置またはレーザー装置などにより穴加工を
施すことにより、図６に示すように、ウエハ１５におけ
る半導体素子１０の各々のパッド電極１１に対応するパ
ターンに従って、当該積層体２２Ａ全体を貫通する複数
の穴部２２Ｈを形成し、これにより、樹脂シート体２３
には貫通孔２１Ｈが形成されると共に、金属薄層２４に
は開口２４Ｋが形成される。一方、前述の高分子物質用
材料中に導電性粒子を分散させることにより、流動性の
混合物よりなる導電路素子用材料を調製する。そして、
調製した導電路素子用材料を、樹脂シート体２３の貫通
孔２１Ｈを含む積層体２２Ａの穴部２２Ｈ内に充填する
ことにより、図７に示すように、積層体２２Ａの穴部２
２Ｈ内に導電路素子用材料層２１Ａを形成する。その
後、導電路素子用材料層２１Ａの硬化処理を行うことに
より、図８に示すように、樹脂シート体２３の貫通孔２
１Ｈを含む積層体２２Ａの穴部２２Ｈ内に導電路素子２
１が一体的に形成される。
【００２５】樹脂シート体２３として半硬化状態の硬化
性樹脂よりなるものを用いる場合には、導電路素子用材
料層２１Ａの硬化処理は、樹脂シート体２３を構成する
半硬化状態の硬化性樹脂材料の硬化が進行しない条件下
で行われることか好ましい。硬化処理のための具体的な
加熱温度および加熱時間は、使用される高分子物質用材
料の種類、樹脂シート体２３を構成する硬化性樹脂材料
の種類などを考慮して適宜選定される。例えば、高分子
物質用材料が室温硬化型シリコーンゴムである場合に
は、室温で２４時間程度、４０℃で２時間程度、８０℃
で３０分間程度で行われる。
性樹脂よりなるものを用いる場合には、導電路素子用材
料層２１Ａの硬化処理は、樹脂シート体２３を構成する
半硬化状態の硬化性樹脂材料の硬化が進行しない条件下
で行われることか好ましい。硬化処理のための具体的な
加熱温度および加熱時間は、使用される高分子物質用材
料の種類、樹脂シート体２３を構成する硬化性樹脂材料
の種類などを考慮して適宜選定される。例えば、高分子
物質用材料が室温硬化型シリコーンゴムである場合に
は、室温で２４時間程度、４０℃で２時間程度、８０℃
で３０分間程度で行われる。
【００２６】以上において、導電性粒子として磁性を示
すものを用いる場合には、導電路素子用材料層２１Ａの
硬化処理を行う前に或いは硬化処理を行いながら、導電
路素子用材料層２１Ａの厚み方向に磁場を作用させるこ
とにより、当該導電路素子用材料層２１Ａ中の導電性粒
子を厚み方向に配向させることができる。
すものを用いる場合には、導電路素子用材料層２１Ａの
硬化処理を行う前に或いは硬化処理を行いながら、導電
路素子用材料層２１Ａの厚み方向に磁場を作用させるこ
とにより、当該導電路素子用材料層２１Ａ中の導電性粒
子を厚み方向に配向させることができる。
【００２７】具体的には、図９に示すように、穴部２２
Ｈ内に導電路素子用材料層２１Ａが形成された積層体２
２Ａに対し、その金属薄層２４の上面および樹脂シート
体２３の下面に一対の電磁石３５，３６を配置し、この
電磁石３５，３６を作動させることにより、導電路素子
用材料層２１Ａの厚み方向に平行磁場が作用し、その結
果、導電路素子用材料層２１Ａ中における導電性粒子が
厚み方向に並ぶよう配向する。導電路素子用材料層２１
Ａに作用される平行磁場の強度は、平均で１５００〜２
００００ガウスとなる大きさが好ましい。
Ｈ内に導電路素子用材料層２１Ａが形成された積層体２
２Ａに対し、その金属薄層２４の上面および樹脂シート
体２３の下面に一対の電磁石３５，３６を配置し、この
電磁石３５，３６を作動させることにより、導電路素子
用材料層２１Ａの厚み方向に平行磁場が作用し、その結
果、導電路素子用材料層２１Ａ中における導電性粒子が
厚み方向に並ぶよう配向する。導電路素子用材料層２１
Ａに作用される平行磁場の強度は、平均で１５００〜２
００００ガウスとなる大きさが好ましい。
【００２８】このようにして穴部２２Ｈ内に導電路素子
２１が形成された積層体２２Ａに対し、その上面の金属
薄層２４をエッチング処理によって除去することによ
り、図４に示すような、導電路素子２１が樹脂シート体
２３の一面から突出した状態に設けられた封止用複合シ
ート２２が得られる。
２１が形成された積層体２２Ａに対し、その上面の金属
薄層２４をエッチング処理によって除去することによ
り、図４に示すような、導電路素子２１が樹脂シート体
２３の一面から突出した状態に設けられた封止用複合シ
ート２２が得られる。
【００２９】そして、図１０に示すように、上記の封止
用複合シート２２を、複数の半導体素子１０が形成され
たウエハ１５上に、導電路素子２１の各々の突出部分が
これに対応するパッド電極１１上に位置するよう配置
し、この状態で熱圧着処理することにより、樹脂シート
体２３がウエハ１５に被着され、これにより、ウエハ１
５における半導体素子１０の各々の一面上に封止層２０
が一体的に形成されると共に、半導体素子１０の各々の
パッド電極１１上に、封止層２０を厚み方向に貫通して
伸びる導電路素子２１が当該封止層２０によって固定さ
れた状態で配置される。
用複合シート２２を、複数の半導体素子１０が形成され
たウエハ１５上に、導電路素子２１の各々の突出部分が
これに対応するパッド電極１１上に位置するよう配置
し、この状態で熱圧着処理することにより、樹脂シート
体２３がウエハ１５に被着され、これにより、ウエハ１
５における半導体素子１０の各々の一面上に封止層２０
が一体的に形成されると共に、半導体素子１０の各々の
パッド電極１１上に、封止層２０を厚み方向に貫通して
伸びる導電路素子２１が当該封止層２０によって固定さ
れた状態で配置される。
【００３０】このように半導体素子１０の各々の一面上
に封止層２０が形成されると共に、半導体素子１０の各
々のパッド電極１１上に導電路素子２１が配置されたウ
エハ１５に対し、所要の検査を行った後、ウエハ１５の
ストリートに沿ってダイシンクを行って切断することに
より、図１に示すような構成の半導体装置が得られる。
に封止層２０が形成されると共に、半導体素子１０の各
々のパッド電極１１上に導電路素子２１が配置されたウ
エハ１５に対し、所要の検査を行った後、ウエハ１５の
ストリートに沿ってダイシンクを行って切断することに
より、図１に示すような構成の半導体装置が得られる。
【００３１】上記の半導体装置において、封止層２０を
半硬化状態の硬化性樹脂により構成する場合には、以下
のようにしてマザーボードなどの配線基板に実装するこ
とができる。図１１に示すように、半導体素子１０のパ
ッド電極１１と対掌なパターンに従って配置された複数
の端子電極３１を有する配線基板３０が用意され、この
配線基板３０上に、導電路素子２１の各々がこれに対応
する端子電極３１の各々に対接するよう、半導体装置１
が配置される。そして、この状態で、半導体装置１と配
線基板３０とを加圧しながら封止層２０の加熱処理を行
うことにより、封止層２０が硬化されると共に配線基板
３０に接着され、以て半導体装置１が配線基板３０に実
装される。このように半導体装置１が配線基板３０に実
装された状態においては、半導体素子１０のパッド電極
１１は、導電路素子２１により、配線基板３０の端子電
極３１に電気的に接続されている。
半硬化状態の硬化性樹脂により構成する場合には、以下
のようにしてマザーボードなどの配線基板に実装するこ
とができる。図１１に示すように、半導体素子１０のパ
ッド電極１１と対掌なパターンに従って配置された複数
の端子電極３１を有する配線基板３０が用意され、この
配線基板３０上に、導電路素子２１の各々がこれに対応
する端子電極３１の各々に対接するよう、半導体装置１
が配置される。そして、この状態で、半導体装置１と配
線基板３０とを加圧しながら封止層２０の加熱処理を行
うことにより、封止層２０が硬化されると共に配線基板
３０に接着され、以て半導体装置１が配線基板３０に実
装される。このように半導体装置１が配線基板３０に実
装された状態においては、半導体素子１０のパッド電極
１１は、導電路素子２１により、配線基板３０の端子電
極３１に電気的に接続されている。
【００３２】以上において、封止層２０の加熱処理の条
件は、使用される硬化性樹脂材料の種類によって適宜選
定される。例えば、硬化性樹脂材料が熱硬化性のエポキ
シ系樹脂である場合には、加熱温度は１２０〜１５０℃
で、加熱時間は０．５〜２．０時間であり、硬化性樹脂
材料が熱硬化性のポリイミド系樹脂材料である場合に
は、加熱温度は２００〜３５０℃で、加熱時間は０．５
〜２．０時間であり、硬化性樹脂材料が熱硬化性のフェ
ノール系樹脂材料である場合には、加熱温度は１２０〜
１５０℃で、加熱時間は１．０〜２．０時間である。
件は、使用される硬化性樹脂材料の種類によって適宜選
定される。例えば、硬化性樹脂材料が熱硬化性のエポキ
シ系樹脂である場合には、加熱温度は１２０〜１５０℃
で、加熱時間は０．５〜２．０時間であり、硬化性樹脂
材料が熱硬化性のポリイミド系樹脂材料である場合に
は、加熱温度は２００〜３５０℃で、加熱時間は０．５
〜２．０時間であり、硬化性樹脂材料が熱硬化性のフェ
ノール系樹脂材料である場合には、加熱温度は１２０〜
１５０℃で、加熱時間は１．０〜２．０時間である。
【００３３】上記の半導体装置によれば、半導体素子１
０の一面に形成された封止層２０のみによってパッケー
ジングされているため、当該半導体素子１０と同等のサ
イズが得られる。しかも、封止層２０は、半導体素子１
０におけるパット電極１１が形成された一面にのみ設け
られていればよいので、半導体素子１０のパッケージン
グおよび得られる半導体装置の電気的検査をウエハの状
態で行うことができ、更に、封止層２０には、厚み方向
に貫通して伸びる導電路素子２１が半導体素子１０のパ
ッド電極１１上に配置された状態で一体的に設けられて
いるため、封止層２０の形成工程の他にボンディング工
程を行うことが不要となり、その結果、小さいコストで
容易に製造することができる。
０の一面に形成された封止層２０のみによってパッケー
ジングされているため、当該半導体素子１０と同等のサ
イズが得られる。しかも、封止層２０は、半導体素子１
０におけるパット電極１１が形成された一面にのみ設け
られていればよいので、半導体素子１０のパッケージン
グおよび得られる半導体装置の電気的検査をウエハの状
態で行うことができ、更に、封止層２０には、厚み方向
に貫通して伸びる導電路素子２１が半導体素子１０のパ
ッド電極１１上に配置された状態で一体的に設けられて
いるため、封止層２０の形成工程の他にボンディング工
程を行うことが不要となり、その結果、小さいコストで
容易に製造することができる。
【００３４】また、封止層２０が半硬化状態の硬化性樹
脂により構成されている場合には、配線基板３０上に実
装するためには、当該配線基板３０上に位置合わせした
状態で配置し、封止層２０の再硬化処理を行えばよく、
これにより、配線基板３０に対する固定保持が達成され
る。しかも、半導体素子１０のパッド電極１１上に配置
された厚み方向に伸びる導電路素子２１によって、半導
体素子１０のパッド電極１１と配線基板３０の端子電極
３１との電気的接続が達成されるため、極めて簡単な工
程により、配線基板３０上に実装することができる。ま
た、隣接する導電路素子２１の各々は封止層２０によっ
て互いに絶縁されているため、半導体素子１０のパッド
電極１１の配置ピッチが極めて小さいものである場合に
も、所要の電気的接続を確実に達成することができる。
脂により構成されている場合には、配線基板３０上に実
装するためには、当該配線基板３０上に位置合わせした
状態で配置し、封止層２０の再硬化処理を行えばよく、
これにより、配線基板３０に対する固定保持が達成され
る。しかも、半導体素子１０のパッド電極１１上に配置
された厚み方向に伸びる導電路素子２１によって、半導
体素子１０のパッド電極１１と配線基板３０の端子電極
３１との電気的接続が達成されるため、極めて簡単な工
程により、配線基板３０上に実装することができる。ま
た、隣接する導電路素子２１の各々は封止層２０によっ
て互いに絶縁されているため、半導体素子１０のパッド
電極１１の配置ピッチが極めて小さいものである場合に
も、所要の電気的接続を確実に達成することができる。
【００３５】更に、導電路素子２１を構成する高分子物
質として弾性を有するものを用いることにより、温度変
化による熱履歴を受けた場合において、半導体素子１
０、封止層２０および配線基板３０の各々の構成材料の
熱膨張係数の差に起因して、導電路素子２１に相当に大
きい応力か作用しても、当該導電路素子２１は、それに
作用される応力の大きさに応じて変形するため損傷する
ことがない。従って、温度変化による熱履歴などの環境
の変化に対しても、半導体素子１０のパッド電極１１と
配線基板３０の端子電極３１との良好な電気的接続を安
定に維持することができる。
質として弾性を有するものを用いることにより、温度変
化による熱履歴を受けた場合において、半導体素子１
０、封止層２０および配線基板３０の各々の構成材料の
熱膨張係数の差に起因して、導電路素子２１に相当に大
きい応力か作用しても、当該導電路素子２１は、それに
作用される応力の大きさに応じて変形するため損傷する
ことがない。従って、温度変化による熱履歴などの環境
の変化に対しても、半導体素子１０のパッド電極１１と
配線基板３０の端子電極３１との良好な電気的接続を安
定に維持することができる。
【００３６】〈第２の実施の形態〉図１２は、本発明に
係る半導体装置の他の例における構成の概略を示す説明
用断面図であり、図１３は、図１２に示す半導体装置の
一部を拡大して示す説明用断面図である。この半導体装
置１においては、導電路素子２１の各々の上面に、表面
電極２５が形成されている。図示の例では、表面電極２
５は、導電路素子２１の径より大きい径を有し、その周
辺部が封止層２０上に位置されて当該封止層２０に固定
されている。この表面電極２５は、例えば銅、銅／ニッ
ケル／金の積層体などにより構成されている。その他
は、図１に示す半導体装置と同様の構成である。
係る半導体装置の他の例における構成の概略を示す説明
用断面図であり、図１３は、図１２に示す半導体装置の
一部を拡大して示す説明用断面図である。この半導体装
置１においては、導電路素子２１の各々の上面に、表面
電極２５が形成されている。図示の例では、表面電極２
５は、導電路素子２１の径より大きい径を有し、その周
辺部が封止層２０上に位置されて当該封止層２０に固定
されている。この表面電極２５は、例えば銅、銅／ニッ
ケル／金の積層体などにより構成されている。その他
は、図１に示す半導体装置と同様の構成である。
【００３７】このような半導体装置は、以下のようにし
て製造することができる。先ず、前述の第１の実施の形
態と同様にして、複数の半導体素子１０が形成されてな
るウエハ１５（図３参照）と、封止用複合シート２２と
（図４参照）とを用意する。そして、図１４に示すよう
に、封止用複合シート２２を、ウエハ１５上に導電路素
子２１の各々の突出部分がこれに対応するパッド電極１
１上に位置するよう配置し、更に、封止用複合シート２
２上に金属箔２５Ａを配置する。この状態で三者を熱圧
着処理することにより、樹脂シート体２３がウエハ１５
に被着され、これにより、ウエハ１５における半導体素
子１０の各々の一面上に封止層２０が一体的に形成され
ると共に、半導体素子１０の各々のパッド電極１１上
に、封止層２０を厚み方向に貫通して伸びる導電路素子
２１が当該封止層２０によって固定された状態で配置さ
れ、更に、当該封止層２０に金属箔２５Ａが被着され
る。
て製造することができる。先ず、前述の第１の実施の形
態と同様にして、複数の半導体素子１０が形成されてな
るウエハ１５（図３参照）と、封止用複合シート２２と
（図４参照）とを用意する。そして、図１４に示すよう
に、封止用複合シート２２を、ウエハ１５上に導電路素
子２１の各々の突出部分がこれに対応するパッド電極１
１上に位置するよう配置し、更に、封止用複合シート２
２上に金属箔２５Ａを配置する。この状態で三者を熱圧
着処理することにより、樹脂シート体２３がウエハ１５
に被着され、これにより、ウエハ１５における半導体素
子１０の各々の一面上に封止層２０が一体的に形成され
ると共に、半導体素子１０の各々のパッド電極１１上
に、封止層２０を厚み方向に貫通して伸びる導電路素子
２１が当該封止層２０によって固定された状態で配置さ
れ、更に、当該封止層２０に金属箔２５Ａが被着され
る。
【００３８】その後、封止層２０に被着された金属箔２
５Ａに対してエッチング処理を施してその一部を除去す
ることにより、導電路素子２１の各々の上面に表面電極
２５が形成される。そして、このウエハ１５に対し、所
要の検査を行った後、ウエハ１５のストリートに沿って
ダイシングを行って切断することにより、図１２に示す
ような構成の半導体装置が得られる。
５Ａに対してエッチング処理を施してその一部を除去す
ることにより、導電路素子２１の各々の上面に表面電極
２５が形成される。そして、このウエハ１５に対し、所
要の検査を行った後、ウエハ１５のストリートに沿って
ダイシングを行って切断することにより、図１２に示す
ような構成の半導体装置が得られる。
【００３９】上記の半導体装置は、以下のようにしてマ
ザーボードなどの配線基板に実装される。図１５に示す
ように、半導体装置１の表面電極２５と対掌なパターン
に従って配置された複数の端子電極３１を有する配線基
板３０が用意され、この配線基板３０上に、表面電極２
５の各々がこれに対応する端子電極３１の各々に対接す
るよう、半導体装置１が配置される。そして、この状態
で、半導体装置１と配線基板３０とを加圧しながら封止
層２０の加熱処理を行うことにより、封止層２０が硬化
されると共に配線基板３０に接着され、以て半導体装置
１が配線基板３０に実装される。
ザーボードなどの配線基板に実装される。図１５に示す
ように、半導体装置１の表面電極２５と対掌なパターン
に従って配置された複数の端子電極３１を有する配線基
板３０が用意され、この配線基板３０上に、表面電極２
５の各々がこれに対応する端子電極３１の各々に対接す
るよう、半導体装置１が配置される。そして、この状態
で、半導体装置１と配線基板３０とを加圧しながら封止
層２０の加熱処理を行うことにより、封止層２０が硬化
されると共に配線基板３０に接着され、以て半導体装置
１が配線基板３０に実装される。
【００４０】上記の半導体装置によれば、半導体素子１
０の一面に形成された封止層２０のみによってパッケー
ジングされているため、当該半導体素子１０と同等のサ
イズが得られる。しかも、封止層２０は、半導体素子１
０におけるパット電極１１が形成された一面にのみ設け
られていればよいので、半導体素子１０のパッケージン
グおよび得られる半導体装置の電気的検査をウエハの状
態で行うことができ、更に、封止層２０には、厚み方向
に貫通して伸びる導電路素子２１が半導体素子１０のパ
ッド電極１１上に配置された状態で設けられており、こ
の導電路素子２１よって半導体素子１０のパッド電極１
１と表面電極２５との電気的接続が達成されるため、ボ
ンディング工程を行うことが不要となり、その結果、小
さいコストで容易に製造することができる。
０の一面に形成された封止層２０のみによってパッケー
ジングされているため、当該半導体素子１０と同等のサ
イズが得られる。しかも、封止層２０は、半導体素子１
０におけるパット電極１１が形成された一面にのみ設け
られていればよいので、半導体素子１０のパッケージン
グおよび得られる半導体装置の電気的検査をウエハの状
態で行うことができ、更に、封止層２０には、厚み方向
に貫通して伸びる導電路素子２１が半導体素子１０のパ
ッド電極１１上に配置された状態で設けられており、こ
の導電路素子２１よって半導体素子１０のパッド電極１
１と表面電極２５との電気的接続が達成されるため、ボ
ンディング工程を行うことが不要となり、その結果、小
さいコストで容易に製造することができる。
【００４１】また、封止層２０は半硬化状態の硬化性樹
脂により構成されている場合には、配線基板３０上に実
装するためには、当該配線基板３０上に位置合わせした
状態で配置し、封止層２０の硬化処理を行えばよく、こ
れにより、配線基板３０に対する固定保持が達成され
る。しかも、半導体素子１０のパッド電極１１上に配置
された厚み方向に伸びる導電路素子２１によって、半導
体素子１０のパッド電極１１と配線基板３０の端子電極
３１との電気的接続が達成されるため、極めて簡単な工
程により、配線基板３０上に実装することができる。ま
た、隣接する導電路素子２１の各々は封止層２０によっ
て互いに絶縁されているため、半導体素子１０のパッド
電極１１の配置ピッチが極めて小さいものである場合に
も、所要の電気的接続を確実に達成することができる。
脂により構成されている場合には、配線基板３０上に実
装するためには、当該配線基板３０上に位置合わせした
状態で配置し、封止層２０の硬化処理を行えばよく、こ
れにより、配線基板３０に対する固定保持が達成され
る。しかも、半導体素子１０のパッド電極１１上に配置
された厚み方向に伸びる導電路素子２１によって、半導
体素子１０のパッド電極１１と配線基板３０の端子電極
３１との電気的接続が達成されるため、極めて簡単な工
程により、配線基板３０上に実装することができる。ま
た、隣接する導電路素子２１の各々は封止層２０によっ
て互いに絶縁されているため、半導体素子１０のパッド
電極１１の配置ピッチが極めて小さいものである場合に
も、所要の電気的接続を確実に達成することができる。
【００４２】更に、導電路素子２１を構成する高分子物
質として弾性を有するものを用いることにより、温度変
化による熱履歴を受けた場合において、半導体素子１
０、封止層２０および配線基板３０の各々の構成材料の
熱膨張係数の差に起因して、導電路素子２１に相当に大
きい応力か作用しても、当該導電路素子２１は、それに
作用される応力の大きさに応じて変形するため損傷する
ことがない。従って、温度変化による熱履歴などの環境
の変化に対しても、半導体素子１０のパッド電極１１と
配線基板３０の端子電極３１との良好な電気的接続を安
定に維持することができる。
質として弾性を有するものを用いることにより、温度変
化による熱履歴を受けた場合において、半導体素子１
０、封止層２０および配線基板３０の各々の構成材料の
熱膨張係数の差に起因して、導電路素子２１に相当に大
きい応力か作用しても、当該導電路素子２１は、それに
作用される応力の大きさに応じて変形するため損傷する
ことがない。従って、温度変化による熱履歴などの環境
の変化に対しても、半導体素子１０のパッド電極１１と
配線基板３０の端子電極３１との良好な電気的接続を安
定に維持することができる。
【００４３】本発明は、上記の実施の形態に限定され
ず、例えば以下のような種々の変更を加えることが可能
である。 （１）導電路素子２１を構成する高分子物質として硬化
性材料を用いる場合には、当該硬化性材料は完全に硬化
されている必要はなく、封止層２０と同様に半硬化状態
のものであってもよい。 （２）金属箔２５Ａをエッチング処理を施した後、必要
に応じてフォトリソグラフィーおよびメッキ処理を施す
ことより、所望の厚みを有する表面電極２５を形成する
ことができる。具体的には、封止層２０上にフォトレジ
スト膜を形成してパターニングを行うことにより、当該
フォトレジスト膜における表面電極２１を形成する個所
に穴部を形成し、この穴部内に金属をメッキ法により充
填し、然る後にフォトレジスト膜を除去することによ
り、所期の厚みを有する表面電極２５を形成することが
できる。
ず、例えば以下のような種々の変更を加えることが可能
である。 （１）導電路素子２１を構成する高分子物質として硬化
性材料を用いる場合には、当該硬化性材料は完全に硬化
されている必要はなく、封止層２０と同様に半硬化状態
のものであってもよい。 （２）金属箔２５Ａをエッチング処理を施した後、必要
に応じてフォトリソグラフィーおよびメッキ処理を施す
ことより、所望の厚みを有する表面電極２５を形成する
ことができる。具体的には、封止層２０上にフォトレジ
スト膜を形成してパターニングを行うことにより、当該
フォトレジスト膜における表面電極２１を形成する個所
に穴部を形成し、この穴部内に金属をメッキ法により充
填し、然る後にフォトレジスト膜を除去することによ
り、所期の厚みを有する表面電極２５を形成することが
できる。
【００４４】（３）図１５に示すように、封止層２０上
に被着された金属箔を利用して、当該封止層２０または
導電路素子２１上に適宜のパターンの配線部２６を形成
することができる。この半導体装置１においては、半導
体素子１０のパッド電極１１が、導電路素子２１および
配線部２６を介して表面電極２５に電気的に接続されて
いる。このような構成によれば、配線部２６によって導
電路素子２１と表面電極２５との電気的接続を達成する
ことかできるので、表面電極２０を導電路素子２１上に
形成する必要がなく、その結果、所望の位置に表面電極
２１を形成することができる。
に被着された金属箔を利用して、当該封止層２０または
導電路素子２１上に適宜のパターンの配線部２６を形成
することができる。この半導体装置１においては、半導
体素子１０のパッド電極１１が、導電路素子２１および
配線部２６を介して表面電極２５に電気的に接続されて
いる。このような構成によれば、配線部２６によって導
電路素子２１と表面電極２５との電気的接続を達成する
ことかできるので、表面電極２０を導電路素子２１上に
形成する必要がなく、その結果、所望の位置に表面電極
２１を形成することができる。
【００４５】（４）封止層の形成は、チップにされた個
々の半導体素子１０に対しても行うことができる。但
し、複数の半導体素子に対して一括して封止層および表
面電極を形成することができる点で、複数の半導体素子
が形成されてなるウエハを用いることが好ましい。 （５）封止用複合シート２２の形成において、導電路素
子用材料層に平行磁場を作用させる手段としては、電磁
石の代わりに永久磁石を用いることもできる。このよう
な永久磁石としては、前述の範囲の平行磁場の強度が得
られる点で、アルニコ（Ｆｅ−Ａｌ−Ｎｉ−Ｃｏ系合
金）、フェライトなどよりなるものが好ましい。
々の半導体素子１０に対しても行うことができる。但
し、複数の半導体素子に対して一括して封止層および表
面電極を形成することができる点で、複数の半導体素子
が形成されてなるウエハを用いることが好ましい。 （５）封止用複合シート２２の形成において、導電路素
子用材料層に平行磁場を作用させる手段としては、電磁
石の代わりに永久磁石を用いることもできる。このよう
な永久磁石としては、前述の範囲の平行磁場の強度が得
られる点で、アルニコ（Ｆｅ−Ａｌ−Ｎｉ−Ｃｏ系合
金）、フェライトなどよりなるものが好ましい。
【００４６】
【発明の効果】本発明の半導体装置によれば、半導体素
子の一面に形成された封止層のみによってパッケージン
グされているため、当該半導体素子と同等のサイズが得
られる。しかも、封止層は、半導体素子におけるパット
電極が形成された一面にのみ設けられていればよいの
で、半導体素子のパッケージングおよび得られる半導体
装置の電気的検査をウエハの状態で行うことができ、更
に、封止層には、高分子物質中に導電性粒子が含有され
てなる導電路素子が一体的に設けられているため、封止
層の形成工程の他に、ボンディング工程を行うことが不
要となり、その結果、小さいコストで容易に製造するこ
とができる。
子の一面に形成された封止層のみによってパッケージン
グされているため、当該半導体素子と同等のサイズが得
られる。しかも、封止層は、半導体素子におけるパット
電極が形成された一面にのみ設けられていればよいの
で、半導体素子のパッケージングおよび得られる半導体
装置の電気的検査をウエハの状態で行うことができ、更
に、封止層には、高分子物質中に導電性粒子が含有され
てなる導電路素子が一体的に設けられているため、封止
層の形成工程の他に、ボンディング工程を行うことが不
要となり、その結果、小さいコストで容易に製造するこ
とができる。
【００４７】また、封止層が半硬化状態の硬化性樹脂に
より構成されている場合には、配線基板上に実装するた
めには、当該配線基板上に位置合わせした状態で配置
し、封止層の硬化処理を行えばよく、これにより、配線
基板に対する固定保持が達成されると共に、半導体素子
のパッド電極上に配置された導電路素子によって、配線
基板の端子電極との電気的接続が達成される。従って、
極めて簡単な工程により、配線基板上に実装することが
できる。また、隣接する導電路素子の各々は封止層によ
って互いに絶縁されているため、半導体素子のパッド電
極の配置ピッチが極めて小さいものである場合にも、所
要の電気的接続を確実に達成することができる。
より構成されている場合には、配線基板上に実装するた
めには、当該配線基板上に位置合わせした状態で配置
し、封止層の硬化処理を行えばよく、これにより、配線
基板に対する固定保持が達成されると共に、半導体素子
のパッド電極上に配置された導電路素子によって、配線
基板の端子電極との電気的接続が達成される。従って、
極めて簡単な工程により、配線基板上に実装することが
できる。また、隣接する導電路素子の各々は封止層によ
って互いに絶縁されているため、半導体素子のパッド電
極の配置ピッチが極めて小さいものである場合にも、所
要の電気的接続を確実に達成することができる。
【００４８】更に、導電路素子を構成する高分子物質と
して弾性を有するものを用いることにより、温度変化に
よる熱履歴を受けた場合において、半導体素子、封止層
および配線基板の各々の構成材料の熱膨張係数の差に起
因して、導電路素子に相当に大きい応力か作用しても、
当該導電路素子は、それに作用される応力の大きさに応
じて変形するため損傷することがない。従って、温度変
化による熱履歴などの環境の変化に対しても、半導体素
子のパッド電極と配線基板の端子電極との良好な電気的
接続を安定に維持することができる。
して弾性を有するものを用いることにより、温度変化に
よる熱履歴を受けた場合において、半導体素子、封止層
および配線基板の各々の構成材料の熱膨張係数の差に起
因して、導電路素子に相当に大きい応力か作用しても、
当該導電路素子は、それに作用される応力の大きさに応
じて変形するため損傷することがない。従って、温度変
化による熱履歴などの環境の変化に対しても、半導体素
子のパッド電極と配線基板の端子電極との良好な電気的
接続を安定に維持することができる。
【００４９】本発明の半導体装置の製造方法によれば、
搭載される半導体素子と同等のサイズを有し、しかも、
簡単な工程により、配線基板上に確実に実装することの
できる半導体装置を、小さいコストで容易にかつ確実に
製造することができる。また、複数の半導体素子が形成
されてなるウエハを用いることにより、半導体素子のパ
ッケージングおよび得られる半導体装置の電気的検査を
ウエハの状態で行うことができるので、より小さいコス
トで半導体装置を製造することができる。
搭載される半導体素子と同等のサイズを有し、しかも、
簡単な工程により、配線基板上に確実に実装することの
できる半導体装置を、小さいコストで容易にかつ確実に
製造することができる。また、複数の半導体素子が形成
されてなるウエハを用いることにより、半導体素子のパ
ッケージングおよび得られる半導体装置の電気的検査を
ウエハの状態で行うことができるので、より小さいコス
トで半導体装置を製造することができる。
【図１】第１の実施の形態に係る半導体装置の構成の概
略を示す説明用断面図である。
略を示す説明用断面図である。
【図２】図１に示す半導体装置の一部を拡大して示す説
明用断面図である。
明用断面図である。
【図３】複数の半導体素子が形成されたウエハを示す説
明図である。
明図である。
【図４】封止用複合シートの一例における構成を示す説
明用断面図である。
明用断面図である。
【図５】樹脂シート体の一面に金属薄層が形成されてな
る積層体を示す説明用断面図である。
る積層体を示す説明用断面図である。
【図６】図５に示す積層体に穴部が形成された状態を示
す説明用断面図である。
す説明用断面図である。
【図７】積層体の穴部内に導電路素子用材料層が形成さ
れた状態を示す説明用断面図である。
れた状態を示す説明用断面図である。
【図８】積層体の穴部内に導電路素子が形成された状態
を示す説明用断面図である。
を示す説明用断面図である。
【図９】導電路素子用材料層に平行磁場を作用させた状
態を示す説明図である。
態を示す説明図である。
【図１０】複数の半導体素子が形成されたウエハの一面
に、封止用複合シートを熱圧着する工程を示す説明用断
面図である。
に、封止用複合シートを熱圧着する工程を示す説明用断
面図である。
【図１１】図１に示す半導体装置が配線基板上に配置さ
れた状態を示す説明用断面図である。
れた状態を示す説明用断面図である。
【図１２】第２の実施の形態に係る半導体装置の構成の
概略を示す説明用断面図である。
概略を示す説明用断面図である。
【図１３】図１２に示す半導体装置の一部を拡大して示
す説明用断面図である。
す説明用断面図である。
【図１４】複数の半導体素子が形成されたウエハ、封止
用複合シートおよび金属箔を熱圧着し、当該金属箔をエ
ッチング処理することによって表面電極を形成する工程
を示す説明用断面図である。
用複合シートおよび金属箔を熱圧着し、当該金属箔をエ
ッチング処理することによって表面電極を形成する工程
を示す説明用断面図である。
【図１５】図１２に示す半導体装置が配線基板上に配置
された状態を示す説明用断面図である。
された状態を示す説明用断面図である。
【図１６】封止層および導電路素子上に配線部が形成さ
れた半導体装置を、その一部を拡大して示す説明用断面
図である。
れた半導体装置を、その一部を拡大して示す説明用断面
図である。
【図１７】従来の半導体装置の一例における構成を示す
説明用断面図である。
説明用断面図である。
【図１８】従来の半導体装置を配線基板上に実装する工
程を示す説明図である。
程を示す説明図である。
１ 半導体装置 １０ 半導体素子 １１ パッド電極 １５ ウエハ ２０ 封止層 ２１ 導電路素子 ２１Ｈ 貫通孔 ２１Ａ 導電路素子形成材料層 ２２ 封止用複合シート ２２Ａ 積層体 ２２Ｈ 穴部 ２３ 樹脂シート体 ２４ 金属薄層 ２４Ｋ 開口 ２５ 表面電極 ２５Ａ 金属箔 ２６ 配線部 ３０ 配線基板 ３１ 端子電極 ３５，３６ 電磁石 Ｓ 高分子物質 Ｒ 導電性粒子 ８０ 半導体装置 ８１ 半導体素子 ８２ パッド電極 ８３ ワイヤー ８５ 基板 ８６ 突起状電極 ８７ 配線部 ８８ 封止部 ９０ 配線基板 ９１ 端子電極 ９５ 接着層
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/31 Ｆターム(参考） 4J002 AC011 AC031 AC061 AC071 AC081 AC091 BB151 CD001 CF001 CH041 CK021 CP031 DA076 DA086 DA116 DC006 FB076 FD116 FD140 GQ05 4M105 AA01 BB09 FF06 GG17 4M109 AA01 BA04 CA10 EB11 EC07 5F061 AA01 BA04 CA10 CB07
Claims (8)
- 【請求項１】 一面に複数のパッド電極を有する半導体
素子と、この半導体素子の一面上に一体的に形成された
封止層と、前記半導体素子のパッド電極の各々の表面上
に配置され、前記封止層に一体的に設けられた、当該封
止層を厚み方向に貫通して伸びる導電路素子とを有して
なり、 前記封止層は硬化性樹脂よりなり、 前記導電路素子は、高分子物質中に導電性粒子が含有さ
れてなることを特徴とする半導体装置。 - 【請求項２】 封止層を構成する硬化性樹脂が半硬化状
態であることを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 導電路素子を構成する高分子物質は、弾
性を有するものであることを特徴とする請求項１または
請求項２に記載の半導体装置。 - 【請求項４】 導電路素子上または封止層上に、当該導
電路素子に電気的に接続された表面電極が形成されてい
ることを特徴とする請求項１乃至請求項３のいずれかに
記載の半導体装置。 - 【請求項５】 導電路素子上または封止層上に、表面電
極を導電路素子に電気的に接続するための配線部が形成
されていることを特徴とする請求項４に記載の半導体装
置。 - 【請求項６】 半導体素子がウエハの状態であって、当
該ウエハにおける半導体素子の各々に封止層および導電
路素子が形成されていることを特徴とする請求項１乃至
請求項５のいずれかに記載の半導体装置。 - 【請求項７】 請求項１に記載の半導体装置を製造する
方法であって、 半導体素子のパッド電極に当接する配置で貫通孔が形成
された樹脂シート体と、この樹脂シート体の貫通孔内に
設けられた、高分子物質中に導電性粒子が含有されてな
る導電路素子とを有する封止用複合シートを用意し、 半導体素子におけるパッド電極が形成された一面上に、
前記封止用複合シートを、その導電路素子がパッド電極
上に位置するよう配置し、半導体素子の一面上に一体的
に封止層を形成する工程を有することを特徴とする半導
体装置の製造方法。 - 【請求項８】 複数の半導体素子が形成されてなるウエ
ハを用い、このウエハの状態で半導体素子の各々の一面
上に封止層を形成すると共に、導電路素子をパッド電極
に接続することを特徴とする請求項７に記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10247289A JP2000077475A (ja) | 1998-09-01 | 1998-09-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10247289A JP2000077475A (ja) | 1998-09-01 | 1998-09-01 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077475A true JP2000077475A (ja) | 2000-03-14 |
Family
ID=17161233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10247289A Pending JP2000077475A (ja) | 1998-09-01 | 1998-09-01 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077475A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476488B1 (ko) * | 1999-12-09 | 2005-03-17 | 하이 커넥션 덴서티, 인코포레이티드 | 고주파 전기 접속을 위한 와이어 세그먼트 임베딩형 인터포저 |
| JP2008211193A (ja) * | 2007-02-01 | 2008-09-11 | Seiko Instruments Inc | 電子デバイス、電子機器、及び電子デバイスの製造方法 |
-
1998
- 1998-09-01 JP JP10247289A patent/JP2000077475A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476488B1 (ko) * | 1999-12-09 | 2005-03-17 | 하이 커넥션 덴서티, 인코포레이티드 | 고주파 전기 접속을 위한 와이어 세그먼트 임베딩형 인터포저 |
| JP2008211193A (ja) * | 2007-02-01 | 2008-09-11 | Seiko Instruments Inc | 電子デバイス、電子機器、及び電子デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794739B2 (en) | Semiconductor device, process for production thereof, and electronic equipment | |
| TWI354354B (ja) | ||
| JPH09266230A (ja) | 半導体装置およびその製造方法 | |
| KR101544844B1 (ko) | 와이어드 러버 컨택트 및 그 제조방법 | |
| JPH11340365A (ja) | 絶縁性配線基板及び樹脂封止型半導体装置 | |
| JP4550102B2 (ja) | 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| TW201232731A (en) | Ball grid array semiconductor package and method of manufacturing the same | |
| JPH1012673A (ja) | 半導体素子実装用シートおよび半導体装置 | |
| KR20040069513A (ko) | 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법 | |
| CN110718529A (zh) | 半导体装置以及半导体装置的制造方法 | |
| JPH11102989A (ja) | Ｂｇａ型半導体装置 | |
| JP2000077475A (ja) | 半導体装置およびその製造方法 | |
| JP2000150716A (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP2000077476A (ja) | 半導体装置およびその製造方法 | |
| JPH0964080A (ja) | 半導体装置及びその製造方法 | |
| JPH0897399A (ja) | 半導体チップ及びその製造方法、半導体装置及びその製造方法並に半導体装置の実装構造 | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JP2002270725A (ja) | 半導体装置およびその製造方法 | |
| JP2001118959A (ja) | 接続端子及びそれを用いた半導体装置 | |
| KR100239387B1 (ko) | 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
| JPH09129777A (ja) | 半導体素子搭載用基板と半導体装置および転写用原版 | |
| JP2009289926A (ja) | 電子部品装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071113 |