JP2626698B2 - 放射型・パラレル・システムバス - Google Patents

放射型・パラレル・システムバス

Info

Publication number
JP2626698B2
JP2626698B2 JP1152985A JP15298589A JP2626698B2 JP 2626698 B2 JP2626698 B2 JP 2626698B2 JP 1152985 A JP1152985 A JP 1152985A JP 15298589 A JP15298589 A JP 15298589A JP 2626698 B2 JP2626698 B2 JP 2626698B2
Authority
JP
Japan
Prior art keywords
bus
board
signal lines
printed wiring
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1152985A
Other languages
English (en)
Other versions
JPH0318954A (ja
Inventor
徳平 高島
Original Assignee
株式会社 グラフィコ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 グラフィコ filed Critical 株式会社 グラフィコ
Priority to JP1152985A priority Critical patent/JP2626698B2/ja
Priority to CA002018187A priority patent/CA2018187A1/en
Priority to AU56927/90A priority patent/AU625190B2/en
Priority to IL9465690A priority patent/IL94656A/en
Priority to US07/535,487 priority patent/US5091822A/en
Priority to NZ234047A priority patent/NZ234047A/xx
Priority to EP19900306520 priority patent/EP0403288A3/en
Priority to KR1019900008856A priority patent/KR930003722B1/ko
Publication of JPH0318954A publication Critical patent/JPH0318954A/ja
Application granted granted Critical
Publication of JP2626698B2 publication Critical patent/JP2626698B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、マイクロプロセッサ・コンピュータシステ
ムの外部バスに関する。
（従来の技術） CPUを実装したCPUボードを数枚以上有するマルチ・マ
イクロ・コンピュータシステムの従来のハードウェア構
成は、CPUボードを垂直に立て各実装面が平行になるよ
うにフレームに挿入して固定し、これらボードの内端リ
ード部をコネクタを介してフレーム背面のバスケーブル
に接続した構造である。
（発明が解決しようとする課題） このように従来は、CPUボードを平行に横一列に並べ
て１本のバスケーブルに接続するから、ボードの枚数が
多い場合には、同じバスケーブル上のボード間の距離の
格差が拡大する。
従って、ボード間でCPU同士が通信する場合、シグナ
ルパスの長さの違いが著しいため、各CPU間のシグナル
パスの調停機能が複雑になるという問題があった。
この問題点を改良するものとして、本出願人は、信号
線を放射状に配列することにより、CPUボードの枚数に
かかわりなくすべてのCPUボードの通信パスの長さを等
しくしたものを、既に出願した（特願平１−102909
号）。それによれば、信号の制御が単純化でき、かつ各
信号のクロック時間を短縮してそれによりCPU間の通信
の高速化が達成できるという利点がある。
しかし反面、放射状の信号線が中心部で接近しあって
互いにノイズの影響がでるという新しい問題が生じた。
本発明は、このような放射状に配列した信号線間の影
響を解消し、信号の伝送品質を向上することを目的とす
る。
（課題を解決するための手段） 本発明の基本的な特徴は、実装面を垂直に立てた複数
のCPUボードを同一円周上に沿って放射状に配設し、そ
の内周側のリード部に接続する長さの等しい信号線群を
２本づつ撚り合せてプリント配線板上に形成し、これら
信号線群を共通接点を中心線に放射状に設けると共に、
２本１組の信号線の一方を接地してグランド線にするこ
とである。
すなわち、２本づつ撚り合せた前記信号線群をプリン
ト基板上に設けてバス・プリント配線板を形成し、この
バス・プリント配線板を同一軸線上に沿い間隔を置いて
複数個配置すると共に、これらバス・プリント配線板の
外周縁に沿い複数のCPUボードを放射状に配列し、各CPU
ボードの内周側端部のリード部を前記バス・プリント配
線板の周縁にのぞむ信号線の先端に接続し、前記信号線
群の撚り合せた信号線のうちの一方を接地する構成を特
徴とする。
（作用） 本発明において、CPUボード間のCPU同士の信号伝送
は、ボードのリード部よりバス・プリント配線板上の放
射状の信号線群を経由して行われる。
ここですべてのCPUボードは、バス・プリント配線板
の信号線群により各信号線のほぼ２倍の長さで接続され
る。
そしてこれら信号線群は、接地した一方の信号線（グ
ランド線）により他方の信号線がシールドされ、互いに
影響しない。
（実施例） マイクロプロセッサ・コンピュータシステムの外部バ
スについては、各メーカによるバスの標準化が既に行わ
れている。
次に本発明を、インテル社が標準化したマルチバスの
うち、パラレル・システムバスに適用した実施例を図面
に示して説明する。
このマルチバスは、複数台のマイクロプロセッサを組
み込んだマルチ・マイクロプロセッサ・システム用に開
発されたもので、第２図に示す基本的構成より明らかな
とおり、プロセッサ同士をパラレル・システム・バス１
により接続するものである。
これに使用するCPUボード２には、そのリード部にボ
ード・コネクタ３を１個備える単高型と、これと同寸の
ボードコネクタを２個備える倍高型があるが、説明を簡
略化するために、単高型のみを第３図に示す。
１個のボード・コネクタ３は、32本づつ３列に配した
96本のコネクタ・ピン４を有する。
第４図は、エポキシ樹脂製の６層のバス・プリント配
線板５のうち、上層の２層のみの導線パターンを示す平
面図である。そのうち上層の導線パターンは実線で示
し、下層の導線パターンは仮想線で示す。
これら上層と下層の導線パターンは、中間の絶縁層を
介して交差するように形成し、各導線パターンの端部同
士は、前記絶縁層を貫くスルーホールのような導通孔６
により接続し、信号線７とグランド線８を撚り合わせて
形成する。
バス・プリント配線板５上の信号線群は２層当り合計
20本の信号線７より成り、各信号線７の長さは等しく、
それぞれ中心の共通接点９より等間隔に放射状に配列す
る。なおCPUボードの配置スペースの都合上、信号線群
をバスプリンと配線板５の４分円内に限定して放射状に
配列してもよい。
このように信号線群とグランド線群を配したバス層を
上中下３層積層し、各層の信号線７が上下に重なり合わ
ないように位相をずらせ、グラント線群を含めると全体
が６層のバス・プリント配線板５を形成する。そしてグ
ラント線８はすべて接地する。
9aは上層の信号線７のターミナルで、9bおよび9cはそ
れぞれ中層および下層の信号線のターミナルを示す。
これらの各ターミナル9a、9b、9cは、それぞれの中心
に穿つピン孔10a、10b、10cに、スルーホールメッキに
より接続する。
ピン孔は合計20×３個あり、３層の信号線のピン孔10
a、10b、10cの３個で１組を成す（第５図）。
次に、フレーム（図示しない）に植立した４本の支柱
11により、このバスプリント配線板５を同一軸上に沿い
上下に12個等間隔に設置する。
そしてフレームに固定した固定コネクタ12の各端子
を、バス・プリント配線板５のピン孔にＬ形の接続金具
13を介して接続すると共に、この固定コネクタ12に前記
のボード・コネクタ３のコネクタ・ピン４を挿入して、
実装面を垂直に立てたCPUボード２をバス・プリント配
線板５に接続する。このとき、同じ組の３個のピン孔10
a、10b、10cは、ボード・コネクタ３の同じ高さの３本
のコネクタ・ピン４と結合する（第６、７図）。CPUボ
ード２は、その上辺と下辺を図示しない上下平行なガイ
ドレールに挿入して支持する。
こうして所望枚数のCPUボード２を、第１図に示すよ
うに、12個のバス・プリント配線板５の外周に放射状に
接続し、これらボード群の中心軸と同一軸上にのぞみ、
ボード群の上方と下方に２機の空調ファン14、15をそれ
ぞれ設置して、外気を下方から吸引して上方に排気する
（第１図）。
現在市販のパラレル・システムバスにおけるCPUボー
ドの標準設置間隔は、0.8インチ（20.32mm）とされてい
る。データパスの最大長は16.8インチであるから、ボー
ドは標準の場合、総数が最大20枚であるが、１枚のボー
ドに小さいボードをかさねて連結したボード・アドオン
・タイプのものを使用すると、最大枚数は20枚よりさら
に少ないことになる。
この実施例では、放射状に配列したCPUボードの外周
部は、隣接するボード間の距離が拡大するから、ボード
・・アドオン・タイプのものでも支障なく20枚連結でき
る。
第８図は信号線７とグランド線８の別の実施例のパタ
ーンを示す。この場合、共通接点９は小径の円周を成
し、その中心に通孔16を穿ち、これにバス・プリント配
線板５を連結する支柱を挿通する。
この実施例では、CPUボード２間を接続する信号線の
長さは厳密には等しくならないが、ほぼ各信号線の２倍
の長さに統一され、実質的に先の実施例と等価といえ
る。
（発明の効果） これを要するに、本発明によれば、信号線を放射状に
配列するので、すべてのCPUボードはバス・プリント配
線板の信号線群により各信号線のほぼ２倍の長さで接続
され、CPUボードの枚数が多い場合でもすべてが均一の
距離で接続されることに加え、信号線群と、グランド線
群を２本１組づづ撚り合わせて形成するので、高度な電
磁シールドが達成でき、放射状の中心部で接近しあった
信号線間の信号と漏洩とノイズの影響を遮断できるとい
う効果を奏する。
【図面の簡単な説明】
第１図は本発明実施例の全体斜視図、第２図はその基本
構成を示すブロック図、第３図はCPUボードの斜視図、
第４図はバス・プリント配線板上の上部２層のみの信号
線群とグランド線群を示す平面図、第５図はバス・プリ
ント配線板の要部拡大断面図、第６図はバス・プリント
配線板とCPUボードの接続状態を示す正面図、第７図は
第６図の平面図、第８図は別の実施例の信号線群とグラ
ンド線群の一部を示す平面図、第９図は従来例の斜視図
である。 １……パラレル・システム・バス、２……CPUボード、 ５……バス・プリント配線板、７……信号線、９……共
通接点、 ８……グランド線、14、15……空調ファン。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】複数のCPUボードを同一円周上に沿い放射
    状に立てて設置すると共に、 これらCPUボード群の内側には、CPUボード群の配列中心
    の軸線に沿って、複数のバス・プリント配線板を間隔を
    置いて水平に設置し、 そして各CPUボードの内縁のリード部を、前記バス・プ
    リント配線板の周縁にのぞむ信号線群の先端にそれぞれ
    接続し、 しかして、前記信号線群の各信号線は、バス・プリント
    配線板上の共通の接点を中心に放射状に同じ長さに形成
    すると共に、これらの信号線２本を１組と成し、 各組の信号線は、前記バス・プリント配線板の上層と下
    層の導線パターンを導通孔により上下層交互に接続し、
    且つ、上層と下層の導線パターンを中間の絶縁層を介し
    て交差することにより、撚り合わせて形成し、 さらに各組の信号線のうちの一方の信号線はこれを接地
    してグランド線とすることを特徴とする放射型・パラレ
    ル・システムバス。
JP1152985A 1989-06-15 1989-06-15 放射型・パラレル・システムバス Expired - Fee Related JP2626698B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP1152985A JP2626698B2 (ja) 1989-06-15 1989-06-15 放射型・パラレル・システムバス
CA002018187A CA2018187A1 (en) 1989-06-15 1990-06-04 Radial type of parallel system bus structure with printed, twisted conductor lines
IL9465690A IL94656A (en) 1989-06-15 1990-06-07 Structure connects a parallel system of the circumferential type with leading lines and printers and coils
AU56927/90A AU625190B2 (en) 1989-06-15 1990-06-07 Radial type of parallel system bus structure with printed, twisted conductor lines
US07/535,487 US5091822A (en) 1989-06-15 1990-06-11 Radial type of parallel system bus structure with printed, twisted conductor lines
NZ234047A NZ234047A (en) 1989-06-15 1990-06-13 Radial bus computer architecture with twisted pairs of equal length
EP19900306520 EP0403288A3 (en) 1989-06-15 1990-06-14 Bus structure
KR1019900008856A KR930003722B1 (ko) 1989-06-15 1990-06-15 방사형·병렬·시스템버스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1152985A JP2626698B2 (ja) 1989-06-15 1989-06-15 放射型・パラレル・システムバス

Publications (2)

Publication Number Publication Date
JPH0318954A JPH0318954A (ja) 1991-01-28
JP2626698B2 true JP2626698B2 (ja) 1997-07-02

Family

ID=15552443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1152985A Expired - Fee Related JP2626698B2 (ja) 1989-06-15 1989-06-15 放射型・パラレル・システムバス

Country Status (8)

Country Link
US (1) US5091822A (ja)
EP (1) EP0403288A3 (ja)
JP (1) JP2626698B2 (ja)
KR (1) KR930003722B1 (ja)
AU (1) AU625190B2 (ja)
CA (1) CA2018187A1 (ja)
IL (1) IL94656A (ja)
NZ (1) NZ234047A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210682A (en) * 1990-10-19 1993-05-11 Graphico Co., Ltd. Radial type of parallel system bus structure having pairs of conductor lines with impedance matching elements
JPH0817221B2 (ja) * 1990-11-13 1996-02-21 株式会社東芝 半導体装置及び半導体ウェーハの実装方法
CA2055078A1 (en) * 1990-11-16 1992-05-17 Tokuhei Takashima Parallel processing system
EP0506224A3 (en) * 1991-03-26 1994-05-11 Ibm Computer system package
WO1993008600A1 (en) * 1991-10-15 1993-04-29 Velox Computer Technology, Inc. Intrinsically controlled cooling container
US5335146A (en) * 1992-01-29 1994-08-02 International Business Machines Corporation High density packaging for device requiring large numbers of unique signals utilizing orthogonal plugging and zero insertion force connetors
US5296748A (en) * 1992-06-24 1994-03-22 Network Systems Corporation Clock distribution system
US5548734A (en) * 1993-03-26 1996-08-20 Intel Corporation Equal length symmetric computer bus topology
US5696667A (en) * 1996-04-15 1997-12-09 Arizona Digital, Inc. Backplane for high speed data processing system
US5808876A (en) * 1997-06-20 1998-09-15 International Business Machines Corporation Multi-function power distribution system
JP3543555B2 (ja) 1997-08-08 2004-07-14 株式会社日立製作所 信号伝送装置
US6512396B1 (en) 1999-01-29 2003-01-28 Arizona Digital, Inc. High speed data processing system and method
US6154373A (en) * 1999-03-24 2000-11-28 Lucent Technologies Inc. High density cross-connection system
US6324062B1 (en) * 1999-04-02 2001-11-27 Unisys Corporation Modular packaging configuration and system and method of use for a computer system adapted for operating multiple operating systems in different partitions
US6664620B2 (en) 1999-06-29 2003-12-16 Intel Corporation Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
EP1376698A1 (en) * 2002-06-25 2004-01-02 STMicroelectronics S.r.l. Electrically erasable and programable non-volatile memory cell
DE102004003160A1 (de) * 2004-01-21 2005-08-25 Siemens Ag Leiterplatte und elektronisches Gerät
CN1786936B (zh) * 2004-12-09 2010-12-01 株式会社日立制作所 多节点服务器装置
US8144458B2 (en) * 2007-06-13 2012-03-27 Hewlett-Packard Development Company, L.P. Component layout in an enclosure
WO2009032144A2 (en) * 2007-08-28 2009-03-12 General Dynamics Advanced Information Systems, Inc. System and method for interconnecting circuit boards
CN112567575B (zh) * 2018-08-03 2022-03-08 麦伦﹒沃克 柔性可中断径向总线和总线安装珠状装置
US20200234854A1 (en) * 2019-01-22 2020-07-23 Kyzen Corporation Cabling apparatus for high resistance applications

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3757028A (en) * 1972-09-18 1973-09-04 J Schlessel Terference printed board and similar transmission line structure for reducing in
JPS5724679B2 (ja) * 1974-04-05 1982-05-25
JPS5526745U (ja) * 1978-08-07 1980-02-21
FR2459605A1 (fr) * 1979-06-14 1981-01-09 Guenin Jean Pierre Equipement d'interconnexions de cartes a circuits imprimes
DE3045326C2 (de) * 1980-12-02 1982-10-21 Autz & Hermann, 6900 Heidelberg Zur staubfreien Kühlung eines Schaltschrankes dienender Wärmetauscher
JPS5958964U (ja) * 1982-10-12 1984-04-17 三菱電機株式会社 プリント基板
US4679872A (en) * 1986-01-27 1987-07-14 Coe Larry D Cylindrical back plane structure for receiving printed circuit boards
US4697858A (en) * 1986-02-07 1987-10-06 National Semiconductor Corporation Active bus backplane
US4734825A (en) * 1986-09-05 1988-03-29 Motorola Inc. Integrated circuit stackable package
US4801996A (en) * 1987-10-14 1989-01-31 Hewlett-Packard Company Gigahertz rate integrated circuit package incorporating semiconductive MIS power-line substrate
JP2591677B2 (ja) * 1989-04-21 1997-03-19 株式会社 グラフィコ 放射型・パラレル・システムバス

Also Published As

Publication number Publication date
NZ234047A (en) 1992-09-25
CA2018187A1 (en) 1990-12-15
KR910001569A (ko) 1991-01-31
US5091822A (en) 1992-02-25
KR930003722B1 (ko) 1993-05-08
AU625190B2 (en) 1992-07-02
IL94656A (en) 1994-04-12
AU5692790A (en) 1990-12-20
EP0403288A2 (en) 1990-12-19
IL94656A0 (en) 1991-04-15
EP0403288A3 (en) 1991-05-22
JPH0318954A (ja) 1991-01-28

Similar Documents

Publication Publication Date Title
JP2626698B2 (ja) 放射型・パラレル・システムバス
JP2591677B2 (ja) 放射型・パラレル・システムバス
US11108176B2 (en) Routing assembly and system using same
US11842138B2 (en) Integrated routing assembly and system using same
US20050186807A1 (en) Apparatus inteconnecting circuit board and mezzanine card or cards
CA1227864A (en) Interrupt bus structure
CN106855847B (zh) 多插槽的插入式卡
US5397861A (en) Electrical interconnection board
US6487082B1 (en) Printed circuit board component packaging
US6565391B2 (en) High density RJ connector assembly
CN215988713U (zh) 一种基板及其封装结构
CN113571480A (zh) 一种基板及其封装结构
CN220173477U (zh) 一种多排引脚连接器的通孔pcb封装布局及电子设备
US20230098634A1 (en) Right-angled orthogonal connector assembly having a wire termination to a high-speed cable
JP2002124742A (ja) プリント配線板、接続部品、及び電子機器
JPH04156608A (ja) ラジアル・バス
JPH04181416A (ja) ラジアル・バス
US6377469B1 (en) Housing having a back panel with conductive interconnects
JPH0220778Y2 (ja)
WO2018092922A1 (ko) 차폐기판을 포함하는 레이더 모듈
JPH01309113A (ja) バス構成方式
JPH0685143B2 (ja) バス構成方式
JPH0310970B2 (ja)
JPH114052A (ja) プリント配線板
JPH0577198B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees