JPH0817221B2 - 半導体装置及び半導体ウェーハの実装方法 - Google Patents
半導体装置及び半導体ウェーハの実装方法Info
- Publication number
- JPH0817221B2 JPH0817221B2 JP2306448A JP30644890A JPH0817221B2 JP H0817221 B2 JPH0817221 B2 JP H0817221B2 JP 2306448 A JP2306448 A JP 2306448A JP 30644890 A JP30644890 A JP 30644890A JP H0817221 B2 JPH0817221 B2 JP H0817221B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- semiconductor
- wiring board
- printed wiring
- pipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/427—Cooling by change of state, e.g. use of heat pipes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置及び半導体ウェーハの実装方法
に関する。
に関する。
（従来の技術） 回路パターンが形成された半導体ウェーハを、プリン
ト配線基板上に実装した半導体装置が用いられている。
このような従来の半導体装置を、第13図に示す。プリン
ト配線基板1302上に、半導体ウェーハ1301が水平に搭載
され、相互の端子間がボンディングワイヤ1303により接
続されている。このような実装による装置は、日経マイ
クロデバイス（1989年12月号）の第99〜105頁にも開示
されている。
ト配線基板上に実装した半導体装置が用いられている。
このような従来の半導体装置を、第13図に示す。プリン
ト配線基板1302上に、半導体ウェーハ1301が水平に搭載
され、相互の端子間がボンディングワイヤ1303により接
続されている。このような実装による装置は、日経マイ
クロデバイス（1989年12月号）の第99〜105頁にも開示
されている。
（発明が解決しようとする課題） しかし、従来の半導体装置は半導体ウェーハがプリン
ト配線基板に水平に実装されるため、実装面積が大きく
なるという問題があった。また、半導体ウェーハとプリ
ント配線基板との間の端子接続がボンディングワイヤに
より行われるため、ボンディングに時間がかかり、特に
サイズの大きい半導体ウェーハに対してはボンディング
を行うこと自体が困難であった。
ト配線基板に水平に実装されるため、実装面積が大きく
なるという問題があった。また、半導体ウェーハとプリ
ント配線基板との間の端子接続がボンディングワイヤに
より行われるため、ボンディングに時間がかかり、特に
サイズの大きい半導体ウェーハに対してはボンディング
を行うこと自体が困難であった。
さらに、このような半導体ウェーハをプリント配線基
板上に実装する装置では、全体の消費電力は大きくなり
放熱性が問題となる。ところが、従来は半導体ウェーハ
がプリント配線基板に水平に実装されるため、放熱性が
悪く電気的特性に悪影響を及ぼす虞れがあった。
板上に実装する装置では、全体の消費電力は大きくなり
放熱性が問題となる。ところが、従来は半導体ウェーハ
がプリント配線基板に水平に実装されるため、放熱性が
悪く電気的特性に悪影響を及ぼす虞れがあった。
本発明は上記事情に鑑みてなされたものであり、実装面
積が縮小されて高密度実装が可能であり、半導体ウェー
ハとプリント配線基板との接続に時間を浪費せず、さら
に放熱性に優れた半導体装置及び半導体ウェーハの実装
方法を提供することを目的とする。
積が縮小されて高密度実装が可能であり、半導体ウェー
ハとプリント配線基板との接続に時間を浪費せず、さら
に放熱性に優れた半導体装置及び半導体ウェーハの実装
方法を提供することを目的とする。
（課題を解決するための手段） 本発明の半導体装置は、冷却媒体が流出入する流出入
口を設けられたスペーサを介して、周縁部に端子が設け
られた２枚の半導体ウェーハが対向するように取り付け
られ、閉じられた空間を内在する半導体ウェーハ部と、
冷却媒体が流れる配管を有したプリント配線基板と、プ
リント配線基板上に設けられ、配管とスペーサの流出入
口とに嵌合し、半導体ウェーハ部の空間と配管とを連結
する管を有し、半導体ウェーハの周縁部と嵌合するコネ
クタとを備え、コネクタにプリント配線基板の周縁部が
嵌合されることによって、半導体ウェーハがプリント配
線基板上にほぼ垂直になるように実装され、さらにプリ
ント配線基板の配管と半導体ウェーハ部の空間との間
を、コネクタの管とスペーサの流出入口を介して冷却媒
体が流出入することを特徴としている。
口を設けられたスペーサを介して、周縁部に端子が設け
られた２枚の半導体ウェーハが対向するように取り付け
られ、閉じられた空間を内在する半導体ウェーハ部と、
冷却媒体が流れる配管を有したプリント配線基板と、プ
リント配線基板上に設けられ、配管とスペーサの流出入
口とに嵌合し、半導体ウェーハ部の空間と配管とを連結
する管を有し、半導体ウェーハの周縁部と嵌合するコネ
クタとを備え、コネクタにプリント配線基板の周縁部が
嵌合されることによって、半導体ウェーハがプリント配
線基板上にほぼ垂直になるように実装され、さらにプリ
ント配線基板の配管と半導体ウェーハ部の空間との間
を、コネクタの管とスペーサの流出入口を介して冷却媒
体が流出入することを特徴としている。
ここで、半導体ウェーハには半導体チップが実装され
ていてもよい。あるいは、半導体ウェーハ部の２枚の半
導体ウェーハの対向する内側表面上に半導体チップが実
装されていてもよい。
ていてもよい。あるいは、半導体ウェーハ部の２枚の半
導体ウェーハの対向する内側表面上に半導体チップが実
装されていてもよい。
また半導体ウェーハに形成された回路パターンのう
ち、バスラインが主幹バスラインと枝幹バスラインとで
構成され、主幹バスラインは半導体ウェーハ上に搭載さ
れた入出力用チップを介して端子に接続されていてもよ
い。
ち、バスラインが主幹バスラインと枝幹バスラインとで
構成され、主幹バスラインは半導体ウェーハ上に搭載さ
れた入出力用チップを介して端子に接続されていてもよ
い。
周縁部に端子が設けられた２枚の半導体ウェーハが、
スペーサを介して対向するように取り付けられた半導体
ウェーハ部と、２枚の半導体ウェーハが対向している間
に挿入され、半導体ウェーハが発生した熱を端部へ伝達
するヒートパイプと、ヒートパイプの端部に設けられ伝
達された熱を放熱する放熱用フィンと、プリント配線基
板とを備え、端子がプリント配線基板上の回路パターン
に電気的に接続された状態で、半導体ウェーハがプリン
ト配線基板上にほぼ垂直になるように実装されていても
よい。
スペーサを介して対向するように取り付けられた半導体
ウェーハ部と、２枚の半導体ウェーハが対向している間
に挿入され、半導体ウェーハが発生した熱を端部へ伝達
するヒートパイプと、ヒートパイプの端部に設けられ伝
達された熱を放熱する放熱用フィンと、プリント配線基
板とを備え、端子がプリント配線基板上の回路パターン
に電気的に接続された状態で、半導体ウェーハがプリン
ト配線基板上にほぼ垂直になるように実装されていても
よい。
半導体ウェーハは、外形の形状が長方形であってもよ
い。
い。
半導体ウェーハの表面で部品が実装されない領域に、
補強用板が設けられていてもよい。
補強用板が設けられていてもよい。
また本発明の半導体ウェーハの製造方法は、冷却媒体
が流出入する流出入口を設けられたスペーサを介して、
周縁部に端子が設けられた２枚の半導体ウェーハを対向
するように取り付けて、閉じられた空間を内在する半導
体ウェーハ部を構成する工程と、プリント配線基板に冷
却媒体が流れる配管を設ける工程と、配管とスペーサの
流出入口とに嵌合し、半導体ウェーハ部の空間内と配管
とを連結する管を有し、半導体ウェーハの周縁部と嵌合
するコネクタをプリント配線基板上に設ける工程と、コ
ネクタにプリント配線基板の周縁部を嵌合することによ
って、半導体ウェーハがプリント配線基板上にほぼ垂直
になるように実装し、さらにプリント配線基板の配管と
半導体ウェーハ部の空間との間を、コネクタの管とスぺ
ーサの流出入口を介して冷却媒体が流出入するようにす
る工程を備えたことを特徴としている。
が流出入する流出入口を設けられたスペーサを介して、
周縁部に端子が設けられた２枚の半導体ウェーハを対向
するように取り付けて、閉じられた空間を内在する半導
体ウェーハ部を構成する工程と、プリント配線基板に冷
却媒体が流れる配管を設ける工程と、配管とスペーサの
流出入口とに嵌合し、半導体ウェーハ部の空間内と配管
とを連結する管を有し、半導体ウェーハの周縁部と嵌合
するコネクタをプリント配線基板上に設ける工程と、コ
ネクタにプリント配線基板の周縁部を嵌合することによ
って、半導体ウェーハがプリント配線基板上にほぼ垂直
になるように実装し、さらにプリント配線基板の配管と
半導体ウェーハ部の空間との間を、コネクタの管とスぺ
ーサの流出入口を介して冷却媒体が流出入するようにす
る工程を備えたことを特徴としている。
２枚の半導体ウェーハの対向する内側表面上に、半導
体チップが対向するように実装する工程をさらに備える
こともできる。
体チップが対向するように実装する工程をさらに備える
こともできる。
周縁部に端子が設けられた２枚の半導体ウェーハを、
スペーサを介して対向するように取り付けて半導体ウェ
ーハ部を構成する工程と、２枚の半導体ウェーハが対向
している間に、端部に放熱用フィンを有し、半導体ウェ
ーハが発生した熱を放熱するヒートパイプを挿入する工
程と、端子をプリント配線基板上の回路パターンに電気
的に接続し、半導体ウェーハがプリント配線基板上にほ
ぼ垂直になるように実装する工程とを備えてもよい。
スペーサを介して対向するように取り付けて半導体ウェ
ーハ部を構成する工程と、２枚の半導体ウェーハが対向
している間に、端部に放熱用フィンを有し、半導体ウェ
ーハが発生した熱を放熱するヒートパイプを挿入する工
程と、端子をプリント配線基板上の回路パターンに電気
的に接続し、半導体ウェーハがプリント配線基板上にほ
ぼ垂直になるように実装する工程とを備えてもよい。
半導体ウェーハとして、外形の形状が長方形であるも
のを用いてもよい。
のを用いてもよい。
半導体ウェーハの表面における部品が実装されていな
い領域に、補強用板を設ける工程をさらに備えてもよ
い。
い領域に、補強用板を設ける工程をさらに備えてもよ
い。
（作用） 半導体ウェーハを、プリント配線基板上にほぼ垂直に
なるように実装することにより、水平に実装した場合よ
りも実装密度が向上し、放熱性に優れている。さらに、
２枚の半導体ウェーハが対向する半導体ウェーハ部に内
在する空間と、プリント配線基板の配管との間を、スペ
ーサとコネクタとを介して冷却媒体が流出入することに
よって、半導体ウェーハが強制的に冷却されて放熱性が
向上する。
なるように実装することにより、水平に実装した場合よ
りも実装密度が向上し、放熱性に優れている。さらに、
２枚の半導体ウェーハが対向する半導体ウェーハ部に内
在する空間と、プリント配線基板の配管との間を、スペ
ーサとコネクタとを介して冷却媒体が流出入することに
よって、半導体ウェーハが強制的に冷却されて放熱性が
向上する。
半導体ウェーハに形成されたバスラインが、主幹バス
ラインと枝幹バスラインとで構成され、主幹バスライン
が入出力用チップを介して端子に接続されている場合に
は、信号処理がより効率よく行われ信号伝達の損失及び
遅延が抑制される。
ラインと枝幹バスラインとで構成され、主幹バスライン
が入出力用チップを介して端子に接続されている場合に
は、信号処理がより効率よく行われ信号伝達の損失及び
遅延が抑制される。
半導体ウェーハが対向する内側表面に、半導体チップ
が実装されている場合には、冷却媒体により直接冷却さ
れるため、より放熱性が向上する。
が実装されている場合には、冷却媒体により直接冷却さ
れるため、より放熱性が向上する。
２枚の半導体ウェーハが対向する間にヒートパイプが
挿入され、このヒートパイプの端部に放熱用フィンが設
けられている場合には、半導体ウェーハが発生した熱が
ヒートパイプにより端部に効率良く伝達され、放熱用フ
ィンから放熱されるため、放熱性に優れている。
挿入され、このヒートパイプの端部に放熱用フィンが設
けられている場合には、半導体ウェーハが発生した熱が
ヒートパイプにより端部に効率良く伝達され、放熱用フ
ィンから放熱されるため、放熱性に優れている。
半導体ウェーハの外形形状が長方形である場合には、
半導体ウェーハ上に半導体チップを実装した場合に無駄
なスペースが減少し、実装密度が向上する。
半導体ウェーハ上に半導体チップを実装した場合に無駄
なスペースが減少し、実装密度が向上する。
半導体ウェーハの半導体チップが実装されていない領
域に、補強用板が設けられている場合には、構造上の強
度が高められる。
域に、補強用板が設けられている場合には、構造上の強
度が高められる。
またこのような半導体装置は、本発明の半導体ウェー
ハの実装方法により製造することができ、これにより上
述したような作用が生じる。
ハの実装方法により製造することができ、これにより上
述したような作用が生じる。
（実施例） 以下、本発明の一実施例について図面を参照して説明
する。
する。
第１図（ａ）に、第１の実施例による半導体装置の装
構造を示す。本実施例では、半導体ウェーハ11に回路パ
ターンが形成され、半導体チップ部品は実装されておら
ず、WSI（wafer scale integration）素子を構成してい
る。このような半導体ウェーハ11が、プリント配線基板
15上に垂直に実装されている点に特徴がある。半導体ウ
ェーハ11周縁部のオリエンテーションフラット部13に
は、プリント配線基板15と接続を行うための端子13が設
けられている。端子13には、電源を供給する電源端子
や、信号の入出力を行うための信号入出力端子等があ
る。端子13の形成は、半導体ウェーハ11を製造する際
に、金属配線層を形成する工程で併せて行うことができ
る。
構造を示す。本実施例では、半導体ウェーハ11に回路パ
ターンが形成され、半導体チップ部品は実装されておら
ず、WSI（wafer scale integration）素子を構成してい
る。このような半導体ウェーハ11が、プリント配線基板
15上に垂直に実装されている点に特徴がある。半導体ウ
ェーハ11周縁部のオリエンテーションフラット部13に
は、プリント配線基板15と接続を行うための端子13が設
けられている。端子13には、電源を供給する電源端子
や、信号の入出力を行うための信号入出力端子等があ
る。端子13の形成は、半導体ウェーハ11を製造する際
に、金属配線層を形成する工程で併せて行うことができ
る。
この端子13が、プリント配線基板15上に実装されてい
るコネクタ14に嵌合することにより、半導体ウェーハ11
が実装される。ここでコネクタ14は、半導体ウェーハ11
をプリント配線基板15へ固定する金具としての機能と、
電気的に両者を接続する機能とを合わせ持っている。し
かし、なんらかの固定用部品で半導体ウェーハ11をプリ
ント配線基板15上に固定し、端子12とプリント配線基板
15とを半田付け等により接続することも可能である。
るコネクタ14に嵌合することにより、半導体ウェーハ11
が実装される。ここでコネクタ14は、半導体ウェーハ11
をプリント配線基板15へ固定する金具としての機能と、
電気的に両者を接続する機能とを合わせ持っている。し
かし、なんらかの固定用部品で半導体ウェーハ11をプリ
ント配線基板15上に固定し、端子12とプリント配線基板
15とを半田付け等により接続することも可能である。
第１図（ｂ）に、半導体ウェーハ11をプリント配線基
板15上に実装したときの右側面を示す。このように、プ
リント配線基板15上に複数のコネクタ14を実装し、複数
の半導体ウェーハ11を嵌合させて搭載することもでき
る。本実施例によれば実装面積が縮小されるため、第13
図に示された従来の装置と比較して、同じ面積のプリン
ト配線基板15を用いた場合にも複数の半導体ウェーハ11
を実装することが可能であり、実装密度が向上する。ま
た半導体ウェーハ11を垂直方向に実装することにより、
放熱性に優れている。
板15上に実装したときの右側面を示す。このように、プ
リント配線基板15上に複数のコネクタ14を実装し、複数
の半導体ウェーハ11を嵌合させて搭載することもでき
る。本実施例によれば実装面積が縮小されるため、第13
図に示された従来の装置と比較して、同じ面積のプリン
ト配線基板15を用いた場合にも複数の半導体ウェーハ11
を実装することが可能であり、実装密度が向上する。ま
た半導体ウェーハ11を垂直方向に実装することにより、
放熱性に優れている。
第２図に、本発明の第２の実施例による半導体装置の
構造を示す。この実施例では、配線パターンが形成され
た半導体ウェーハ上21に、半導体チップ部品22が搭載さ
れたものが用いられている。半導体ウェーハ21と半導体
チップ22とは半田付け、あるいはボンディングワイヤに
より接続されており、チップオンウェーハ（以下、COW
という）技術を用いることで製造することができる。
構造を示す。この実施例では、配線パターンが形成され
た半導体ウェーハ上21に、半導体チップ部品22が搭載さ
れたものが用いられている。半導体ウェーハ21と半導体
チップ22とは半田付け、あるいはボンディングワイヤに
より接続されており、チップオンウェーハ（以下、COW
という）技術を用いることで製造することができる。
この半導体ウェーハ21のオリエンテーションフラット
部23にも端子24が形成されている。この端子24は、半導
体チップ部品22に接続される配線層を半導体ウェーハ21
上に形成する工程で同時に形成することにより、工程数
を減らすことができる。
部23にも端子24が形成されている。この端子24は、半導
体チップ部品22に接続される配線層を半導体ウェーハ21
上に形成する工程で同時に形成することにより、工程数
を減らすことができる。
COW技術により、半導体チップ部品22を半導体ウェー
ハ21上に搭載する工程を、第３図に示す。先ず第３図
（ａ）に示されるように、半導体基板31の表面に絶縁層
32が形成され、第３図（ｂ）のように絶縁層32の表面の
所望の領域に配線層33が形成される。第３図（ｃ）のよ
うに、この配線層33と半導体チップ22の電極とがバンプ
34により電気的に接続された状態で、半導体ウェーハ21
上に搭載される。
ハ21上に搭載する工程を、第３図に示す。先ず第３図
（ａ）に示されるように、半導体基板31の表面に絶縁層
32が形成され、第３図（ｂ）のように絶縁層32の表面の
所望の領域に配線層33が形成される。第３図（ｃ）のよ
うに、この配線層33と半導体チップ22の電極とがバンプ
34により電気的に接続された状態で、半導体ウェーハ21
上に搭載される。
また第４図に示されたように、テープ自動ボンディン
グ（TAB）法を用いて半導体チップ22を搭載することも
できる。第４図（ａ）のように、先ず半導体基板41上に
絶縁膜42を介して配線層43が形成される。この後、第４
図（ｂ）のようにテープ上に形成されたりリード45と半
導体チップ22の電極とがバンプ44により接続され、リー
ド45と配線層43とがバンプ46により接続される。TAB法
を用いた場合には、半導体ウェーハ21上に全ての半導体
チップ22を一度に実装することができ、高い生産効率が
得られる。
グ（TAB）法を用いて半導体チップ22を搭載することも
できる。第４図（ａ）のように、先ず半導体基板41上に
絶縁膜42を介して配線層43が形成される。この後、第４
図（ｂ）のようにテープ上に形成されたりリード45と半
導体チップ22の電極とがバンプ44により接続され、リー
ド45と配線層43とがバンプ46により接続される。TAB法
を用いた場合には、半導体ウェーハ21上に全ての半導体
チップ22を一度に実装することができ、高い生産効率が
得られる。
本発明の第３の実施例による半導体装置は、第５図
（ａ）、及びその実装状態での右側面図である第５図
（ｂ）に示されるような構造を有している。半導体ウェ
ーハ51の両面に半導体チップ22が搭載されている。そし
て、半導体ウェーハ51のオリエンテーシヨンフラット部
53には両面に端子54が形成されている。この端子54が，
プリント配線基板56上のコネクタ55に嵌合されて実装さ
れる。
（ａ）、及びその実装状態での右側面図である第５図
（ｂ）に示されるような構造を有している。半導体ウェ
ーハ51の両面に半導体チップ22が搭載されている。そし
て、半導体ウェーハ51のオリエンテーシヨンフラット部
53には両面に端子54が形成されている。この端子54が，
プリント配線基板56上のコネクタ55に嵌合されて実装さ
れる。
ここで、半導体ウェーハ上に半導体チップ部品を搭載
し、バスラインで接続する場合の構成例を第６図に示
す。半導体ウェーハ61上に半導体チップ68が搭載され、
オリエンテーシヨンフラット部62の端子63に近接した領
域には、入出力用チップ67が搭載されている。そして、
半導体ウェーハ61の表面には、各チップ間を信号伝送で
きるようにバスラインが形成されている。バスライン
は、信号伝送時の損失を少なくするために特性インピー
ダンスが50オームになるように形成され、さらに信号処
理を効率良く行うべく主幹バスライン66と枝幹バスライ
ン65から成っている。主幹バスライン66が基幹状に半導
体ウェーハ61の表面を走り、この主幹バスライン66に対
して、枝状に分岐された状態で枝幹バスライン65が設け
られている。この枝幹バスライン65に、半導体チップ部
品68が接続されている。一方、主幹バスライン66は入出
力用チップ67を介して、端子63に接続されている。
し、バスラインで接続する場合の構成例を第６図に示
す。半導体ウェーハ61上に半導体チップ68が搭載され、
オリエンテーシヨンフラット部62の端子63に近接した領
域には、入出力用チップ67が搭載されている。そして、
半導体ウェーハ61の表面には、各チップ間を信号伝送で
きるようにバスラインが形成されている。バスライン
は、信号伝送時の損失を少なくするために特性インピー
ダンスが50オームになるように形成され、さらに信号処
理を効率良く行うべく主幹バスライン66と枝幹バスライ
ン65から成っている。主幹バスライン66が基幹状に半導
体ウェーハ61の表面を走り、この主幹バスライン66に対
して、枝状に分岐された状態で枝幹バスライン65が設け
られている。この枝幹バスライン65に、半導体チップ部
品68が接続されている。一方、主幹バスライン66は入出
力用チップ67を介して、端子63に接続されている。
また半導体チップ68を、半導体ウェーハ61上に配置し
た例を第７図に示す。主幹バスライン66の近傍に論理演
算チップ68aを配置し、コントロールチップ68bやメモリ
チップ68cは半導体ウェーハ61の周辺に配置する。論理
演算チップ68aには、具体的にはレジスタ算術論理演算
ユニット（RALU）、シーケンス制御ユニット（SQCU）、
命令メモリユニット（IROU）、あるいはデータメモリユ
ニット（DRAU）等のチップがある。このように、各チッ
プの種類に応じて配置することにより、信号の遅延を効
果的に抑制することができる。
た例を第７図に示す。主幹バスライン66の近傍に論理演
算チップ68aを配置し、コントロールチップ68bやメモリ
チップ68cは半導体ウェーハ61の周辺に配置する。論理
演算チップ68aには、具体的にはレジスタ算術論理演算
ユニット（RALU）、シーケンス制御ユニット（SQCU）、
命令メモリユニット（IROU）、あるいはデータメモリユ
ニット（DRAU）等のチップがある。このように、各チッ
プの種類に応じて配置することにより、信号の遅延を効
果的に抑制することができる。
次に、放熱性を高めるべく強制冷却を行う第４の実施
例について説明する。この実施例による装置の構造を、
第８図（ａ）とその右側面図に相当する第８図（ｂ）に
示す。２枚の半導体ウェーハ81が、スペーサ82を介し空
間90を内在させた状態で接合されている。半導体ウェー
ハ81上に半導体チップを搭載する場合には、外側の表面
上に搭載される。そしてスペーサ82には、半導体ウェー
ハ81のオリエンテーションフラット部91において、冷却
媒体の流入口84と流出口85とが形成された冷却媒体出入
部83が設けられている。流入口84から、冷却媒体が矢印
Ａの方向に流入して空間90を満たし、半導体ウェーハ81
を冷却する。半導体ウェーハ81の放出した熱で温度が上
昇した冷却媒体は、流出口85から矢印Ｂの方向に流出す
る。
例について説明する。この実施例による装置の構造を、
第８図（ａ）とその右側面図に相当する第８図（ｂ）に
示す。２枚の半導体ウェーハ81が、スペーサ82を介し空
間90を内在させた状態で接合されている。半導体ウェー
ハ81上に半導体チップを搭載する場合には、外側の表面
上に搭載される。そしてスペーサ82には、半導体ウェー
ハ81のオリエンテーションフラット部91において、冷却
媒体の流入口84と流出口85とが形成された冷却媒体出入
部83が設けられている。流入口84から、冷却媒体が矢印
Ａの方向に流入して空間90を満たし、半導体ウェーハ81
を冷却する。半導体ウェーハ81の放出した熱で温度が上
昇した冷却媒体は、流出口85から矢印Ｂの方向に流出す
る。
そして空間90への冷却媒体の流出入は、第９図に示さ
れたような構造を有するプリント配線基板86上に実装す
ることで可能となる。２枚の半導体ウェーハ82のオリエ
ンテーションフラット部91と嵌合するためのコネクタ88
が、プリント配線基板86上に搭載されている。このコネ
クタ88は、中央部分に流入口84と流出口85とにそれぞれ
嵌合する２本の管89が設けられている。一方の管89よ
り、冷却媒体が矢印Ａの方向に空間90へ流入し、空間90
から図示されていない他方の管89を通ってプリント配線
基板86の面に平行に設けられた配管87内に流出する。こ
のように、２枚の半導体ウェーハ81で閉じられた空間90
内部と配管87とを冷却媒体が循環することで、強制冷却
が行われる。
れたような構造を有するプリント配線基板86上に実装す
ることで可能となる。２枚の半導体ウェーハ82のオリエ
ンテーションフラット部91と嵌合するためのコネクタ88
が、プリント配線基板86上に搭載されている。このコネ
クタ88は、中央部分に流入口84と流出口85とにそれぞれ
嵌合する２本の管89が設けられている。一方の管89よ
り、冷却媒体が矢印Ａの方向に空間90へ流入し、空間90
から図示されていない他方の管89を通ってプリント配線
基板86の面に平行に設けられた配管87内に流出する。こ
のように、２枚の半導体ウェーハ81で閉じられた空間90
内部と配管87とを冷却媒体が循環することで、強制冷却
が行われる。
ここで冷却媒体には、空気、ヘリウム（He）のような
気体や、フッ素と炭素との化合物であるフロロカーボ
ン、水等の液体を用いることができる。第13図に示され
たような従来の装置では放熱性が悪く、１枚の半導体ウ
ェーハで100W以上の電力を消費することは許容できなか
った。これに対し、第４の実施例のような強制冷却構造
を採ることで、200W以上の電力消費が可能となる。
気体や、フッ素と炭素との化合物であるフロロカーボ
ン、水等の液体を用いることができる。第13図に示され
たような従来の装置では放熱性が悪く、１枚の半導体ウ
ェーハで100W以上の電力を消費することは許容できなか
った。これに対し、第４の実施例のような強制冷却構造
を採ることで、200W以上の電力消費が可能となる。
第10図に示された本発明の第５の実施例は、スペーサ
102で接合された２枚の半導体ウェーハ101の空間104内
部に、半導体チップ103が搭載されている。このよう
に、半導体ウェーハ101の各素子実装面を、対向させた
状態で空間104内部に収納することで、冷却媒体が直接
半導体チップ103を冷却するため、より冷却効果が高め
られる。この実施例では、半導体ウェーハ101の端子106
も対向するように内側に設けられている。この端子106
が、プリント配線基板108上に設けられたコネクタ107の
両側面に接触して電気的に接続される。冷却媒体は、第
５の実施例と同様に管110を介して配管109と空間104と
の間を循環する。
102で接合された２枚の半導体ウェーハ101の空間104内
部に、半導体チップ103が搭載されている。このよう
に、半導体ウェーハ101の各素子実装面を、対向させた
状態で空間104内部に収納することで、冷却媒体が直接
半導体チップ103を冷却するため、より冷却効果が高め
られる。この実施例では、半導体ウェーハ101の端子106
も対向するように内側に設けられている。この端子106
が、プリント配線基板108上に設けられたコネクタ107の
両側面に接触して電気的に接続される。冷却媒体は、第
５の実施例と同様に管110を介して配管109と空間104と
の間を循環する。
上述した第１から第５の実施例では、いずれも円形の
半導体ウェーハを用いている。しかし、第11図に示され
た第６の実施例のように、長方形に加工した半導体ウェ
ーハ111を用いてもよい。この場合には、半導体チップ1
12を表面に実装した場合に、周辺に無駄なスペースがな
くなり、実装密度が向上する。このような半導体ウェー
ハ111においても、端面に端子113を設けることで、プリ
ント配線基板上に垂直に実装させることができる。
半導体ウェーハを用いている。しかし、第11図に示され
た第６の実施例のように、長方形に加工した半導体ウェ
ーハ111を用いてもよい。この場合には、半導体チップ1
12を表面に実装した場合に、周辺に無駄なスペースがな
くなり、実装密度が向上する。このような半導体ウェー
ハ111においても、端面に端子113を設けることで、プリ
ント配線基板上に垂直に実装させることができる。
次に、本発明の第７の実施例の構造を、第12図（ａ）
とその右側面図の第12図（ｂ）に示す。この実施例で
は、放熱性を高めるためにヒートパイプを用いた点に特
徴がある。長方形に加工された２枚の半導体ウェーハ12
02が、スペーサ1201を隔てて対向しており、空間部分に
は複数本のヒートパイプ1204が接触した状態で挿入され
ている。このヒートパイプ1204の下端には、放熱用フィ
ン1203が設けられている。半導体ウェーハ1202が発生し
た熱は、ヒートパイプ1204から放熱用フィン1203へ伝達
され、空冷又は液冷が行われる放熱用フィン1203より放
熱される。このように、熱伝達性の高いヒートパイプを
用いることで、放熱性を高めることができる。
とその右側面図の第12図（ｂ）に示す。この実施例で
は、放熱性を高めるためにヒートパイプを用いた点に特
徴がある。長方形に加工された２枚の半導体ウェーハ12
02が、スペーサ1201を隔てて対向しており、空間部分に
は複数本のヒートパイプ1204が接触した状態で挿入され
ている。このヒートパイプ1204の下端には、放熱用フィ
ン1203が設けられている。半導体ウェーハ1202が発生し
た熱は、ヒートパイプ1204から放熱用フィン1203へ伝達
され、空冷又は液冷が行われる放熱用フィン1203より放
熱される。このように、熱伝達性の高いヒートパイプを
用いることで、放熱性を高めることができる。
上述した実施例はいずれも一例であり、本発明を限定
するものではない。また、半導体ウェーハの表面であっ
て、半導体チップ等の部品が実装されていない領域に、
ステンレス等の補強用板を取り付けて、構造上の強度性
を高めてもよい。
するものではない。また、半導体ウェーハの表面であっ
て、半導体チップ等の部品が実装されていない領域に、
ステンレス等の補強用板を取り付けて、構造上の強度性
を高めてもよい。
以上説明したように、本発明の半導体装置では半導体
ウェーハをプリント配線基板上に垂直に実装するため、
実装密度が向上し放熱性に優れている。さらに、二枚の
半導体ウェーハが対向しており、間の空間に冷却媒体が
流入し、あるいは放熱フィンを有するヒートパイプが挿
入されていることにより、放熱性に優れている。このよ
うな半導体装置は、本発明の半導体ウェーハの実装方法
により製造することが可能である。
ウェーハをプリント配線基板上に垂直に実装するため、
実装密度が向上し放熱性に優れている。さらに、二枚の
半導体ウェーハが対向しており、間の空間に冷却媒体が
流入し、あるいは放熱フィンを有するヒートパイプが挿
入されていることにより、放熱性に優れている。このよ
うな半導体装置は、本発明の半導体ウェーハの実装方法
により製造することが可能である。
第１図は本発明の第１の実施例による半導体装置の構造
を示した正面及び側面図、第２図は本発明の第２の実施
例による半導体装置の構造を示した正面及び側面図、第
３図は同装置の製造方法を工程別に示した縦断面図、第
４図は同装置の他の製造方法を工程別に示した縦断面
図、第５図は本発明の第３の実施例による半導体装置の
構造を示した正面及び側面図、第６図は同装置の半導体
ウェーハ上に形成されたバスラインの配置を示した平面
図、第７図は同装置の半導体ウェーハ上に搭載された半
導体チップの配置を示した平面図、第８図は本発明の第
４の実施例による半導体装置の構造を示した正面及び側
面図、第９図は同装置のプリント配線基板の構造を示し
た縦断面図、第10図は本発明の第５の実施例による半導
体装置の構造を示した正面及び側面図、第11図は本発明
の第６の実施例による半導体装置の構造を示した正面及
び側面図、第12図は本発明の第７の実施例による半導体
装置の構造を示した正面及び側面図、第13図は従来の半
導体装置の構造を示した平面図である。 11,21,51,61,81,111,1202……半導体ウェーハ、12,24,6
3,113……端子、13,23,62,91……オリエンテーシヨンフ
ラット部、14,25……コネクタ、15,26,86,101,108……
プリント配線基板、22,68,103,112……半導体チップ、3
1,41……半導体基板、32,42……絶縁膜、33,43……配線
層、34,44,46……バンプ、45……リード、65……枝幹、
66……主幹、67……入出力用チップ、68a……論理演算
チップ,68b……コントロールチップ,68c……メモリチッ
プ、82,102,1201……スペーサ、83……冷却媒体入出力
部、84……流入口、85……流出口、88,107……コネク
タ、89,110……管、90,104,1204……空間、92,109……
配管、1203……放熱用フィン、1204……ヒートパイプ。
を示した正面及び側面図、第２図は本発明の第２の実施
例による半導体装置の構造を示した正面及び側面図、第
３図は同装置の製造方法を工程別に示した縦断面図、第
４図は同装置の他の製造方法を工程別に示した縦断面
図、第５図は本発明の第３の実施例による半導体装置の
構造を示した正面及び側面図、第６図は同装置の半導体
ウェーハ上に形成されたバスラインの配置を示した平面
図、第７図は同装置の半導体ウェーハ上に搭載された半
導体チップの配置を示した平面図、第８図は本発明の第
４の実施例による半導体装置の構造を示した正面及び側
面図、第９図は同装置のプリント配線基板の構造を示し
た縦断面図、第10図は本発明の第５の実施例による半導
体装置の構造を示した正面及び側面図、第11図は本発明
の第６の実施例による半導体装置の構造を示した正面及
び側面図、第12図は本発明の第７の実施例による半導体
装置の構造を示した正面及び側面図、第13図は従来の半
導体装置の構造を示した平面図である。 11,21,51,61,81,111,1202……半導体ウェーハ、12,24,6
3,113……端子、13,23,62,91……オリエンテーシヨンフ
ラット部、14,25……コネクタ、15,26,86,101,108……
プリント配線基板、22,68,103,112……半導体チップ、3
1,41……半導体基板、32,42……絶縁膜、33,43……配線
層、34,44,46……バンプ、45……リード、65……枝幹、
66……主幹、67……入出力用チップ、68a……論理演算
チップ,68b……コントロールチップ,68c……メモリチッ
プ、82,102,1201……スペーサ、83……冷却媒体入出力
部、84……流入口、85……流出口、88,107……コネク
タ、89,110……管、90,104,1204……空間、92,109……
配管、1203……放熱用フィン、1204……ヒートパイプ。
Claims (12)
- 【請求項１】冷却媒体が流出入する流出入口を設けられ
たスペーサを介して、周縁部に端子が設けられた２枚の
半導体ウェーハが対向するように取り付けられ、閉じら
れた空間を内在する半導体ウェーハ部と、 前記冷却媒体が流れる配管を有したプリント配線基板
と、 前記プリント配線基板上に設けられ、前記配管と前記ス
ペーサの前記流出入口とに嵌合し、前記半導体ウェーハ
部の前記空間と前記配管とを連結する管を有し、前記半
導体ウェーハの周縁部と嵌合するコネクタとを備え、 前記コネクタに前記プリント配線基板の周縁部が嵌合さ
れることによって、前記半導体ウェーハが前記プリント
配線基板上にほぼ垂直になるように実装され、さらに前
記プリント配線基板の前記配管と前記半導体ウェーハ部
の前記空間との間を、前記コネクタの前記管と前記スペ
ーサの前記流出入口を介して前記冷却媒体が流出入する
ことを特徴とする半導体装置。 - 【請求項２】前記半導体ウェーハには、半導体チップが
実装されていることを特徴とする請求項１記載の半導体
装置。 - 【請求項３】前記半導体ウェーハに形成された回路パタ
ーンのうち、バスラインが主幹バスラインと枝幹バスラ
インとで構成され、前記主幹バスラインは前記半導体ウ
ェーハ上に搭載された入出力用チップを介して前記端子
に接続されていることを特徴とする請求項１又は２に記
載の半導体装置。 - 【請求項４】前記半導体ウェーハ部には、２枚の半導体
ウェーハの対向する内側表面上に半導体チップが実装さ
れていることを特徴とする請求項１ないし３のいずれか
に記載の半導体装置。 - 【請求項５】周縁部に端子が設けられた２枚の半導体ウ
ェーハが、スペーサを介して対向するように取り付けら
れた半導体ウェーハ部と、 前記２枚の半導体ウェーハが対向している間に挿入さ
れ、前記半導体ウェーハが発生した熱を端部へ伝達する
ヒートパイプと、 前記ヒートパイプの前記端部に設けられ、伝達された熱
を放熱する放熱用フィンと、 プリント配線基板とを備え、 前記端子が前記プリント配線基板上の回路パターンに電
気的に接続された状態で、前記半導体ウェーハが前記プ
リント配線基板上にほぼ垂直になるように実装されてい
ることを特徴とする半導体装置。 - 【請求項６】前記半導体ウェーハは外形の形状が長方形
であることを特徴とする請求項１ないし５のいずれかに
記載の半導体装置。 - 【請求項７】前記半導体ウェーハの表面で部品が実装さ
れない領域に、補強用板が設けられていることを特徴と
する請求項１ないし６のいずれかに記載の半導体装置。 - 【請求項８】冷却媒体が流出入する流出入口を設けられ
たスペーサを介して、周縁部に端子が設けられた２枚の
半導体ウェーハを対向するように取り付けて、閉じられ
た空間を内在する半導体ウェーハ部を構成する工程と、 プリント配線基板に前記冷却媒体が流れる配管を設ける
工程と、 前記配管と前記スペーサの前記流出入口とに嵌合し、前
記半導体ウェーハ部の前記空間内と前記配管とを連結す
る管を有し、前記半導体ウェーハの前記周縁部と嵌合す
るコネクタを前記プリント配線基板上に設ける工程と、 前記コネクタに前記プリント配線基板の周縁部を嵌合す
ることによって、前記半導体ウェーハが前記プリント配
線基板上にほぼ垂直になるように実装し、さらに前記プ
リント配線基板の前記配管と前記半導体ウェーハ部の前
記空間との間を、前記コネクタの前記管と前記スペーサ
の前記流出入口を介して前記冷却媒体が流出入するよう
にする工程とを備えたことを特徴とする半導体ウェーハ
の実装方法。 - 【請求項９】前記２枚の半導体ウェーハの対向する内側
表面上に、半導体チップが対向するように実装する工程
をさらに備えたことを特徴とする請求項８記載の半導体
ウェーハの実装方法。 - 【請求項１０】周縁部に端子が設けられた２枚の半導体
ウェーハを、スペーサを介して対向するように取り付け
て半導体ウェーハ部を構成する工程と、 前記２枚の半導体ウェーハが対向している間に、端部に
放熱用フィンを有し、前記半導体ウェーハが発生した熱
を放熱するヒートパイプを挿入する工程と、 前記端子をプリント配線基板上の回路パターンに電気的
に接続し、前記半導体ウェーハが前記プリント配線基板
上にほぼ垂直になるように実装する工程とを備えたこと
を特徴とする半導体ウェーハの実装方法。 - 【請求項１１】前記半導体ウェーハとして、外形の形状
が長方形であるものを用いることを特徴とする請求項８
ないし10のいずれかに記載の半導体ウェーハの実装方
法。 - 【請求項１２】前記半導体ウェーハの表面における部品
が実装されていない領域に、補強用板を設ける工程をさ
らに備えたことを特徴とする請求項８ないし11のいずれ
かに記載の半導体ウェーハの実装方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306448A JPH0817221B2 (ja) | 1990-11-13 | 1990-11-13 | 半導体装置及び半導体ウェーハの実装方法 |
| US08/165,492 US5424917A (en) | 1990-11-13 | 1993-12-13 | Semiconductor device and method for mounting semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306448A JPH0817221B2 (ja) | 1990-11-13 | 1990-11-13 | 半導体装置及び半導体ウェーハの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04177869A JPH04177869A (ja) | 1992-06-25 |
| JPH0817221B2 true JPH0817221B2 (ja) | 1996-02-21 |
Family
ID=17957125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2306448A Expired - Fee Related JPH0817221B2 (ja) | 1990-11-13 | 1990-11-13 | 半導体装置及び半導体ウェーハの実装方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5424917A (ja) |
| JP (1) | JPH0817221B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612852A (en) * | 1994-03-02 | 1997-03-18 | Sun Microsystems, Inc. | Compact housing for a computer workstation |
| DE19749385C2 (de) * | 1997-11-07 | 1999-08-26 | Oce Printing Systems Gmbh | Gerät mit mehreren Funktionseinheiten |
| JP2007019415A (ja) * | 2005-07-11 | 2007-01-25 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US10410779B2 (en) | 2015-10-09 | 2019-09-10 | Lexmark International, Inc. | Methods of making physical unclonable functions having magnetic and non-magnetic particles |
| US20170100862A1 (en) | 2015-10-09 | 2017-04-13 | Lexmark International, Inc. | Injection-Molded Physical Unclonable Function |
| US20190139909A1 (en) * | 2017-11-09 | 2019-05-09 | Lexmark International, Inc. | Physical Unclonable Functions in Integrated Circuit Chip Packaging for Security |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479088A (en) * | 1981-01-16 | 1984-10-23 | Burroughs Corporation | Wafer including test lead connected to ground for testing networks thereon |
| JPS5915400A (ja) * | 1982-07-16 | 1984-01-26 | Canon Inc | 振動検出装置 |
| JPS6132454A (ja) * | 1984-07-24 | 1986-02-15 | Nec Corp | 半導体集積回路 |
| JPS61288455A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | 多層半導体装置の製造方法 |
| US4697858A (en) * | 1986-02-07 | 1987-10-06 | National Semiconductor Corporation | Active bus backplane |
| JPS62293750A (ja) * | 1986-06-13 | 1987-12-21 | Nippon Telegr & Teleph Corp <Ntt> | 配線板およびその製造方法 |
| US4734825A (en) * | 1986-09-05 | 1988-03-29 | Motorola Inc. | Integrated circuit stackable package |
| US4849858A (en) * | 1986-10-20 | 1989-07-18 | Westinghouse Electric Corp. | Composite heat transfer means |
| US5191224A (en) * | 1987-04-22 | 1993-03-02 | Hitachi, Ltd. | Wafer scale of full wafer memory system, packaging method thereof, and wafer processing method employed therein |
| US4872088A (en) * | 1988-08-29 | 1989-10-03 | Motorola, Inc. | Radial mounting for stacked wafer modules with cooling |
| JP2626698B2 (ja) * | 1989-06-15 | 1997-07-02 | 株式会社 グラフィコ | 放射型・パラレル・システムバス |
| US4971570A (en) * | 1989-08-31 | 1990-11-20 | Hughes Aircraft Company | Wedge clamp thermal connector |
| US5119273A (en) * | 1990-01-29 | 1992-06-02 | The United States Of America As Represented By The Secretary Of The Navy | High speed parallel backplane |
-
1990
- 1990-11-13 JP JP2306448A patent/JPH0817221B2/ja not_active Expired - Fee Related
-
1993
- 1993-12-13 US US08/165,492 patent/US5424917A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5424917A (en) | 1995-06-13 |
| JPH04177869A (ja) | 1992-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7433188B2 (en) | Electronic package with direct cooling of active electronic components | |
| JP3834023B2 (ja) | インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク | |
| JP2002151640A (ja) | 半導体装置 | |
| JP2002184933A (ja) | 半導体装置 | |
| JP2894243B2 (ja) | 熱放散特性に優れたヒートシンク | |
| JP2818746B2 (ja) | 集積回路の冷却方法 | |
| US4450505A (en) | Apparatus for cooling integrated circuit chips | |
| US20060227515A1 (en) | Cooling apparatus for electronic device | |
| JPH0817221B2 (ja) | 半導体装置及び半導体ウェーハの実装方法 | |
| JPS5893264A (ja) | デバイスの冷却装置 | |
| JPS6188547A (ja) | 半導体装置 | |
| JPH06224338A (ja) | 電子装置 | |
| JPH1051169A (ja) | 発熱素子実装半導体装置 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JPS61144855A (ja) | 半導体回路のためのパツケージ | |
| JPH0922970A (ja) | 電子部品 | |
| JPH0316159A (ja) | 電子装置 | |
| JPH05160589A (ja) | 電子装置の実装構造 | |
| JP3874888B2 (ja) | メモリモジュールおよびメモリシステム | |
| JPH03110892A (ja) | 電子装置の放熱構造 | |
| JPH0135484Y2 (ja) | ||
| JP7397991B2 (ja) | 電子制御装置 | |
| JPH10261748A (ja) | 半導体素子の実装構造 | |
| JP2006135202A (ja) | 電子機器の放熱構造 | |
| JP2894025B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |