JP2818746B2 - 集積回路の冷却方法 - Google Patents

集積回路の冷却方法

Info

Publication number
JP2818746B2
JP2818746B2 JP8152217A JP15221796A JP2818746B2 JP 2818746 B2 JP2818746 B2 JP 2818746B2 JP 8152217 A JP8152217 A JP 8152217A JP 15221796 A JP15221796 A JP 15221796A JP 2818746 B2 JP2818746 B2 JP 2818746B2
Authority
JP
Japan
Prior art keywords
package
plate
integrated circuit
heat
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8152217A
Other languages
English (en)
Other versions
JPH098187A (ja
Inventor
テイエリ・フロモン
Original Assignee
ブル・エス・アー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブル・エス・アー filed Critical ブル・エス・アー
Publication of JPH098187A publication Critical patent/JPH098187A/ja
Application granted granted Critical
Publication of JP2818746B2 publication Critical patent/JP2818746B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、接続カードを装着
するためのパッケージ内に実装された集積回路の冷却方
法に関する。本発明は、そのような方法と、集積回路パ
ッケージと、本方法を実施するためのそのようなパッケ
ージを具備する接続カードとを対象とする。
【０００２】
【従来の技術】現在、集積回路の冷却は大きな問題を抱
えている。現在、集積回路は一辺が１５ないし２０ｍｍ
程度というように大きな寸法に達し、数百万個のトラン
ジスタを内蔵することが可能である。従って集積回路は
常時数十ワットを放散することがあり、プリント回路な
どの接続カード上に集積回路を接続するのに使用するパ
ッケージ内で効果的かつ最小限のコストで排出しなけれ
ばならない。
【０００３】集積回路パッケージはよく知られた種類が
いくつも存在する。集積回路パッケージは共通して集積
回路用の接続ベースを形成する。接続ベースは電気的絶
縁材でつくられ、内部端子と外部端子との間に接続導体
を含む。内部端子は、集積回路の各入出力端子に接続さ
れるよう配設されるが、外部端子は、パッケージから接
続カードへの外部リンク用として使用される。導体は通
常、積み重ね多層上に設置される。異なるレベル上に設
置される導体は、接続ベース内に設けた穴を介して相互
に電気的に接続され、めっきされる。導体とベースの内
部および外部端子の間も同様にすることができる。外部
端子は、側面、ベースの外周、あるいはベースの一つの
面上に配設することができる。ベースの一つの面上に配
設する場合、端子として通常、ＰＧＡ（ピングリッドア
レー）、あるいは現時点で好ましくは、現在通常ＢＧＡ
（ボールグリッドアレー）またはＳＭＴ（表面実装技
術）と呼ばれる、グリッドアレーに配設したボールを介
する表面実装が使用される。ボールは、伝導性リングを
ベースの各導体に接続するめっき穴の伝導性リングの形
状の延長部で通常形成される、表面の導電区域に設置さ
れる。
【０００４】パッケージ内に実装される集積回路の冷却
方法および装置としていくつもの種類が知られている。
これらの種類間の主たる違いは使用する流体の種類であ
る。最も一般的な方法は、冷却用流体として送風される
ことの多い空気を使用し、冷却装置として放熱器を使用
する。第一の種類のパッケージによる場合、集積回路の
非動作面は接着層または溶接層を介して冷却装置と直接
接触する。第二の種類のパッケージによる場合、冷却装
置はパッケージの熱界面の構成部分を介して集積回路に
結合する。電気絶縁材がセラミックなど比較的良好な熱
伝導体であるときには、界面は絶縁基板の延長部分で形
成することができる。界面はまた、通常、銅またはアル
ミニウムなど熱伝導率が良好な材質から成るプレートで
形成することも可能である。界面は、熱抵抗の低い接着
層を介して集積回路の一つの面と接触するようになるよ
う設置される。接続ベースは通常、プレートとともに共
面を形成してプレートを取り囲む。その場合、接続ベー
スは通常、セラミック、プラスチック素材、またはエポ
キシガラスなど電気的および熱的絶縁材でつくられる。
【０００５】冷却装置は、パッケージ、集積回路が放散
する熱エネルギー、パッケージの接続方法、パッケージ
の環境、ならびに冷却に使用する流体にうまく適合させ
なければならないため、総じて高価である。フィン式放
熱器が最も安価であるが、放熱器と集積回路との間の界
面の熱抵抗が低くなるようにしてパッケージ上に取り付
けなければならない。また、放熱器をパッケージに固定
しなければならない。放熱器はよくパッケージの接続カ
ード上に固定され、場合によっては取り外しが可能でな
ければならない。固定に際しては、平面度不良および製
造不良、ならびに放熱器とその固定用ブラケットとの間
の熱膨張率の違いなど、種々の条件を満たさなければな
らない。また、固定することによって機械的衝撃および
振動が吸収されなければならない。結局、冷却装置の中
では最も安価であるとされているものの、そのコストに
は、装置をその環境、製造、取扱および固定に充分適合
させるのに必要な研究を含めなければならない。さら
に、放熱器がパッケージの接続カード上に固定される場
合には、カードの内部接続回路の密度およびカード上の
パッケージの接続密度を犠牲にして固定される。さら
に、集積回路と放熱器の間の界面としてプレートが使わ
れる場合、集積回路の表面積を超えて排熱プレートを大
きくしても排熱にはほとんど効果がないことが実験から
わかっている。実際には、放熱器に向かう集積回路の熱
束は、放熱器の台板に向かって若干拡大する円錐形に従
ってプレート内を流れる。放熱器の台板は、放熱器のフ
ィンにおいて熱を可能な限り均一に拡散させるため肉厚
であることが多く、フィンと空気の間の熱交換を最適化
するため、可能な限り大きな表面積を占める。このよう
な条件下、パッケージの空間占有体積およびそのコスト
を最小化するため界面プレートは肉厚が薄く、さらに排
熱を容易にするためプレートを極度に大きくすることは
無意味であることから、界面プレートは集積回路のプレ
ートとほぼ同じ表面積を有する。実際には、界面プレー
トの縁を使用してパッケージの接続ベースへ固定するよ
う、界面プレートの方が若干大きな表面積を有する。
【０００６】
【発明が解決しようとする課題】本発明は主に、パッケ
ージ内に実装された集積回路の冷却を著しく容易にし、
冷却のコストを著しく低減することを目的とする。本発
明によりパッケージ内の排熱効率が充分高いため、放熱
器などの冷却装置を使用する必要がない。
【０００７】
【課題を解決するための手段】本発明は、集積回路が放
散する熱の排出プレートを配設することを含む、カード
への接続用の外部端子を具備するパッケージ内に実装さ
れた集積回路を冷却する方法であって、パッケージの外
部端子を介して熱をパッケージ内およびカード内に伝達
するためプレートの表面積を拡大することからなること
を特徴とする、集積回の冷却方法を対象とする。
【０００８】その結果、パッケージのカードへの接続用
の外部端子を含み、集積回路が放散する熱の排出プレー
トを具備する集積回路パッケージであって、パッケージ
内およびカード内に熱を伝達するためにプレートの表面
積が拡大されていること、及びパッケージが、パッケー
ジ内およびパッケージの外部端子への排熱を容易にする
手段を含むことからなることを特徴とするパッケージが
実現される。
【０００９】従って本発明は必然的に、パッケージが本
方法を使用するおよび／またはパッケージが前記で定義
するパッケージであることを特徴とする、少なくとも一
つの集積回路パッケージを具備する接続カードも対象と
する。
【００１０】本発明の特徴および長所は、例として示し
添付の図面を参照して行う以下の説明から明らかになろ
う。
【００１１】
【発明の実施の形態】図１に、集積回路１１を含み接続
カード１２上に実装されたパッケージ１０を示す。集積
回路ならびにパッケージおよびカードの構造は、分り易
くするため、実寸法に対し意図的に変更した寸法を有す
る。集積回路１１は、図示例の周辺部に、入出力端子１
１ａを具備する作動面を有する。パッケージ１０はプレ
ート１３を具備し、そのプレートの内面は集積回路１１
の非作動面と熱結合状態にある。結合は直接であっても
よいが、図示例では、例えば熱結合層１４、接着層ある
いは溶接層を介して実施される。パッケージ１０は、電
気的絶縁材から成る接続ベース１５を含む。図示例では
ベース１５は、軸Ａと同軸な集積回路を取り囲み集積回
路の非動作面とほぼ共面な表面Ｓ１を有するフレームで
ある。ベース１５は、内部端子１６、外部端子１７、お
よび内部端子１６を外部端子１７に接続する導線１８を
含む。内部端子１６は集積回路の近傍に設置され、その
集積回路の各端子１１ａに接続される。既知の種々の結
合のうち、図示する結合は、一般に「ワイヤ・ボンディ
ング」と呼ばれる技術による結合線を介して行われる。
導線１８は導線１８ａの形状ならびに、任意であるが少
なくとも一つの導体面１８ｂの形状を有する。導体面は
自己誘導効果を最小限に抑えて集積回路電源エネルギー
を伝送するのに使用される。図示する接続ベース１５
は、それぞれ二つの電源電位を表し好ましくは集積回路
の近くで重ねられた二つの導体面１８ｂを含む。図には
二層の積層例を示すが、線１８ａは少なくとも一つの伝
導層を形成し、信号および給電エネルギーを伝播する。
ベース１５は、異なるレベルの導体１８および／または
外部端子１７を、対応する導体１８のうちの少なくとも
一つに相互接続するめっき穴１９も含む。図示する外部
端子１７は、表面Ｓ１およびプレート１３に平行であっ
て対向する表面Ｓ２上に設置され、グリッドアレーによ
り配設され接続カード１２に接続された、前記技術ＢＧ
Ａによる接続ボールを成す。従来と同様、各ボールは、
ボールをベースの導体１８に接続する、対応するめっき
穴１９の周囲の外側の伝導性リングに支承される。
【００１２】カード１２は従来と同様、多層内部接続回
路２０を内蔵する絶縁材でつくられる。図示する回路２
０は、導線２０ａと電位導体面２０ｂとの積層（図１の
部分断面図では二つの層を示す）と、接続板２１と、接
続板２１をカードの導体２０ａおよび２０ｂに接続し、
さらに異なるレベルの導体間の接続をすることも多いめ
っき穴２２とを含む。パッケージ１０の外部端子１７
は、カードの各板２１に固定される。
【００１３】実際には、例えば集積回路１１は０．５ｍ
ｍ程度の厚みを有し、大きさは一辺が１５ないし２０ｍ
ｍであり、４００ないし６００個程度の入出力端子１１
ａを有し、数十ワットを放散することができる。ベース
１５は、外側の一辺が４０ｍｍ程度の正方形フレームの
形状を有し、十層程度の伝導層用として表面Ｓ１とＳ２
の間に２ｍｍ程度の厚みを有する。伝導層１８は通常３
５ないし７０μｍの厚みを有し、通常１００ないし２０
０μｍの厚みの絶縁層により分離される。内部端子１６
は数段に分けて分布し、最下段は集積回路の作動面と同
じ水準にある。めっき穴１９はおよそ２００μｍの直径
を有する。ボール１７の数は３００ないし６００とする
ことができ、直径は通常６００ないし７００μｍ程度で
ある。カード１２がプリント回路型である場合には、
３．５ｍｍ程度の厚みとし、３０ないし７０μｍの厚み
を有し、１００ないし２００μｍの絶縁層で分離される
３０層程度の伝導層から成る多層回路２０を含むことが
できる。めっき穴２２の直径は、０．３ないし５ｍｍと
することができ、およそ２５μｍの厚みの銅層を含む。
【００１４】従来のパッケージに関し、プレート１３は
薄く、熱伝導率がよく、ベース１５に固定する目的から
その縁が集積回路の表面から若干張り出していること、
放熱器がプレートに対向して配設され、集積回路によっ
て放散される熱が若干拡大する円錐形に従ってプレート
を通して直接その方向に流れる冷気発生源内を形成する
こととがわかっている。
【００１５】本発明による冷却方法は、パッケージの外
部端子１７を介して熱をパッケージ内およびカード内に
伝達するためプレート１３の表面積を拡大することにあ
る。図示例では、プレート１３は、パッケージ１０の上
面Ｓ１の全表面を占める。パッケージ１０は放熱器をも
たないため、集積回路１１がもたらす熱は、強制的にプ
レートの全表面内を伝播するようにされる。好ましく
は、プレートの熱抵抗を減少させるためプレートの厚み
を増すことだけで、熱がプレートの全表面内をほぼ均一
に拡散するようにする。パッケージ１０内で使用するプ
レート１３は銅製であり、厚みはベースの厚みとほとん
ど同じで２ｍｍである。
【００１６】このようにして、プレート１３によって伝
導される熱は、薄い接着層２３を通してベース１５に伝
播する。ベース１５が、セラミックまたはアルミナなど
電気的には絶縁であるが比較的よい熱伝導性を有する材
質でできている場合、導体グリッド１８はプレートの熱
を受け取りボール１７まで伝導することができる。ある
いは、前記の場合においてベース１５による熱伝達を著
しく向上させるため、図１に示す実施態様を使用するこ
とが可能である。ボール１７に導くめっき穴１９は、ベ
ースの表面Ｓ１に達しそこでポケット（ｉｓｌｅｔ）２
４を形成するまで延長される。通常、ポケットは分断さ
れるが、同一の信号または同一の電源電位を表す場合に
は相互接続することができる。これら金属製ポケットは
プレートの熱を捕捉し、めっき穴１９は熱を直接、ボー
ル１７に伝達するとともに間接的に伝導層１８に伝達す
る。図示する電気絶縁装置２３はプレート１３からのポ
ケット２４の絶縁も行う。実際には、接着層１４は厚み
が１００ないし２００μｍのエポキシ接着材とすること
ができる。このようにしてボール１７に伝達される熱は
カード１２内に排出される。カードはここでは冷気源お
よび放熱器の役割を果たす。このことは前記のカードの
特徴および機能から明らかである。
【００１７】ポケット２４は電気的には絶縁とし熱的に
は伝導性を有することができるのは明らかである。この
場合、ポケットは直接プレート１３に接触するようにす
ることが可能である。ベース１５が良好な熱伝導性を有
する絶縁材でできている場合、あるいはベース１５の表
面Ｓ１を形成する少なくとも絶縁層が良好な熱伝導性を
有する絶縁材でできていさえすれば、ポケットをなくす
ことも可能である。後者の仮定の場合、めっき穴１９は
表面Ｓ１まで拡張またはめっきしなくてもよい。その場
合、ポケットで形成される伝導層が、面１８ａの代りま
たは追加として一つの電位面しか形成しないようにする
ことも可能である。その場合、この外部層はプレート１
３と電気的および熱的に接触させることができる。接着
層２３はベース１５を完全に覆うことができるが、図示
例のように、伝導ポケットが他のポケットよりも高く、
プレート１３と接触しているときには、接着層を完全に
なくしてしまうことあるいは部分的になくしてしまうこ
とが可能であることがわかる。図に示す、高い位置にあ
る導電ポケット２４は、集積回路がＦＥＴ型であるとき
集積回路に必要となることがある電源電位を示す導体面
１８ｂに接続される。別の変形によれば、プレート１３
はベースをつくる際、基板として使用することができ
る。また、ベースの内部にあってボールに接続されない
めっき穴１９も同様にして延長することができ、その結
果ベースによる熱伝達がさらに向上する。
【００１８】他にも、本発明による方法を実施するため
の可能な変形が存在する。図２は、本発明によるパッケ
ージの実施の第一の変形を示す、図１と同様の図であ
る。この図１において、同一の機能を有する要素は同一
の参照番号で示す。図２のパッケージ１０内のベース１
５は、集積回路１１の収納用の空洞部をフレーム１５内
に形成する熱界面部分１５ａによって中央開口部を塞ぐ
フレームである。熱界面部１５ａは、図のように伝導層
１８を含むことができる。集積回路は、入出力端子１１
ａを構成する小型のボールを介して、「フリップチッ
プ」と呼ばれる技術により熱界面部１５ａに接続される
作動面を有する。集積回路から放散される熱は、このボ
ール１１ａおよび熱界面１５ａを通って排熱される。図
のように、めっき穴１９およびポケット２４を付加する
ことができる。ただしこの変形によれば、ベース１５
は、電気的には絶縁性であるが熱的には伝導性を有する
材質でつくられる。集積回路を取り囲むベースのフレー
ムは、めっき穴を表面Ｓ１の方向に延長することなく従
来の方法でつくられる。また、外部端子１７はピンであ
る。特に外部端子の数が少ない場合には、一般的に、外
部端子は寸法が大きいことが好ましいことがわかる。ま
た図２から、プレート１３からベース１５が直接つくら
れる場合には、層２３をなくすことが可能であることが
わかる。
【００１９】別の可能な変形によれば、集積回路１１と
カード１２の間の結合は、ＴＡＢ（テープ自動ボンディ
ング）という名称でよく知られている技術により実施す
ることも可能である。当業者であれば、前記に記載の例
を基にしてこの技術をパッケージ１０に容易に応用する
ことができよう。
【００２０】従って、本発明は一般的に、パッケージの
カード１２への接続用の外部端子１７を含み、集積回路
が放散する熱の排出用プレート１３を具備する集積回路
１１のパッケージ１０であって、パッケージ内に熱を伝
達するためプレートの表面積が拡大されること、及びパ
ッケージが、パッケージ内およびパッケージの外部端子
への排熱を容易にする手段を含むこととからなるパッケ
ージを対象とするということが言えよう。図示では、パ
ッケージは主に接続ベース１５からなるが、放熱器は含
まない。しかしながら、集積回路を適切に冷却するため
に、ベースおよび／またはプレート上で、好ましくは送
風による空気束を使用することが有利となることがあ
る。また、本発明は、前記に記載のパッケージ以外の種
類のパッケージにも適用されることは明らかである。使
用する種類によっては、パッケージは例えばカバーなど
ベース１５以外の要素を含むことができる。前述の説明
からわかるように、当然のことながら、パッケージへの
追加要素は排熱に寄与する。使用する排熱手段によって
は、プレートから発生する熱の多くをパッケージが吸収
することができ、接続カード１２が残りの部分を吸収す
る。外部端子１７は、その数が少なければ少ないほどお
よび／またはカードに向けての排熱量が多ければ多いほ
ど、大型とする。従って外部端子は、図示するボールお
よびピンとは異なることがある。
【００２１】パッケージ内への排熱を容易にするための
手段は、その材質は少なくとも部分的に熱伝導性を有す
ることに基づくことを見てきた。追加的な形態によれ
ば、外部端子がそれぞれパッケージ内で伝導性貫通孔１
９に接続される場合には、それぞれの貫通孔のプレート
側に延長するよう手段を形成することができる。図１に
示したこの例の場合、少なくとも一つの貫通孔の延長部
は、プレートと対向するパッケージの表面Ｓ１上に拡が
るポケット２４を含むことができ、ポケットはプレート
と接触することができる。また、パッケージ内への排熱
を容易にするための手段は、パッケージへの熱のほぼ均
一な拡散を得るため、プレートの厚みを充分にとること
にある。
【００２２】図１に示すパッケージ内では、電気絶縁層
２３によりパッケージからプレートが分離される。しか
しながら、図から、プレートをポケットに直接接続する
ことも可能であることが、よくわかろう。図２に示すパ
ッケージでは、パッケージ構成材の一部分１５ａを含む
ことのできる電気絶縁層により、集積回路からプレート
が分離される。
【図面の簡単な説明】
【図１】パッケージの接続カード上に実装された本発明
による集積回路パッケージの中央軸までの軸方向部分断
面略図である。
【図２】本発明によるパッケージの一実施変形例を示
す、図１と同様の図である。
【符号の説明】
１０ パッケージ １１ 集積回路 １２ 接続カード １３ プレート １７ 入出力端子

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 接続ベース（１５）と、カード（１２）
    へ接続するための外部端子（１７）と、集積回路（１
    １）によって発生した熱を伝達するためのプレート（１
    ３）とを具備するパッケージ（１０）内に実装された集
    積回路（１１）を冷却する方法であって、プレートは集
    積回路の表面を越えて実質的に延長しており、接続ベー
    スへ熱を伝達するために接続ベースと実質的に熱的に接
    続しており、接続ベースへ伝達された熱は排出され、接
    続ベースへ伝達された熱の少なくとも一部は、パッケー
    ジの外部端子を通して排出されるように、外部端子がそ
    れぞれパッケージ内でプレートへのそれぞれの延長部を
    含む伝導性貫通孔（１９）に接続されることを特徴とす
    る集積回路を冷却する方法。
  2. 【請求項２】 接続ベース（１５）と、カード（１２）
    へパッケージを接続するための外部端子（１７）と、集
    積回路（１１）によって発生した熱を伝達するためのプ
    レート（１３）とを含む集積回路（１１）用のパッケー
    ジ（１０）であって、プレートは集積回路の表面を越え
    て実質的に延長しており、接続ベースへ熱を伝達するた
    めに接続ベースと実質的に熱的に接続しており、接続ベ
    ースは、少なくとも部分的に熱伝導性を有する電気的絶
    縁素材（１５ａ）からなり、接続ベースへ伝達された熱
    の少なくとも一部は、パッケージの外部端子を通して排
    出されるように、外部端子がそれぞれパッケージ内でプ
    レートへのそれぞれの延長部を含む伝導性貫通孔（１
    ９）に接続されることを特徴とするパッケージ。
  3. 【請求項３】 少なくとも一つの貫通孔の延長部が、プ
    レートと対向するパッケージの表面（Ｓ１）上に拡がる
    ポケット（２４）を含むことを特徴とする請求項２に記
    載のパッケージ。
  4. 【請求項４】 ポケットがプレートに接触することを特
    徴とする請求項３に記載のパッケージ。
  5. 【請求項５】 電気絶縁層（２３）によりプレートがパ
    ッケージから分離されることを特徴とする請求項２から
    ４のいずれか一項に記載のパッケージ。
  6. 【請求項６】 パッケージを構成する素材の一部を含み
    得る電気絶縁層により、プレートが集積回路から分離さ
    れることを特徴とする請求項２から５のいずれか一項に
    記載のパッケージ。
  7. 【請求項７】 パッケージ方向への熱のほぼ均一な拡散
    を得るため、プレートの厚さを充分にすることを特徴と
    する請求項２から６のいずれか一項に記載のパッケー
    ジ。
  8. 【請求項８】 少なくとも一つの集積回路パッケージを
    具備し、該パッケージが請求項１に記載の方法を実現
    し、且つ請求項２から７のいずれか一項によって定義さ
    れることを特徴とする接続カード（１２）。
JP8152217A 1995-06-13 1996-06-13 集積回路の冷却方法 Expired - Lifetime JP2818746B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9506994A FR2735648B1 (fr) 1995-06-13 1995-06-13 Procede de refroidissement d'un circuit integre monte dans un boitier
FR9506994 1995-06-13
FR956994 1995-06-13

Publications (2)

Publication Number Publication Date
JPH098187A JPH098187A (ja) 1997-01-10
JP2818746B2 true JP2818746B2 (ja) 1998-10-30

Family

ID=9479916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8152217A Expired - Lifetime JP2818746B2 (ja) 1995-06-13 1996-06-13 集積回路の冷却方法

Country Status (4)

Country Link
US (1) US5831825A (ja)
EP (1) EP0749160A1 (ja)
JP (1) JP2818746B2 (ja)
FR (1) FR2735648B1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395991B1 (en) * 1996-07-29 2002-05-28 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6105244A (en) * 1997-11-06 2000-08-22 Uconn Technology Inc. Process for manufacturing memory card and adapter thereof
US6330010B1 (en) * 1997-11-21 2001-12-11 Xsides Corporation Secondary user interface
KR100563122B1 (ko) * 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
TW399309B (en) * 1998-09-30 2000-07-21 World Wiser Electronics Inc Cavity-down package structure with thermal via
JP2000331835A (ja) * 1999-05-21 2000-11-30 Taiyo Yuden Co Ltd 積層電子部品及び回路モジュール
TW531948B (en) 1999-10-19 2003-05-11 Fci Sa Electrical connector with strain relief
US6805278B1 (en) 1999-10-19 2004-10-19 Fci America Technology, Inc. Self-centering connector with hold down
US7061102B2 (en) * 2001-06-11 2006-06-13 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch
KR100432715B1 (ko) * 2001-07-18 2004-05-24 엘지전자 주식회사 방열부재를 갖는 인쇄회로기판 및 그 제조방법
US6791845B2 (en) * 2002-09-26 2004-09-14 Fci Americas Technology, Inc. Surface mounted electrical components
US6657864B1 (en) 2002-12-16 2003-12-02 International Business Machines Corporation High density thermal solution for direct attach modules
TWI290454B (en) * 2005-07-29 2007-11-21 Via Tech Inc Electronic device
EP1950805A4 (en) * 2005-11-16 2010-03-03 Fujitsu Ltd ELECTRONIC ELEMENT, CAPSULATION THEREFOR AND ELECTRONIC ARRANGEMENT
KR100735759B1 (ko) * 2006-08-04 2007-07-06 삼성전자주식회사 다층 인쇄 회로 기판
DE102007056269A1 (de) * 2007-10-22 2009-04-23 Rohde & Schwarz Gmbh & Co. Kg Gekühltes Multichipmodul
US7729121B1 (en) * 2008-12-30 2010-06-01 Intel Corporation Removable package underside device attach
US8685761B2 (en) * 2012-02-02 2014-04-01 Harris Corporation Method for making a redistributed electronic device using a transferrable redistribution layer
EP3465780B1 (en) 2016-06-07 2021-12-22 Plessey Semiconductors Limited Light-emitting device and method of manufacture
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731701A (en) * 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
FR2621173B1 (fr) * 1987-09-29 1989-12-08 Bull Sa Boitier pour circuit integre de haute densite
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
JPH0382060A (ja) * 1989-08-24 1991-04-08 Nec Corp 半導体装置
US5319237A (en) * 1990-03-09 1994-06-07 Thomson Composants Microondes Power semiconductor component
US5506755A (en) * 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US5347091A (en) * 1992-08-21 1994-09-13 Cts Corporation Multilayer circuit card connector
JPH06302728A (ja) * 1993-04-12 1994-10-28 Oki Electric Ind Co Ltd セラミック多層基板上におけるｌｓｉ放熱構造
DE9308842U1 (de) * 1993-06-14 1993-07-22 Blaupunkt-Werke Gmbh, 31139 Hildesheim Elektrische Baugruppe
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
JPH0778917A (ja) * 1993-09-07 1995-03-20 Mitsubishi Electric Corp Ｊリードパッケージ、ソケットシステム及びボードシステム
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5608261A (en) * 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation

Also Published As

Publication number Publication date
JPH098187A (ja) 1997-01-10
FR2735648B1 (fr) 1997-07-11
US5831825A (en) 1998-11-03
EP0749160A1 (fr) 1996-12-18
FR2735648A1 (fr) 1996-12-20

Similar Documents

Publication Publication Date Title
JP2818746B2 (ja) 集積回路の冷却方法
US5920458A (en) Enhanced cooling of a heat dissipating circuit element
US6724631B2 (en) Power converter package with enhanced thermal management
US5016138A (en) Three dimensional integrated circuit package
JP3815239B2 (ja) 半導体素子の実装構造及びプリント配線基板
US6196002B1 (en) Ball grid array package having thermoelectric cooler
EP1632998A1 (en) High power electronic package with enhanced cooling characteristics
JP2910670B2 (ja) 半導体実装構造
US7786571B2 (en) Heat-conductive package structure
JPH10275883A (ja) 集積回路装置の冷却構造
KR20000006234A (ko) 적층반도체장치
JPH08172148A (ja) マルチチップモジュ−ルの冷却装置
KR100855790B1 (ko) 마이크로전자 장치 및 이를 제조하는 방법
JPH11154726A (ja) 交換手段を備える半導体装置
KR0158783B1 (ko) 접속 핀을 통해 기판과 캡에 접속된 전자 부품을 탑재하는 멀티 칩 세라믹 모듈
US6643136B2 (en) Multi-chip package with embedded cooling element
US6008988A (en) Integrated circuit package with a heat spreader coupled to a pair of electrical devices
US5306866A (en) Module for electronic package
JP2002184915A (ja) Ｌｓｉの放熱方式
JPH10335521A (ja) 半導体装置
US6057612A (en) Flat power pack
US5206713A (en) Mounting silicon chips
JP3193142B2 (ja) 基 板
JP2002057238A (ja) 集積回路パッケージ
JP2865496B2 (ja) マルチチップモジュール