JP2591677B2 - 放射型・パラレル・システムバス - Google Patents

放射型・パラレル・システムバス

Info

Publication number
JP2591677B2
JP2591677B2 JP1102909A JP10290989A JP2591677B2 JP 2591677 B2 JP2591677 B2 JP 2591677B2 JP 1102909 A JP1102909 A JP 1102909A JP 10290989 A JP10290989 A JP 10290989A JP 2591677 B2 JP2591677 B2 JP 2591677B2
Authority
JP
Japan
Prior art keywords
bus
printed wiring
signal line
wiring board
boards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1102909A
Other languages
English (en)
Other versions
JPH02281359A (ja
Inventor
徳平 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GRAPHICO CORP
Original Assignee
GRAPHICO CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GRAPHICO CORP filed Critical GRAPHICO CORP
Priority to JP1102909A priority Critical patent/JP2591677B2/ja
Priority to US07/507,194 priority patent/US5060111A/en
Priority to AU53238/90A priority patent/AU623001B2/en
Priority to CA002014571A priority patent/CA2014571C/en
Priority to IL9409990A priority patent/IL94099A/en
Priority to NZ233375A priority patent/NZ233375A/en
Priority to DE69015414T priority patent/DE69015414T2/de
Priority to EP90304192A priority patent/EP0394031B1/en
Priority to KR1019900005490A priority patent/KR930002330B1/ko
Priority to AT90304192T priority patent/ATE116514T1/de
Publication of JPH02281359A publication Critical patent/JPH02281359A/ja
Application granted granted Critical
Publication of JP2591677B2 publication Critical patent/JP2591677B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
    • H05K7/1439—Back panel mother boards
    • H05K7/1442—Back panel mother boards with a radial structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)
  • Jib Cranes (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、マイクロプロセッサ・コンピュータシステ
ムの外部バスに関する。
（従来の技術） CPUを実装したCPUボードを数枚以上有するマルチ・マ
イクロ・コンピュータシステムの従来のハードウェア構
成は、CPUボードを垂直に立て各実装面が平行になるよ
うにフレームに挿入して固定し、これらボードの内端リ
ード部をコネクタを介してフレーム背面のバスケーブル
に接続した構造である。
（発明が解決しようとする課題） このように従来は、CPUボードを平行に横一列に並べ
て１本のバスケーブルに接続するから、ボードの枚数が
多い場合には、同じバスケーブル上のボード間の距離の
格差が拡大する。
従って、ボード間でCPU同士が通信する場合、シグナ
ルパスの長さの違いが著しいため、各CPU間のシグナル
パスの調停機能が複雑になる。
また、これらのCPUボードに外気を送って空調する場
合、ボード20の占有空間が横に広いため、ボード20の列
に沿って複数の空調ファン21を並べて送風する（第13
図）。
このため、空調ファン21に近いボードと遠いボードと
の間で送風量に大差を生じ、各ボードを均一温度に保て
ないという問題点があった。
本発明の放射型パラレル・システム・バスは、これを
改良するもので、CPUボードの枚数にかかわりなくすべ
てのCPUボードの通信パスの長さを等しくすることによ
り、信号の制御を単純化し、かつ各信号のクロック時間
を短縮してそれによりCPU間の通信の高速化を図ること
を目的とする。
さらに本発明のもうひとつの目的は、各CPUボード間
の温度差を解消し、全体を平均して恒温に保つことにあ
る。
（課題を解決するための手段） 本発明の基本的な特徴は、実装面を垂直に立てた複数
のCPUボードを同一円周上に沿って放射状に配列し、そ
の内周側のリード部を、共通接点を中心に放射状に設け
た長さの等しい信号線群の各信号線先端に接続した構造
である。
特許請求の範囲第１項に記載の第１発明は、前記信号
線群をプリント基板上に配線してバス・プリント配線板
を形成し、このバス・プリント配線板を同一軸線上に沿
い間隔を置いて複数個配置すると共に、これらバス・プ
リント配線板の外周縁に沿い複数のCPUボードを放射状
に配列し、各CPUボードの内周側端部のリード部を前記
バス・プリント配線板の周縁にのぞむ信号線の先端に接
続する構成である。
特許請求の範囲第２項に記載する第２発明は、前記信
号線群を同一プリント板に複数群積層する構成である。
特許請求の範囲第３項に記載する第３発明は、前記信
号線群の上面か下面の両方または一方に、信号線群と同
一パターンのグランド線群を信号線群に平行に積層し、
このグランド線群を接地する構成である。
特許請求の範囲第４項に記載する第４発明は、放射状
に配列したCPUボード群の中心軸と同一軸上にのぞみ、
ボード群の上方か下方の両方または一方に、空調ファン
２機または１機を設置する構成である。
（作用） 本発明において、CPUボード間のCPU同士の信号伝送
は、ボードのリード部よりバス・プリント配線板上の放
射状の信号線群を経由して行われる。
第１発明によれば、すべてのCPUボードは、バス・プ
リント配線板の信号線群により各信号線のほぼ２倍の長
さで接続される。
第２発明によれば、信号線群が高密化され、第３発明
によれば、信号線のシールドが達成でき、また、第４発
明によれば、CPUボードの実装面に沿って空調ファンの
空気が均等に流れる。
（実施例） マイクロプロセッサ・コンピュータシステムの外部バ
スについては、各メーカによるバスの標準化が既に行わ
れている。
次に本発明を、インテル社が標準化したマルチバスの
うち、パラレル・システムバスに適用した実施例を図面
に示して説明する。
このマルチバスは、複数台のマイクロプロセッサを組
込んだマルチ・マイクロプロセッサ・システム用に開発
されたもので、第２図に示す基本的構成により明らかな
とおり、プロセッサ同士をパラレル・システム・バス１
により接続するものである。
これに使用するCPUボード２には、そのリード部にボ
ード・コネクタ３を１個備える単高型と、これと同寸の
ボードコネクタを２個備える倍高型があるが、説明を簡
略化するために、単高型のみを第３図に示す。
１個のボード・コネクタ３は、32本づつ３列に配した
96本のコネクタ・ピン４を有する。
第４図は、エポキシ樹脂製の３層のバス・プリント配
線板５のうち、上層の一層のみを示す平面図である。６
は信号線で9aはそのターミナル、9bおよび9cは中層及び
下層の信号線のターミナルをそれぞれ示す。
バス・プリント配線板５上の信号線群は一層当り合計
20本の信号線６より成り、各信号線６の長さは等しく、
それぞれ中心の共通接点７より等間隔に放射状に配列す
る。
なおCPUボードの設置スペースの都合上、信号線群を
バスプリント配線板５の４分円内に限定して放射状に配
列してもよい。
各層の信号線群の層間には、第５図に示すように、信
号線群と同一パターンの放射状のグランド線群を、各グ
ランド線８が対応する信号線６に平行になるように、そ
れぞれ対応する信号線６と同位相に積層する。
第６図は、信号線６とこれに対応するグランド線群８
の積層状態を模型的に示したものである。
このように信号線群とグランド線群を配したバス層を
上中下３層積層し、各層の信号線６が上下に重なり合わ
ないように位相をずらせ、グランド線群を含めると全体
が６層のバス・プリント配線板５を形成する。そしてグ
ランド線８はすべて接地する。
第７図は、このバス・プリント配線板５を透視した平
面図で、グランド線群を省略し信号線６のみを図示す
る。実線は上層の信号線を、鎖線は中層の、また点線は
下層の信号線６をそれぞれ示す。
バス・プリント配線板５の周縁にのぞむ各信号線６の
先端は、各ターミナル9a、9b、9cの中心に穿つピン孔10
a、10b、10cに、スルホールメッキにより接続する。
ピン孔は合計20×３個であり、３層の信号線のピン孔
10a、10b、10cの３個で１組を成す（第８図）。
次に、フレーム（図示しない）に植立した４本の支柱
11により、このバス・プリント配線板５を同一軸上に沿
い上下に12個等間隔に設置する。そしてフレームに固定
した固定コネクタ12の各端子を、バス・プリント配線板
５のピン孔にＬ形の接続金具13を介して接続すると共
に、この固定コネクタ12に前記のボード・コネクタ３の
コネクタ・ピン４を挿入して、実装面を垂直に立てたCP
Uボード２をバス・プリント配線板５に接続する。この
とき、同じ組の３個のピン孔10a、10b、10cは、ボード
・コネクタ３の同じ高さの３本のコネクタ・ピン４と結
合する（第９、第10図）。CPUボード２は、その上辺と
下辺を、図示しない上下平行なガイドレールに挿入して
支持する。
こうして所望枚数のCPUボード２を、第１図に示すよ
うに、12個のバス・プリント配線板５の外周に放射状に
接続し、これらボード群の中心軸と同一軸上にのぞみ、
ボード群の上方と下方に２機の空調ファン14、15をそれ
ぞれ設置して、外気を下方から吸引して上方に排気する
（第１図）。
現在市販のパラレル・システムバスにおけるCPUボー
ドの標準設置間隔は、0.8インチ（20.32mm）とされてい
る。データパスの最大長は16.8インチであるから、ボー
ドは標準の場合、総数が最大20枚であるが、１枚のボー
ドに小さいホードを重ねて連結したボード・アドオン・
タイプのものを使用すると、最大枚数は20枚よりさらに
少ないことになる。
この実施例では、放射状に配列したCPUボードの外周
部は、隣接するボード間の距離が拡大するから、ボード
・アドオン・タイプのものでも支障なく20枚連結でき
る。
第11、12図は、信号線６とグランド線８の別の実施例
のパターンを示す。この場合、共通接点７は小径の円周
を成し、その中心に通孔16を穿ち、これにバス・プリン
ト配線板５を連結する支柱を挿通する。
この実施例では、CPUボード２間を接続する信号線の
長さは厳密に等しくならないが、ほぼ各信号線の２倍の
長さに統一され、実質的に先きの実施例と等価といえ
る。
（発明の効果） これを要するに、本発明によれば、すべてのCPUボー
ドはバス・プリント配線板の信号線群により各信号線の
ほぼ２倍の長さで接続されるから、CPUボードの枚数が
多い場合でもすべてが均一の距離で接続される。
従って、信号線に流れる信号波形の位相が全ての信号
線の先端で等しく、各CPUボードに同時に信号が伝わ
る。このため信号の伝達時間にずれがなくタイミングを
合せるための調停装置が不要となり、バス上のCPU間の
通信制御が単純になる。また各CPUボードに同時に信号
が伝わるので、CPUボードに入力した信号が０か１に安
定するまでの時間は、どのCPUボードにおいても等し
い。このため全てのCPUボードは単一の基準信号クロッ
クでサンプリングできる。データを高速で通信する場
合、バスの動作周波数が高く信号が安定する時間が短い
ため、クロック信号によるサンプリングには高精度を必
要とするが、前記のとおり本発明では単一の基準信号ク
ロックでサンプリングできるので、単純な制御機構で高
精度なサンプリングができる。
このように信号のタイミングを合せるための調整装置
が不要で通信制御が単純になることに加え、単純な制御
機構で信号の高精度なサンプリングが行えるので、本発
明によれば、信号のクロック時間を短縮してCPU間の通
信速度を高速化でき、もって高機能コンピュータシステ
ムに対応できる。
また、信号線群をプリント板上に高密度に積層するか
ら、バスの占有スペースを縮小でき耐久性も向上する。
さらに、信号線群に平行にグランド線群を積層するか
ら、高度な電磁シールドが達成でき、信号の漏洩とノイ
ズの影響を遮断できる。
加えてCPUボードの上方または下方に、１台ないし２
台の空調ファンを設置してボード間に外気を通風するの
で、各ボードの風量が均等になり、温度差を解消できる
という効果を奏する。
【図面の簡単な説明】
第１図は本発明の実施例の全体斜視図、第２図はその基
本構成を示すブロック図、第３図はCPUボードの斜視
図、第４図はバス・プリント配線板上の１層のみの信号
線群を示す平面図、第５図はそのグランド線群を示す平
面図、第６図は信号線群とグランド線群の積層状態を示
す斜視図、第７図は信号線の３層の積層状態を示す説明
図、第８図はバス・プリント配線板の要部拡大断面図、
第９図はバス・プリント配線板とCPUボードの接続状態
を示す正面図、第10図は第９図の平面図、第11図は別の
実施例の信号線群を示す平面図、第12図は別の実施例の
グランド線群を示す平面図、、第13図は従来例の斜視図
である。 １……パラレル・システム・バス、 ２……CPUボード、 ５……バス・プリント配線板、 ６……信号線、７……６の共通接点、、 ８……グランド線、14、15……空調ファン。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】長さが等しい複数本の信号線群を共通の接
    点を中心に放射状に配列してバス・プリント配線板を形
    成し、このバス・プリント配線板を上下方向の同一軸線
    上に沿い間隔を置いて水平に複数個設置し、 しかして、これらバス・プリント配線板の周縁に沿い複
    数のCPUボートを直立させて放射状に配列し、各CPUボー
    ドの内周側端部のリード部を、前記バス・プリント配線
    板の周縁にのぞむ信号線群の先端に接続することを特徴
    とする放射型・パラレル・システムバス。
  2. 【請求項２】特許請求の範囲第１項に記載の複数個のバ
    ス・プリント配線板の少なくとも１個が、単一のバス・
    プリント配線板上に、共通点を異にする複数群の信号線
    群を積層して成ることを特徴とする放射型・パラレル・
    システムバス。
  3. 【請求項３】特許請求の範囲第１または２項に記載のバ
    ス・プリント配線板が、その信号線群の上面若しくは下
    面の少なくとも一方に、絶縁層を介して信号線群に平行
    なグランド線群を積層し、このグランド線群を接地して
    成ることを特徴とする放射型・バラレル・システムバ
    ス。
  4. 【請求項４】特許請求の範囲第１項に記載の、放射状に
    配列したCPUボードの上方若しくは下方の少なくとも一
    方に、これらボード群の中心軸上に回転中心を有する空
    調ファン１機を設置することを特徴とする放射型・パラ
    レル・システムバス。
JP1102909A 1989-04-21 1989-04-21 放射型・パラレル・システムバス Expired - Lifetime JP2591677B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP1102909A JP2591677B2 (ja) 1989-04-21 1989-04-21 放射型・パラレル・システムバス
US07/507,194 US5060111A (en) 1989-04-21 1990-04-10 Radial type of parallel system bus structure
AU53238/90A AU623001B2 (en) 1989-04-21 1990-04-12 Radial type of parallel system bus structure
CA002014571A CA2014571C (en) 1989-04-21 1990-04-12 Radial type of parallel system bus structure
IL9409990A IL94099A (en) 1989-04-21 1990-04-18 Connector structure in a radially parallel system
DE69015414T DE69015414T2 (de) 1989-04-21 1990-04-19 Bus-Struktur für Parallelsystem.
NZ233375A NZ233375A (en) 1989-04-21 1990-04-19 Parallel system bus structure
EP90304192A EP0394031B1 (en) 1989-04-21 1990-04-19 Parallel system bus structure
KR1019900005490A KR930002330B1 (ko) 1989-04-21 1990-04-19 방사형·병렬·시스템버스
AT90304192T ATE116514T1 (de) 1989-04-21 1990-04-19 Bus-struktur für parallelsystem.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1102909A JP2591677B2 (ja) 1989-04-21 1989-04-21 放射型・パラレル・システムバス

Publications (2)

Publication Number Publication Date
JPH02281359A JPH02281359A (ja) 1990-11-19
JP2591677B2 true JP2591677B2 (ja) 1997-03-19

Family

ID=14339982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1102909A Expired - Lifetime JP2591677B2 (ja) 1989-04-21 1989-04-21 放射型・パラレル・システムバス

Country Status (10)

Country Link
US (1) US5060111A (ja)
EP (1) EP0394031B1 (ja)
JP (1) JP2591677B2 (ja)
KR (1) KR930002330B1 (ja)
AT (1) ATE116514T1 (ja)
AU (1) AU623001B2 (ja)
CA (1) CA2014571C (ja)
DE (1) DE69015414T2 (ja)
IL (1) IL94099A (ja)
NZ (1) NZ233375A (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2626698B2 (ja) * 1989-06-15 1997-07-02 株式会社 グラフィコ 放射型・パラレル・システムバス
US5119273A (en) * 1990-01-29 1992-06-02 The United States Of America As Represented By The Secretary Of The Navy High speed parallel backplane
JPH0743699B2 (ja) * 1990-07-09 1995-05-15 株式会社グラフィコ 並列処理装置
US5210682A (en) * 1990-10-19 1993-05-11 Graphico Co., Ltd. Radial type of parallel system bus structure having pairs of conductor lines with impedance matching elements
JP2700837B2 (ja) * 1990-10-19 1998-01-21 株式会社 グラフィコ 放射型・パラレル・システムバスにおける基板接続装置
CA2055078A1 (en) * 1990-11-16 1992-05-17 Tokuhei Takashima Parallel processing system
US5122691A (en) * 1990-11-21 1992-06-16 Balu Balakrishnan Integrated backplane interconnection architecture
US5150279A (en) * 1991-03-18 1992-09-22 International Business Machines Corporation High performance computer system with platters and unidirectional storage modules therebetween
EP0506224A3 (en) * 1991-03-26 1994-05-11 Ibm Computer system package
JPH04320509A (ja) * 1991-04-19 1992-11-11 Gurafuiko:Kk 並列処理装置
DE4223893C2 (de) * 1992-07-21 2002-10-17 Philips Corp Intellectual Pty Rotierende Abtasteinrichtung
FR2700069B1 (fr) * 1992-12-24 1995-03-17 Adv Comp Res Inst Sarl Système d'interconnexion de cartes d'un système informatique rapide.
US5548734A (en) * 1993-03-26 1996-08-20 Intel Corporation Equal length symmetric computer bus topology
JP2604121B2 (ja) * 1994-09-06 1997-04-30 アジアエレクトロニクス株式会社 ル−プ・バス
US5519584A (en) * 1994-12-22 1996-05-21 At&T Corp. Laminated cylindrical backplane
US5696667A (en) * 1996-04-15 1997-12-09 Arizona Digital, Inc. Backplane for high speed data processing system
US6052276A (en) * 1997-10-27 2000-04-18 Citicorp Development Center, Inc. Passive backplane computer
US6078187A (en) * 1997-05-23 2000-06-20 Credence Systems Corporation Hemispherical test head for integrated circuit tester employing radially distributed circuit cards
US5903432A (en) * 1997-09-19 1999-05-11 Intel Corportation Computer package with a polygonal shaped motherboard
US6512396B1 (en) 1999-01-29 2003-01-28 Arizona Digital, Inc. High speed data processing system and method
DE10130592C1 (de) * 2001-06-27 2002-10-24 Infineon Technologies Ag Modulbaugruppe für Speicher-Module und Verfahren zu ihrer Herstellung
US7133289B2 (en) * 2003-07-28 2006-11-07 Derick Arippol Housing assembly for stacking multiple computer modules
WO2005013649A2 (en) * 2003-07-28 2005-02-10 Derick Arripol A housing assembly for stacking multiple computer modules
US7819667B2 (en) * 2007-08-28 2010-10-26 General Dynamics Advanced Information Systems, Inc. System and method for interconnecting circuit boards
US8189345B2 (en) * 2008-06-18 2012-05-29 Lockheed Martin Corporation Electronics module, enclosure assembly housing same, and related systems and methods
US8773864B2 (en) * 2008-06-18 2014-07-08 Lockheed Martin Corporation Enclosure assembly housing at least one electronic board assembly and systems using same
CN201229538Y (zh) * 2008-07-04 2009-04-29 鸿富锦精密工业（深圳）有限公司 电脑机箱
US8842432B2 (en) * 2012-09-22 2014-09-23 Facebook, Inc. Arrangement of computing assets in a data center
US11899509B2 (en) 2013-06-07 2024-02-13 Apple Inc. Computer housing
US9176548B2 (en) 2013-06-07 2015-11-03 Apple Inc. Computer system
CN108594950B (zh) * 2013-06-07 2021-10-29 苹果公司 计算机内部体系结构
US9651999B1 (en) * 2014-09-30 2017-05-16 Apple Inc. Electronic device with radially deployed components
TWM520229U (zh) * 2015-07-16 2016-04-11 鋐寶科技股份有限公司 電子裝置
US10499524B2 (en) 2017-12-20 2019-12-03 Capital One Services, Llc Apparatus for mounting a processor for cluster computing
KR102364817B1 (ko) 2020-08-12 2022-02-18 임상래 공기정화기를 구비한 지구의

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1563403B2 (de) * 1966-09-15 1977-02-17 Siemens AG, 1000 Berlin und 8000 München Steuerbarer hochspannungsstromrichter
US3675083A (en) * 1970-09-14 1972-07-04 Digital Equipment Corp Universal bus arrangement for data processing systems
US3794784A (en) * 1973-05-07 1974-02-26 Atlantic Richfield Co Rotary wafer switch having rotor mounted, spiral arranged axial bridging contacts
US3812381A (en) * 1973-06-04 1974-05-21 Gen Motors Corp Circuit board connector with screw fastener
JPS5724679B2 (ja) * 1974-04-05 1982-05-25
US3967874A (en) * 1975-09-30 1976-07-06 Calabro Anthony Denis Uniformly cooled printed circuit board mounting assembly
JPS5526745U (ja) * 1978-08-07 1980-02-21
FR2459605A1 (fr) * 1979-06-14 1981-01-09 Guenin Jean Pierre Equipement d'interconnexions de cartes a circuits imprimes
US4399484A (en) * 1981-03-10 1983-08-16 The United States Of America As Represented By The Secretary Of The Air Force Integral electric module and assembly jet cooling system
JPS5958964U (ja) * 1982-10-12 1984-04-17 三菱電機株式会社 プリント基板
US4679872A (en) * 1986-01-27 1987-07-14 Coe Larry D Cylindrical back plane structure for receiving printed circuit boards
US4888663A (en) * 1986-03-25 1989-12-19 Hughes Aircraft Company Cooling system for electronic assembly

Also Published As

Publication number Publication date
ATE116514T1 (de) 1995-01-15
DE69015414T2 (de) 1995-08-17
AU623001B2 (en) 1992-04-30
JPH02281359A (ja) 1990-11-19
KR900016883A (ko) 1990-11-14
DE69015414D1 (de) 1995-02-09
IL94099A (en) 1995-01-24
IL94099A0 (en) 1991-01-31
NZ233375A (en) 1992-08-26
CA2014571A1 (en) 1990-10-21
US5060111A (en) 1991-10-22
CA2014571C (en) 1998-06-09
EP0394031B1 (en) 1994-12-28
KR930002330B1 (ko) 1993-03-29
AU5323890A (en) 1990-10-25
EP0394031A1 (en) 1990-10-24

Similar Documents

Publication Publication Date Title
JP2591677B2 (ja) 放射型・パラレル・システムバス
EP0554077B1 (en) Packaging system
JP3238831B2 (ja) 多層プリント回路基板の設計方法
US4942550A (en) Printed circuit board topography for high speed intelligent industrial controller with multiple boards located within a single slot
US20050186807A1 (en) Apparatus inteconnecting circuit board and mezzanine card or cards
US5091822A (en) Radial type of parallel system bus structure with printed, twisted conductor lines
US6287132B1 (en) Connector with staggered contact design
US4524240A (en) Universal circuit prototyping board
JPH06334368A (ja) 大量の信号を相互連結するための切替ミッドプレーン及び相互連結装置
US5896346A (en) High speed and low cost SDRAM memory subsystem
US5397861A (en) Electrical interconnection board
US7336502B1 (en) High-speed router with backplane using tuned-impedance thru-holes and vias
US6487082B1 (en) Printed circuit board component packaging
US6118670A (en) PCB mounting arrangement for two components requiring high-speed connections to a third component
US6840808B2 (en) Connector for a plurality of switching assemblies with compatible interfaces
US6477060B1 (en) Dual channel bus routing using asymmetric striplines
EP3772239B1 (en) Printed circuit board connection for integrated circuits using two routing layers
JPS6095940A (ja) 多重路信号分配システム
US6174196B1 (en) Low-cost multi-shelf cabling arrangement
EP0718931B1 (en) Laminated cylindrical backplane
JPH0619692B2 (ja) ラジアル・バス
JPH0619693B2 (ja) ラジアル・バス
JPH0723990Y2 (ja) 入出力処理装置のプリント板実装構造
JPH0622007B2 (ja) バスを２つ含む情報システムアーキテクチャ
JPS62272560A (ja) マルチチツプパツケ−ジのクロツク回路接続構造

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 13