JPH04320509A - 並列処理装置 - Google Patents

並列処理装置

Info

Publication number
JPH04320509A
JPH04320509A JP3115283A JP11528391A JPH04320509A JP H04320509 A JPH04320509 A JP H04320509A JP 3115283 A JP3115283 A JP 3115283A JP 11528391 A JP11528391 A JP 11528391A JP H04320509 A JPH04320509 A JP H04320509A
Authority
JP
Japan
Prior art keywords
crossbar switch
board
control signal
bus
bus wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3115283A
Other languages
English (en)
Inventor
Norihei Takashima
高島　徳平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GURAFUIKO KK
Original Assignee
GURAFUIKO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GURAFUIKO KK filed Critical GURAFUIKO KK
Priority to JP3115283A priority Critical patent/JPH04320509A/ja
Priority to CA002063050A priority patent/CA2063050A1/en
Priority to IL101575A priority patent/IL101575A0/xx
Priority to EP92303347A priority patent/EP0509765A1/en
Priority to AU14887/92A priority patent/AU1488792A/en
Priority to KR1019920006262A priority patent/KR950008232B1/ko
Priority to US07/870,669 priority patent/US5301089A/en
Publication of JPH04320509A publication Critical patent/JPH04320509A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
    • H05K7/1439—Back panel mother boards
    • H05K7/1442—Back panel mother boards with a radial structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multi Processors (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数の処理要素（プロ
セッサやメモリなど）を同時に処理させて高速処理を行
ない、カラー画像処理などの高速処理に好適な並列処理
装置に関するものである。
【０００２】
【従来の技術】従来、プロセッサやメモリなどの処理要
素を多数結合する手段としては、特開平２−２８１３５
９号公報に示すような放射型・パラレル・システムバス
が知られている。すなわち、このバスは長さが等しい複
数本の信号線群を共通の接続点を中心に放射状に配列し
てバス・プリント配線板を形成し、このバス・プリント
配線板を上下方向の同一軸線上に沿い間隔を置いて水平
に複数個設置してバスを形成し、そのバスの周囲に複数
のＣＰＵボードを直立して放射状に配列し、バスの各先
端部とＣＰＵボードとを電気的に接続したものである。
【０００３】ところで、このような放射型・パラレル・
システムバスでは、同時に通信できる処理要素が１組に
限られるので、処理要素数が多い場合や通信を頻繁に行
うシステムでは、不適当であるという問題がある。
【０００４】そこで、本発明者は、これを解決するため
に、その放射型・パラレル・システムバスに改良を加え
、複数のプロセッサを複数のメモリやプロセッサに同時
に接続できる並列処理装置を考案した。
【０００５】その装置の概要は、図９で示すように集積
回路化したクロスバースイッチ１を基板の中心に設け、
そのクロスバースイッチ１の各接続端子２には、たとえ
ば１６本の通信線３Ａ、クロスバースイッチ１の接点を
開閉制御するための１０本の制御信号線３Ｂ、電源用線
３Ｃ、およびグランド線３Ｄの各一端を接続し、これら
線３Ａ〜３Ｄをクロスバースイッチ１を中心に基板上に
放射状に配列してクロスバースイッチ付きバス配線板４
を形成する。このクロスバースイッチ付きバス配線板４
を、上下方向の同一軸線上に等間隔隔てて、かつ各配線
板４の各線３Ａ〜３Ｄがそれぞれ同位相になるように重
ねて複数個配置し、立体形状の放射型バス５を形成する
。その放射型バス５の各先端部にコネクタ６を接続し、
その各コネクタ６にプロセッサやメモリを搭載したボー
ド７を差し込む。そして、クロスバースイッチ１の各接
点をあらかじめ定めた手順により開閉制御する制御手段
（図示せず）により、制御用信号線３Ｂを通じてクロス
バースイッチ１の各接点を開閉制御する。
【０００６】このような構成により、複数の処理要素が
クロスバースイッチ１および通信用線３Ａを介して電気
的に接続され、複数の各処理要素は同時に信号の授受や
データ処理ができる。
【０００７】
【発明が解決しようとする課題】ところが、このような
装置では、基板上にクロスバースイッチ１を搭載するの
で、各処理要素間の通信に必要不可欠な通信線３Ａの他
に、それと同数程度の制御信号線３Ｂ、電源用線３Ｃ、
およびグランド線３Ｄを基板上に放射状に配置してクロ
スバースイッチ付きバス配線板４を形成する。そのため
、バス配線板４の直径が必要以上に大きくなるので、通
信線３Ａの長さ、換言すれば通信路の距離が必要以上に
長くなってデータの高速処理化には不適当である。さら
に、放射型バス５も大型化する上に、放射型バス５の周
囲の半分程度しかメモリやプロセッサを搭載したボード
７を配置することができず、残余の部分は有効に利用で
きない無駄な空間となり、装置全体も必要以上に大きく
なるという新たな問題が生じた。
【０００８】そこで、本発明は、クロスバースイッチの
採用に伴う弊害を除去し、通信路長を最小限に短くして
データの高速処理化を図るとともに、無駄な空間を省略
化して装置全体の小型化を図ることを目的とする。
【０００９】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明は以下のように構成した。すなわち、第１
発明は、集積回路化したクロスバースイッチを円形基板
の中心に設け、そのクロスバースイッチの各通信用端子
に接続する長さの等しい各通信線を基板上にその外周ま
で放射状に配列するとともに、前記クロスバースイッチ
の各接点を開閉制御するための制御入力端子に接続する
制御信号線を、前記基板の各通信線の間の空いた領域に
配列してクロスバースイッチ付きバス配線板を形成し、
そのクロスバースイッチ付きバス配線板を同一軸線上に
間隔をあけて複数個配置するとともに、その隣り合う各
バス配線板の関連する各制御信号線を上下方向に電気的
に共通接続して放射型バスを形成し、その放射型バスの
周縁に沿って処理要素を外方に向けて配列するとともに
、その処理要素を前記放射型バスの各先端部に電気的に
接続し、前記クロスバースイッチの各接点をあらかじめ
定めた手順により開閉制御する制御手段に、前記共通接
続した各制御信号線を電気的に接続してなる。
【００１０】第２発明は、クロスバースイッチ付きバス
配線板の基板上に配列する各制御信号線の端部は基板に
貫通して取り付けたプラグとジャックからなる接続器具
に接続するとともに、前記クロスバースイッチ付きバス
配線板の基板上に配列する各制御信号線の端部にソケッ
トを接続してなる。
【００１１】
【作用】このように構成する第１発明では、同一軸線上
に重ねられた各クロスバースイッチ付きバス配線板１１
に配列される上下方向の関連する各通信線２０の集合の
単位が、クロスバースイッチ１３を中心に放射状のバス
を形成し、その各通信線２０をデータ線、アドレス線、
制御線などにそれぞれ割り当てる。そして第１発明では
、制御手段があらかじめ定めた手順によりクロスバース
イッチ１３の各接点１５を各制御信号線２２を通じて開
閉制御する。従って、これにより、複数の処理要素３０
（プロセッサやメモリなど）がクロスバースイッチ１３
および通信線２０を介して電気的に同時に接続され、複
数の各処理要素３０は同時に信号の授受やデータ処理を
行なう。
【００１２】また、第１発明の放射型バス２７は、処理
要素間の通信に必要不可欠な通信線２０のみを、長さを
等しくしてクロスバースイッチ１３を中心に基板１２上
にその外周まで放射状に配列する一方、クロスバースイ
ッチ１３の各接点を開閉制御する制御信号線２２は、基
板１２の各通信線２０の間の空いた領域に配列するとと
もに、同一の制御信号を供給できるもの同士で上下方向
に電気的に共通接続して基板１２の上下方向から取り出
すようにした。従って、第１発明では、クロスバースイ
ッチの採用による弊害を除去して、通信路長を最小限に
短縮してデータの高速処理化が図れるとともに、無駄な
空間が省略化できて装置全体が小型化できる。
【００１３】さらに第１発明では、通信線２０の長さが
それぞれ等しくかつクロスバースイッチ１３は集積回路
化して超小型なので、各処理要素３０の間はいずれも電
気的にほぼ等距離で、全ての処理要素３０間の通信距離
がほぼ均一化する。その結果、高速かつ正確な通信制御
ができるので、安定した高速通信が可能となる。
【００１４】次に、第２発明では、クロスバースイッチ
付きバス配線板１１は、プラグ２５Ａとジャック２５Ｂ
からなる接続器具２５、およびソケット２１を有し、バ
ス配線板１１は分解自在であるので、必要に応じて交換
でき、メンテナンス性がきわめて良い。
【００１５】
【実施例】以下、図面を参照して本発明実施例について
説明する。
【００１６】図１は、この実施例の基本の単位となるク
ロスバースイッチ付きバス配線板１１の平面図を示す。 このバス配線板１１は、円形のプリント基板１２の中心
に集積回路化したクロスバースイッチ１３を実装する。
【００１７】このクロスバースイッチ１３は、図２の等
価回路に示すように、格子状に配置した各信号線１４の
各交叉部に、それぞれ接点１５を設けたものである。そ
して各信号線１４の一端は、通信用端子１６とそれぞれ
接続する。また、クロスバースイッチ１３には、各接点
１５を開閉制御するための制御信号を入力する制御入力
端子１７を設けるとともに、電源端子１８、グランド端
子１９を設ける。
【００１８】クロスバースイッチ１３の各通信用端子１
６には、図１に示すように長さの等しい通信線２０の一
端をそれぞれ接続し、その各通信線２０をクロスバース
イッチ１３を中心にプリント基板１２上にその外周まで
放射状に配列する。そして、その各通信線２０の各他端
には、図３で示すように後述するコネクタ２８の各接続
ピン２９を着脱自在なソケット２１を半田付けなどで接
続する。また、クロスバースイッチ１３の各制御入力端
子１７には制御信号線２２をそれぞれ接続し、その制御
信号線２２を基板１２の各通信線２０の間の空いた領域
に配列する。さらに、クロスバースイッチ１３の電源端
子１８およびグランド端子１９には、電源線２３および
グランド線２４をそれぞれ接続し、その電源線２３およ
びグランド線２４は、基板１２の各通信線２０の間の空
いた領域にそれぞれ配列する。
【００１９】制御信号線２２の各端部および基板１２に
は、図４で示すように接続器具２５を貫通するとともに
、その端部と接続器具２５とは半田付けなどで電気的に
接続する。接続器具２５は、凸状のプラグ２５Ａと凹状
のジャック２５Ｂとを一体に形成したものであり、その
ジャック２５Ｂの内周部には対応する他の接続器具２５
のプラグ２５Ａが挿入されたときに、プラグ２５Ａとの
連結を維持する金属製の弾性体２６を設ける。このよう
な接続器具２５は、電源線２３およびグランド線２４の
各端部にも同様に設ける。
【００２０】このように構成する各クロスバースイッチ
付きバス配線板１１は、図５で示すように一方のバス配
線板１１の各接続器具２５の各プラグ２５Ａを、他方の
バス配線板１１の対応する各接続器具２５の各ジャック
２５Ｂに挿入することにより所定の個数を連結する。そ
して、クロスバースイッチ付きバス配線板１１の所定個
の連結が終了し、クロスバースイッチ付きバス配線板１
１のソケット２１にコネクタ２８のピン２９を差し込む
と、図６で示すような立体形状の放射型バス２７が形成
される。
【００２１】従って、放射型バス２７は、各クロスバー
スイッチ付きバス配線板１１が上下方向の同一軸線上に
等間隔隔てて配置されるとともに、各通信線２０、各制
御信号線２２、各電源線２３および各グランド線２４は
それぞれ同位相となる。また、各クロスバースイッチ付
きバス配線板１１の各制御信号線２２は、接続器具２５
を介して関連するもの同士が上下方向に共通接続される
。同様に、各クロスバースイッチ付きバス配線板１１の
各電源線２３および各グランド線２４も、接続器具２５
を介して関連するもの同士が上下方向に共通接続される
。
【００２２】また、この放射型バス２７では、コネクタ
２８のピン２９とソケット２１を介して接続される通信
線２０の集合の単位が、クロスバースイッチ１３を中心
に放射状のバスを形成するので、その各通信線２０をデ
ータ線、アドレス線、制御線などにそれぞれ割り当てる
。
【００２３】そして、コネクタ２８には、処理要素３０
を実装したプリント基板３１を差し込むと、図７で示す
ように放射型バス２７の周縁に沿って処理要素３０を実
装したプリント基板３１が外方に向けて配列された状態
となる。各プリント基板３１に搭載する処理要素３０の
例としては、プロセッサ（ＣＰＵ）や各種のメモリのほ
かに、キーボードや表示装置などの入出力装置を制御す
る入出力プロセッサがある。
【００２４】放射型バス２７を構成する一番上側のクロ
スバースイッチ付きバス配線板１１の制御信号線２２と
連結する接続端子２５は、クロスバースイッチ１３の各
接点１５を後述のような手順で制御するクロスバースイ
ッチコントローラ（図示せず）と接続する。同様に、そ
のクロスバースイッチ付きバス配線板１１の電源線２３
と連結する接続端子２５は電源（図示せず）と接続し、
グランド線２４と連結する接続端子２５は接地する。こ
れにより、すべてのクロスバースイッチ１３の関連する
接点は、クロスバースイッチコントローラからの同一の
制御信号で同時に開閉制御できる。
【００２５】以上の実施例では、各クロスバースイッチ
付きバス配線板１１の各制御信号線２２は、接続器具２
５を介して関連するもの同士が上下方向に共通接続する
よういしたが、その接続はこれに限定されるものではな
く上下方向に棒状の導体を突き刺すようにしても良い。
【００２６】次に、このように構成する実施例の並列処
理の実行の流れについて、図８を参照して説明する。
【００２７】いま、与えられた問題（例えばカラー画像
処理）を解決するために逐次型言語（例えばフォートラ
ン）、または並列型言語で作成したプログラムが所定の
メモリに格納されているものとする。
【００２８】逐次型言語で作成されたプログラムの場合
には、並列化コンパイラがそのプログラムから並列に実
行可能な部分を見い出だし、並列動作（タスク）に分解
して仕事の順序付けをする。一方、並列型言語で作成さ
れたプログラムの場合には、並列言語コンパイラが並列
部を抽出する。その結果、並列マシンコードが作成され
る。
【００２９】次いで、並列マシン上のオペレーティング
システムが動的なプロセッサの割り当てを行ない、これ
に基づいて各クロスバースイッチ１３の切り換え制御ス
ケジュールを決定し、並列実行を管理する。これにより
、クロスバースイッチコントローラは、スケジュールに
基づいて各クロスバースイッチ１３の各接点１５を切り
換え制御し、処理要素３０である複数の各プロセッサは
、プログラムに基づいてデータを同時に並列処理する。
【００３０】以上の実施例では、クロスバースイッチ付
きバス配線板１１を片面のプリント基板としたが、これ
に代えてプリント基板を両面板や多層板にしても良い。
【００３１】このような実施例をカラー画像処理に使用
すると、表示装置などの出力時おいて、赤、緑、青の各
色のメモリを中心として処理したデータをＩ／ＯＣＰＵ
側に切り換えることによりメモリ間のデータ転送を省略
できる。
【００３２】また、カラー印刷に使用すると、イエロー
、シアン、マゼンタ、ブラックの４色に対し、特定のＣ
ＰＵを接続し、並行処理を行ったり、大量データ処理の
場合にメモリを分割し、ＣＰＵの処理領域を分散するこ
とができる。この場合にも、バスネックも無駄なデータ
転送を行わないため非常に高速に処理できる。
【００３３】さらに、アニメーションなどの動画像を生
成する場合には、１フレームごとに別個のＣＰＵが処理
を行うことにより、超高速の処理が可能となりリアルタ
イム処理ができる。
【００３４】
【発明の効果】以上のように第１発明では、放射型バス
は、処理要素間の通信に必要不可欠な通信線のみを、長
さを等しくしてクロスバースイッチを中心に基板上にそ
の外周まで放射状に配列する一方、クロスバースイッチ
の各接点を開閉制御する制御信号線は、基板の各通信線
の間の空いた領域に配列するとともに、同一の制御信号
を供給できるもの同士で上下方向に電気的に共通接続し
て基板の上下方向から取り出すようにした。従って、第
１発明では、クロスバースイッチの採用による弊害を除
去して、通信路長を最小限に短縮してデータの高速処理
化が図れるとともに、無駄な空間が省略化できて装置全
体が小型化できる。
【００３５】また、第１発明では、通信線の長さがそれ
ぞれ等しくかつクロスバースイッチは集積回路化して超
小型なので、各処理要素の間はいずれも電気的にほぼ等
距離で、全ての処理要素間の通信距離がほぼ均一化する
。その結果、高速かつ正確な通信制御ができるので、安
定した高速通信が可能となる。
【００３６】次に、第２発明では、クロスバースイッチ
付きバス配線板は、プラグとジャックからなる接続器具
、およびソケット有し、バス配線板は分解自在であるの
で、必要に応じて交換でき、メンテナンス性がきわめて
良い。
【図面の簡単な説明】
【図１】クロスバースイッチ付きバス配線板の平面図で
ある。
【図２】クロスバースイッチの等価回路である。
【図３】ソケットの断面図である。
【図４】接続器具の断面図である。
【図５】クロスバースイッチ付きバス配線板の連結を示
す断面図である。
【図６】放射型バスの全体斜視図である。
【図７】本発明の実施例を示す全体斜視図である。
【図８】その実施例の並列処理の実行の流れを説明する
図である。
【図９】発明者の考案にかかる装置の全体斜視図である
。
【符号の説明】
１１　　　　クロスバースイッチ付きバス配線板１２　
　　　プリント基板 １３　　　　クロスバースイッチ １５　　　　接点 １６　　　　通信用端子 １７　　　　制御入力端子 ２０　　　　通信線 ２２　　　　制御信号線 ２５　　　　接続器具 ２５Ａ　　プラグ ２５Ｂ　　ジャック ２７　　　　放射型バス ３０　　　　処理要素

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】集積回路化したクロスバースイッチを円形
    基板の中心に設け、そのクロスバースイッチの各通信用
    端子に接続する長さの等しい各通信線を基板上にその外
    周まで放射状に配列するとともに、前記クロスバースイ
    ッチの各接点を開閉制御するための制御入力端子に接続
    する制御信号線を、前記基板の各通信線の間の空いた領
    域に配列してクロスバースイッチ付きバス配線板を形成
    し、そのクロスバースイッチ付きバス配線板を同一軸線
    上に間隔をあけて複数個配置するとともに、その隣り合
    う各バス配線板の関連する各制御信号線を上下方向に電
    気的に共通接続して放射型バスを形成し、その放射型バ
    スの周縁に沿って処理要素を外方に向けて配列するとと
    もに、その処理要素を前記放射型バスの各先端部に電気
    的に接続し、前記クロスバースイッチの各接点をあらか
    じめ定めた手順により開閉制御する制御手段に、前記共
    通接続した各制御信号線を電気的に接続してなる並列処
    理装置。
  2. 【請求項２】前記クロスバースイッチ付きバス配線板の
    基板上に配列する各制御信号線の端部は基板に貫通して
    取り付けたプラグとジャックからなる接続器具に接続す
    るとともに、前記クロスバースイッチ付きバス配線板の
    基板上に配列する各制御信号線の端部にソケットを接続
    してなる請求項１に記載の並列処理装置。
JP3115283A 1991-04-19 1991-04-19 並列処理装置 Withdrawn JPH04320509A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP3115283A JPH04320509A (ja) 1991-04-19 1991-04-19 並列処理装置
CA002063050A CA2063050A1 (en) 1991-04-19 1992-04-10 Parallel processing system
IL101575A IL101575A0 (en) 1991-04-19 1992-04-13 Parallel processing system
EP92303347A EP0509765A1 (en) 1991-04-19 1992-04-14 Radial bus assembly
AU14887/92A AU1488792A (en) 1991-04-19 1992-04-14 Parallel processing system
KR1019920006262A KR950008232B1 (ko) 1991-04-19 1992-04-15 병렬 처리장치
US07/870,669 US5301089A (en) 1991-04-19 1992-04-17 Parallel processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3115283A JPH04320509A (ja) 1991-04-19 1991-04-19 並列処理装置

Publications (1)

Publication Number Publication Date
JPH04320509A true JPH04320509A (ja) 1992-11-11

Family

ID=14658830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3115283A Withdrawn JPH04320509A (ja) 1991-04-19 1991-04-19 並列処理装置

Country Status (7)

Country Link
US (1) US5301089A (ja)
EP (1) EP0509765A1 (ja)
JP (1) JPH04320509A (ja)
KR (1) KR950008232B1 (ja)
AU (1) AU1488792A (ja)
CA (1) CA2063050A1 (ja)
IL (1) IL101575A0 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438297A (en) * 1992-12-30 1995-08-01 Intel Corporation Electrical trace having a closed loop configuration
US5432998A (en) * 1993-07-27 1995-07-18 International Business Machines, Corporation Method of solder bonding processor package
US5347710A (en) * 1993-07-27 1994-09-20 International Business Machines Corporation Parallel processor and method of fabrication
US5379193A (en) * 1993-07-27 1995-01-03 International Business Machines Corporation Parallel processor structure and package
EP0977127A2 (en) 1994-03-11 2000-02-02 The Panda Project Method for configuring a computer system
US6092139A (en) * 1994-03-11 2000-07-18 Crane, Jr.; Stanford W. Passive backplane capable of being configured to a variable data path width corresponding to a data size of the pluggable CPU board
US5519584A (en) * 1994-12-22 1996-05-21 At&T Corp. Laminated cylindrical backplane
US5558522A (en) * 1995-01-30 1996-09-24 Intel Corporation Slot manifold for motherboard that provides space-saving access to an expansion bus of a personal computer
US5841638A (en) * 1996-02-15 1998-11-24 L3 Communications Stacked memory for flight recorders
US6359788B1 (en) * 1998-07-02 2002-03-19 Ap Labs Circuit board card cage with one-piece, integral card guide units
US7072052B1 (en) * 2000-07-21 2006-07-04 Canon Kabushiki Kaisha Efficient rasterization system and method
US6706966B2 (en) 2001-03-19 2004-03-16 L-3 Communications Corporation Hardened voyage data recorder
DE10130592C1 (de) * 2001-06-27 2002-10-24 Infineon Technologies Ag Modulbaugruppe für Speicher-Module und Verfahren zu ihrer Herstellung
US7435097B2 (en) * 2005-01-12 2008-10-14 Legacy Electronics, Inc. Radial circuit board, system, and methods
US7819667B2 (en) * 2007-08-28 2010-10-26 General Dynamics Advanced Information Systems, Inc. System and method for interconnecting circuit boards
US8189345B2 (en) * 2008-06-18 2012-05-29 Lockheed Martin Corporation Electronics module, enclosure assembly housing same, and related systems and methods
US8773864B2 (en) * 2008-06-18 2014-07-08 Lockheed Martin Corporation Enclosure assembly housing at least one electronic board assembly and systems using same
US8738832B1 (en) * 2009-06-30 2014-05-27 International Business Machines Corporation Microgrid apparatus with central area containing plural processors communicating via respective wireless connection point or bi-directional bus with module in docking bays defined by radial arms
US9154362B1 (en) 2009-08-14 2015-10-06 International Business Machines Corporation Macro grid governance and communication
FR2951868B1 (fr) * 2009-10-28 2012-04-06 Kalray Briques de construction d'un reseau sur puce
US8664911B1 (en) 2009-10-30 2014-03-04 International Business Machines Corporation Micro grid bridge structures
US8180999B1 (en) 2010-02-03 2012-05-15 International Business Machines Corporation Vertically tiered horizontally expandable micro grid system with bridge docking bay contoured by radial arms extending from central hub for coupling processor or power hubs
US9285846B2 (en) * 2013-06-07 2016-03-15 Apple Inc. Computer thermal management
US11899509B2 (en) 2013-06-07 2024-02-13 Apple Inc. Computer housing
US10499524B2 (en) 2017-12-20 2019-12-03 Capital One Services, Llc Apparatus for mounting a processor for cluster computing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0214718A3 (en) * 1985-07-22 1990-04-04 Alliant Computer Systems Corporation Digital computer
US4679872A (en) * 1986-01-27 1987-07-14 Coe Larry D Cylindrical back plane structure for receiving printed circuit boards
US4922381A (en) * 1986-03-25 1990-05-01 Hughes Aircraft Company Stacked circuit cards and guided configurations
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
JP2591677B2 (ja) * 1989-04-21 1997-03-19 株式会社 グラフィコ 放射型・パラレル・システムバス
US4953060A (en) * 1989-05-05 1990-08-28 Ncr Corporation Stackable integrated circuit chip package with improved heat removal
US5119273A (en) * 1990-01-29 1992-06-02 The United States Of America As Represented By The Secretary Of The Navy High speed parallel backplane
US5014163A (en) * 1990-01-30 1991-05-07 John Lin Structure of circuit board assembly
JPH0743699B2 (ja) * 1990-07-09 1995-05-15 株式会社グラフィコ 並列処理装置
US5210682A (en) * 1990-10-19 1993-05-11 Graphico Co., Ltd. Radial type of parallel system bus structure having pairs of conductor lines with impedance matching elements

Also Published As

Publication number Publication date
IL101575A0 (en) 1992-12-30
US5301089A (en) 1994-04-05
KR920020331A (ko) 1992-11-21
AU1488792A (en) 1992-10-22
CA2063050A1 (en) 1992-10-20
EP0509765A1 (en) 1992-10-21
KR950008232B1 (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
JPH04320509A (ja) 並列処理装置
US4647123A (en) Bus networks for digital data processing systems and modules usable therewith
JPH036717B2 (ja)
CA1227864A (en) Interrupt bus structure
JPH06290157A (ja) 網
EP0486231A2 (en) Parallel processing system
US8254143B2 (en) Backplane and communication apparatus
JPH0468462A (ja) 並列処理装置
JPH052570A (ja) クロスバースイツチおよびそれを使用した並列処理装置
CA1101971A (en) Trunk control system
JP2001282187A (ja) 情報表示板の表示データ伝送方法およびこれを利用した情報表示装置
JP3348176B2 (ja) プログラマブルコントローラ
JPH04181410A (ja) 並列処理装置
JP2001034375A (ja) コネクタ優先順位表示機構
JPH04138510A (ja) バス結合型マルチプロセッサ装置
JPH04191956A (ja) 並列処理装置
JPH01309113A (ja) バス構成方式
JP2001285317A (ja) 通信システム
KR20000007247A (ko) 컴퓨터의 보드 접속 구조체
JPH0554696B2 (ja)
Rimmer An introduction to the FASTBUS system
JPH04137154A (ja) 数値制御装置
JPH10268977A (ja) カード間の信号の接続方法及び複数基板の接続構造
JPH04143815A (ja) 回路ユニット
JPH0535593B2 (ja)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980711