JP2002057250A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002057250A JP2002057250A JP2000243278A JP2000243278A JP2002057250A JP 2002057250 A JP2002057250 A JP 2002057250A JP 2000243278 A JP2000243278 A JP 2000243278A JP 2000243278 A JP2000243278 A JP 2000243278A JP 2002057250 A JP2002057250 A JP 2002057250A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sealing material
- semiconductor device
- electronic component
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 電子部品とボンディングワイヤとが封止材に
より封止された半導体装置において、封止材に形成され
る気泡を低減した半導体装置を提供する。 【解決手段】 矩形のセラミック基板３に電子部品９を
搭載し、セラミック基板３と電子部品９とをボンディン
グワイヤにより電気的に接続している。セラミック基板
３における電子部品９とボンディングワイヤを囲うよう
にしてシリコーンゴムからなる囲み部材１２を設け、囲
み部材１２内をシリコーンゲル１３で充填し、シリコー
ンゲル１３によって電子部品９とボンディングワイヤを
封止している。囲み部材１２の上面に設けられた注入口
１２ｂと気体抜け口１２ｃにおけるセラミック基板３の
短辺方向の長さは同じになっており、囲み部材１２の上
面と側面の境界部にはセラミック基板３との角度が４５
〔度〕であるテーパ部を設けている。
より封止された半導体装置において、封止材に形成され
る気泡を低減した半導体装置を提供する。 【解決手段】 矩形のセラミック基板３に電子部品９を
搭載し、セラミック基板３と電子部品９とをボンディン
グワイヤにより電気的に接続している。セラミック基板
３における電子部品９とボンディングワイヤを囲うよう
にしてシリコーンゴムからなる囲み部材１２を設け、囲
み部材１２内をシリコーンゲル１３で充填し、シリコー
ンゲル１３によって電子部品９とボンディングワイヤを
封止している。囲み部材１２の上面に設けられた注入口
１２ｂと気体抜け口１２ｃにおけるセラミック基板３の
短辺方向の長さは同じになっており、囲み部材１２の上
面と側面の境界部にはセラミック基板３との角度が４５
〔度〕であるテーパ部を設けている。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に電子部品
が搭載され、この電子部品と基板とがボンディングワイ
ヤにより電気的に接続され、電子部品とボンディングワ
イヤとが被覆され封止されてなる半導体装置に関する。
が搭載され、この電子部品と基板とがボンディングワイ
ヤにより電気的に接続され、電子部品とボンディングワ
イヤとが被覆され封止されてなる半導体装置に関する。
【０００２】
【従来の技術】車載用の点火装置等で用いられる半導体
装置は、従来、図９に示すような構成になっている。図
９の（ａ）は半導体装置の上面図であり、（ｂ）は概略
断面図である。回路パターン等が形成された基板２０１
上に部品搭載用のランド（図示せず）とワイヤボンディ
ング用のランド（図示せず）が形成されている。また、
導電性接着剤２０２等を介して、部品搭載用のランド上
には半導体素子等の電子部品２０３が搭載されている。
また、電子部品２０３とボンディング用のランドとがボ
ンディングワイヤ２０４により電気的に接続されてい
る。
装置は、従来、図９に示すような構成になっている。図
９の（ａ）は半導体装置の上面図であり、（ｂ）は概略
断面図である。回路パターン等が形成された基板２０１
上に部品搭載用のランド（図示せず）とワイヤボンディ
ング用のランド（図示せず）が形成されている。また、
導電性接着剤２０２等を介して、部品搭載用のランド上
には半導体素子等の電子部品２０３が搭載されている。
また、電子部品２０３とボンディング用のランドとがボ
ンディングワイヤ２０４により電気的に接続されてい
る。
【０００３】また、基板２０１上の電子部品２０３とボ
ンディングワイヤ２０４の配置領域を囲うようにして、
例えばシリコーンゴムからなる囲み部材２０５が設けら
れている。囲み部材２０５によって囲まれた領域はゲル
材料よりなる封止材２０６により充填され、この封止材
２０６によって、電子部品２０３とボンディングワイヤ
２０４が封止されている。
ンディングワイヤ２０４の配置領域を囲うようにして、
例えばシリコーンゴムからなる囲み部材２０５が設けら
れている。囲み部材２０５によって囲まれた領域はゲル
材料よりなる封止材２０６により充填され、この封止材
２０６によって、電子部品２０３とボンディングワイヤ
２０４が封止されている。
【０００４】囲み部材２０５の表面には、囲み部材２０
５の内部と外部とを連通する穴２０７、２０８が設けら
れている。図示例では、矩形の大きい穴２０７が２つ設
けられ、その間に円形の小さい穴２０８が設けられてい
る。この矩形の大きい穴２０７は封止材２０６を注入す
るためのものであり、円形の小さい穴２０８は封止材２
０６を注入する際の気体抜き用のものである。以下、こ
の円形の小さい穴を気体抜け穴２０８という。なお、気
体抜け穴２０８の直径は矩形の大きい穴２０７のどの辺
よりも小さくなっている。
５の内部と外部とを連通する穴２０７、２０８が設けら
れている。図示例では、矩形の大きい穴２０７が２つ設
けられ、その間に円形の小さい穴２０８が設けられてい
る。この矩形の大きい穴２０７は封止材２０６を注入す
るためのものであり、円形の小さい穴２０８は封止材２
０６を注入する際の気体抜き用のものである。以下、こ
の円形の小さい穴を気体抜け穴２０８という。なお、気
体抜け穴２０８の直径は矩形の大きい穴２０７のどの辺
よりも小さくなっている。
【０００５】
【発明が解決しようとする課題】この様な構成の半導体
装置では、封止材２０６を注入する際に、電子部品２０
３と基板２０１との接続部などにおいて気体が取り残さ
れる。そこで、この気体を除去するために、基板２０１
全体を減圧環境下におくことにより気体を基板２０１の
反対方向に移動させる。
装置では、封止材２０６を注入する際に、電子部品２０
３と基板２０１との接続部などにおいて気体が取り残さ
れる。そこで、この気体を除去するために、基板２０１
全体を減圧環境下におくことにより気体を基板２０１の
反対方向に移動させる。
【０００６】しかし、囲み部材２０５の表面は、封止材
２０６を注入するための穴以外が広く覆われた形状にな
っており、気体抜け穴２０８が小さいため、気体抜け穴
２０８から十分に気体が放出されない。そのため、気体
抜け穴２０８の周辺に気体が溜まりやすくなってしま
う。
２０６を注入するための穴以外が広く覆われた形状にな
っており、気体抜け穴２０８が小さいため、気体抜け穴
２０８から十分に気体が放出されない。そのため、気体
抜け穴２０８の周辺に気体が溜まりやすくなってしま
う。
【０００７】その結果、封止材２０６のうち囲み部材２
０５の内表面付近に気泡２０９として気体が溜まってし
まう。そして、この様な気泡２０９の存在する半導体装
置を冷熱サイクルに曝したり、この半導体装置に振動を
与えたりした場合、この気泡２０９が存在する部位にお
いては、封止材２０６の変形が一様ではなくなる。
０５の内表面付近に気泡２０９として気体が溜まってし
まう。そして、この様な気泡２０９の存在する半導体装
置を冷熱サイクルに曝したり、この半導体装置に振動を
与えたりした場合、この気泡２０９が存在する部位にお
いては、封止材２０６の変形が一様ではなくなる。
【０００８】上記ボンディングワイヤ２０４としてＡｌ
（アルミニウム）等からなる太いワイヤを用いた場合
は、ボンディングワイヤ２０４の剛性が大きいためボン
ディングワイヤ２０４近傍に気泡２０９が存在しても、
封止材２０６の変形によりボンディングワイヤ２０４が
歪んだり断線したりすることは無い。
（アルミニウム）等からなる太いワイヤを用いた場合
は、ボンディングワイヤ２０４の剛性が大きいためボン
ディングワイヤ２０４近傍に気泡２０９が存在しても、
封止材２０６の変形によりボンディングワイヤ２０４が
歪んだり断線したりすることは無い。
【０００９】しかし、近年、１つの電子部品当たりの基
板との電気的な接続の数が増えてきており、従来のよう
に太いボンディングワイヤ２０４では接続数を確保でき
ないことから、細いボンディングワイヤ２０４で直径１
５０〔μｍ〕未満のものを用いるようになってきてい
る。この程度まで細くしたボンディングワイヤ２０４の
近傍に気泡２０９が存在すると、一様でない封止材２０
６の変形によりボンディングワイヤ２０４が歪んだり断
線したりしてしまう。
板との電気的な接続の数が増えてきており、従来のよう
に太いボンディングワイヤ２０４では接続数を確保でき
ないことから、細いボンディングワイヤ２０４で直径１
５０〔μｍ〕未満のものを用いるようになってきてい
る。この程度まで細くしたボンディングワイヤ２０４の
近傍に気泡２０９が存在すると、一様でない封止材２０
６の変形によりボンディングワイヤ２０４が歪んだり断
線したりしてしまう。
【００１０】本発明は、上記問題点に鑑み、電子部品と
ボンディングワイヤとが封止材により封止された半導体
装置において、封止材に形成される気泡を低減した半導
体装置を提供することを目的とする。
ボンディングワイヤとが封止材により封止された半導体
装置において、封止材に形成される気泡を低減した半導
体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、基板（３）に対して電
子部品（９）を搭載し、基板と電子部品とを、直径が１
５０〔μｍ〕未満であるボンディングワイヤ（１１）に
より電気的に接続し、基板における電子部品及びボンデ
ィングワイヤの配置領域を囲う囲み部材（１２）を設
け、基板のうち囲み部材で囲まれた領域内にゲル材料よ
りなる封止材（１３）を充填し、この封止材によって電
子部品及びボンディングワイヤを封止してなる半導体装
置であって、囲み部材には、封止材を囲み部材内に注入
するための第１の開口部（１２ｂ）と、封止材を囲み部
材内に注入する際に囲み部材内の気体を放出するための
第２の開口部（１２ｃ）とを設け、第２の開口部におけ
る封止材を囲み部材内に注入する際の基板上での該封止
材の移動方向に垂直な方向の長さが、注入口における封
止材を囲み部材内に注入する際の基板上での該封止材の
移動方向に垂直な方向の長さ以上であることを特徴とし
ている。
め、請求項１に記載の発明では、基板（３）に対して電
子部品（９）を搭載し、基板と電子部品とを、直径が１
５０〔μｍ〕未満であるボンディングワイヤ（１１）に
より電気的に接続し、基板における電子部品及びボンデ
ィングワイヤの配置領域を囲う囲み部材（１２）を設
け、基板のうち囲み部材で囲まれた領域内にゲル材料よ
りなる封止材（１３）を充填し、この封止材によって電
子部品及びボンディングワイヤを封止してなる半導体装
置であって、囲み部材には、封止材を囲み部材内に注入
するための第１の開口部（１２ｂ）と、封止材を囲み部
材内に注入する際に囲み部材内の気体を放出するための
第２の開口部（１２ｃ）とを設け、第２の開口部におけ
る封止材を囲み部材内に注入する際の基板上での該封止
材の移動方向に垂直な方向の長さが、注入口における封
止材を囲み部材内に注入する際の基板上での該封止材の
移動方向に垂直な方向の長さ以上であることを特徴とし
ている。
【００１２】本発明によれば、第１の開口部が封止材の
注入口となり、第２の開口部が気体抜け口として作用す
る。従来の気体抜け穴は、注入口の内側に収まる程度の
大きさであったのに対し、本発明の気体抜け口は、封止
材を囲み部材内に注入する際の基板上での封止材の移動
方向に垂直な方向の長さを、注入口における同じ方向の
長さ以上とすることにより、従来の気体抜け穴よりも大
きくすることができる。
注入口となり、第２の開口部が気体抜け口として作用す
る。従来の気体抜け穴は、注入口の内側に収まる程度の
大きさであったのに対し、本発明の気体抜け口は、封止
材を囲み部材内に注入する際の基板上での封止材の移動
方向に垂直な方向の長さを、注入口における同じ方向の
長さ以上とすることにより、従来の気体抜け穴よりも大
きくすることができる。
【００１３】そのため、封止材の内部の気体を封止材の
外部に逃げやすくすることができる。その結果、封止材
に形成される気泡を低減することができる。
外部に逃げやすくすることができる。その結果、封止材
に形成される気泡を低減することができる。
【００１４】この場合、請求項２に記載の発明のよう
に、第１の開口部を複数設け、第２の開口部を第１の開
口部の間に設けることにより好適に封止材に形成される
気泡を低減することができる。
に、第１の開口部を複数設け、第２の開口部を第１の開
口部の間に設けることにより好適に封止材に形成される
気泡を低減することができる。
【００１５】また、請求項１又は２の発明では、請求項
３に記載の発明のように、囲み部材として、シリコーン
ゴムからなるものを用いることができる。
３に記載の発明のように、囲み部材として、シリコーン
ゴムからなるものを用いることができる。
【００１６】また、請求項１〜３の発明では、請求項４
に記載の発明のように、第１の開口部及び第２の開口部
を、囲み部材のうち基板と略平行な位置関係になってい
る上面に設けることができる。
に記載の発明のように、第１の開口部及び第２の開口部
を、囲み部材のうち基板と略平行な位置関係になってい
る上面に設けることができる。
【００１７】ところで、上記の半導体装置においては、
組付け工程において囲み部材を基板に設けるとき、囲み
部材を搬送部材（吸着ノズル等）に取り付けて基板上へ
搬送するようにできる。
組付け工程において囲み部材を基板に設けるとき、囲み
部材を搬送部材（吸着ノズル等）に取り付けて基板上へ
搬送するようにできる。
【００１８】請求項５に記載の発明では、このような搬
送部材に取り付けられる囲み部材を有する半導体装置に
関してなされたものである。すなわち、請求項５の発明
においては、囲み部材のうち基板と略平行な位置関係に
なっている上面には、封止材を囲み部材内に注入するた
めの第１の開口部（１２ｂ）と、封止材を囲み部材内に
注入する際に囲み部材内の気体を放出するための第２の
開口部（１２ｃ）と、第１の開口部と第２の開口部とを
仕切る仕切部（１２ａ）とを設け、仕切部（１２ａ）
を、実質的に搬送部材が取り付け可能なだけの幅を持っ
て構成していることを特徴としている。
送部材に取り付けられる囲み部材を有する半導体装置に
関してなされたものである。すなわち、請求項５の発明
においては、囲み部材のうち基板と略平行な位置関係に
なっている上面には、封止材を囲み部材内に注入するた
めの第１の開口部（１２ｂ）と、封止材を囲み部材内に
注入する際に囲み部材内の気体を放出するための第２の
開口部（１２ｃ）と、第１の開口部と第２の開口部とを
仕切る仕切部（１２ａ）とを設け、仕切部（１２ａ）
を、実質的に搬送部材が取り付け可能なだけの幅を持っ
て構成していることを特徴としている。
【００１９】それによれば、囲み部材の仕切部を実質的
に搬送部材が取り付け可能なだけの幅としているため、
囲み部材の上面における仕切部の占める面積を極力小さ
くすることができる。つまり、第１及び第２の開口部の
面積を大きくすることができることとなり、結果的に気
体抜け口としての第２の開口部を従来の気体抜け穴より
も大きくすることができる。
に搬送部材が取り付け可能なだけの幅としているため、
囲み部材の上面における仕切部の占める面積を極力小さ
くすることができる。つまり、第１及び第２の開口部の
面積を大きくすることができることとなり、結果的に気
体抜け口としての第２の開口部を従来の気体抜け穴より
も大きくすることができる。
【００２０】そのため、封止材の内部の気体を封止材の
外部に逃げやすくすることができる。その結果、封止材
に形成される気泡を低減することができる。
外部に逃げやすくすることができる。その結果、封止材
に形成される気泡を低減することができる。
【００２１】また、請求項６に記載の発明では、請求項
１〜５の発明において、囲み部材のうち、基板と略垂直
な位置関係になっている部位である側面と上面との境界
部において、囲み部材の内表面にはテーパ部（１２ｄ）
を設けていることを特徴としている。
１〜５の発明において、囲み部材のうち、基板と略垂直
な位置関係になっている部位である側面と上面との境界
部において、囲み部材の内表面にはテーパ部（１２ｄ）
を設けていることを特徴としている。
【００２２】本発明では、テーパ部を設けることで、囲
み部材の上面と側面の境界部に気泡が溜まることを抑制
でき、封止材に形成される気泡を低減することができ
る。
み部材の上面と側面の境界部に気泡が溜まることを抑制
でき、封止材に形成される気泡を低減することができ
る。
【００２３】この場合、請求項７に記載の発明のよう
に、テーパ部を基板に対して４５〔度〕の角度をなして
形成すると望ましい。
に、テーパ部を基板に対して４５〔度〕の角度をなして
形成すると望ましい。
【００２４】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００２５】
【発明の実施の形態】以下、図に示す実施形態について
説明する。図１は本実施形態に係る半導体装置１００の
全体構成を示す斜視図である。なお、図１では、セラミ
ック基板３を覆っているカバー１７（後述の図３参照）
を省略して示している。図１に示すように、プリント基
板であるマザーボード１にはマイコン等の様々な電子部
品２が搭載されている。
説明する。図１は本実施形態に係る半導体装置１００の
全体構成を示す斜視図である。なお、図１では、セラミ
ック基板３を覆っているカバー１７（後述の図３参照）
を省略して示している。図１に示すように、プリント基
板であるマザーボード１にはマイコン等の様々な電子部
品２が搭載されている。
【００２６】また、マザーボード１には、基板としての
矩形であるセラミック基板３が放熱部材（支持部材）と
しての放熱フィン４に搭載された状態で複数個配置され
ている。この放熱フィン４としては例えばＡｌ（アルミ
ニウム）からなるものを用いることができる。
矩形であるセラミック基板３が放熱部材（支持部材）と
しての放熱フィン４に搭載された状態で複数個配置され
ている。この放熱フィン４としては例えばＡｌ（アルミ
ニウム）からなるものを用いることができる。
【００２７】セラミック基板３とマザーボード１とは接
続端子（クリップ端子）５を介して電気的に接続されて
いる。この接続端子５は整列板６により位置決めされて
いる。放熱フィン４におけるセラミック基板３が搭載さ
れた側とは反対側に、コネクタ７が配置されている。図
示していないがコネクタ７のリード端子がマザーボード
１に半田付されて電気的に接続されている。
続端子（クリップ端子）５を介して電気的に接続されて
いる。この接続端子５は整列板６により位置決めされて
いる。放熱フィン４におけるセラミック基板３が搭載さ
れた側とは反対側に、コネクタ７が配置されている。図
示していないがコネクタ７のリード端子がマザーボード
１に半田付されて電気的に接続されている。
【００２８】また、マザーボード１とマザーボード１上
に搭載された各部材２〜７とがケース８により覆われて
いる。ケース８には放熱フィン４の近傍において突出部
８ａが形成されており、放熱フィン４には、複数個のセ
ラミック基板３が並んでいる方向の両端部においてケー
ス８の突出部８ａに対応する位置に突出部４ａが形成さ
れている。
に搭載された各部材２〜７とがケース８により覆われて
いる。ケース８には放熱フィン４の近傍において突出部
８ａが形成されており、放熱フィン４には、複数個のセ
ラミック基板３が並んでいる方向の両端部においてケー
ス８の突出部８ａに対応する位置に突出部４ａが形成さ
れている。
【００２９】そして、このケース８の突出部８ａと放熱
フィン４の突出部４ａとが当接して、セラミック基板３
上に搭載された電子部品（図示せず）からの発熱を、放
熱フィン４を介してケース８に伝え、放熱を行うように
なっている。
フィン４の突出部４ａとが当接して、セラミック基板３
上に搭載された電子部品（図示せず）からの発熱を、放
熱フィン４を介してケース８に伝え、放熱を行うように
なっている。
【００３０】次に、この放熱フィン４及びセラミック基
板３の近傍の構成について説明する。図示例では、１つ
の放熱フィン４に対して３個のセラミック基板３が接合
されている。図２は、複数個のセラミック基板３のうち
の１つセラミック基板３を図１中の矢印Ａ方向から見た
図であり、図３は、セラミック基板３の厚み方向の概略
断面図である。なお、図３では、マザーボード１、コネ
クタ７及びケース８を省略している。
板３の近傍の構成について説明する。図示例では、１つ
の放熱フィン４に対して３個のセラミック基板３が接合
されている。図２は、複数個のセラミック基板３のうち
の１つセラミック基板３を図１中の矢印Ａ方向から見た
図であり、図３は、セラミック基板３の厚み方向の概略
断面図である。なお、図３では、マザーボード１、コネ
クタ７及びケース８を省略している。
【００３１】図２、３に示すように、セラミック基板３
にはベアチップやモールドＩＣなどの半導体チップであ
る複数個の電子部品９が搭載されている。これらのセラ
ミック基板３は、例えばセラミック基板３毎に１つの電
気的な機能を有するようになっている。
にはベアチップやモールドＩＣなどの半導体チップであ
る複数個の電子部品９が搭載されている。これらのセラ
ミック基板３は、例えばセラミック基板３毎に１つの電
気的な機能を有するようになっている。
【００３２】セラミック基板３上には部品搭載用のラン
ド（図示せず）とワイヤボンディング用のランド（図示
せず）が形成されている。これらのランドとしては例え
ばＡｇ（銀）厚膜を用いることができる。部品搭載用の
ランドに対しては導電性接着剤１０を介して電子部品９
が接合されている。この導電性接着剤１０としては、例
えばエポキシ樹脂にＡｇフィラーを添加したものを用い
ることができる。
ド（図示せず）とワイヤボンディング用のランド（図示
せず）が形成されている。これらのランドとしては例え
ばＡｇ（銀）厚膜を用いることができる。部品搭載用の
ランドに対しては導電性接着剤１０を介して電子部品９
が接合されている。この導電性接着剤１０としては、例
えばエポキシ樹脂にＡｇフィラーを添加したものを用い
ることができる。
【００３３】また、電子部品９上のランド（図示せず）
とセラミック基板３上のワイヤボンディング用のランド
とが、ボンディングワイヤ１１により電気的に接続され
ている。このボンディングワイヤ１１としては細いワイ
ヤを用いており、例えば直径が１５０〔μｍ〕未満のワ
イヤを用いている。本例では、ボンディングワイヤ１１
としてＡｕ（金）を用いている。
とセラミック基板３上のワイヤボンディング用のランド
とが、ボンディングワイヤ１１により電気的に接続され
ている。このボンディングワイヤ１１としては細いワイ
ヤを用いており、例えば直径が１５０〔μｍ〕未満のワ
イヤを用いている。本例では、ボンディングワイヤ１１
としてＡｕ（金）を用いている。
【００３４】各々のセラミック基板３において、搭載さ
れた電子部品９とボンディングワイヤ１１の配置領域を
囲う囲み部材１２が設けられている。この囲み部材１２
はセラミック基板３における外周の一回り内側におい
て、シリコーン系の接着剤１４によってセラミック基板
３に接着されている。
れた電子部品９とボンディングワイヤ１１の配置領域を
囲う囲み部材１２が設けられている。この囲み部材１２
はセラミック基板３における外周の一回り内側におい
て、シリコーン系の接着剤１４によってセラミック基板
３に接着されている。
【００３５】また、セラミック基板３のうち囲み部材１
２で囲まれた領域は封止材としてのシリコーンゲル１３
で充填され、電子部品９とボンディングワイヤ１１とが
シリコーンゲル１３によって覆われて封止されている。
この囲み部材１２はシリコーンゲル１３の形状を維持す
るためのものであり、本実施形態ではシリコーンゴムか
らなるものを用いている。
２で囲まれた領域は封止材としてのシリコーンゲル１３
で充填され、電子部品９とボンディングワイヤ１１とが
シリコーンゲル１３によって覆われて封止されている。
この囲み部材１２はシリコーンゲル１３の形状を維持す
るためのものであり、本実施形態ではシリコーンゴムか
らなるものを用いている。
【００３６】また、図２に示すように、囲み部材１２の
うち矩形であるセラミック基板３と略平行な位置関係に
なっている上面には、囲み部材１２の内外を連通する第
１及び第２の開口部１２ｂ、１２ｃがある。これらの第
１及び第２の開口部１２ｂ、１２ｃは、シリコーンゲル
１３を注入するためのものであり、本例ではセラミック
基板３の長辺方向に並んで３つある。
うち矩形であるセラミック基板３と略平行な位置関係に
なっている上面には、囲み部材１２の内外を連通する第
１及び第２の開口部１２ｂ、１２ｃがある。これらの第
１及び第２の開口部１２ｂ、１２ｃは、シリコーンゲル
１３を注入するためのものであり、本例ではセラミック
基板３の長辺方向に並んで３つある。
【００３７】この３つの第１及び第２の開口部１２ｂ、
１２ｃのうち両端に位置する第１の開口部はシリコーン
ゲル１３の注入口１２ｂであり、中央に位置する第２の
開口部はシリコーンゲル１３を注入する際に、囲み部材
１２内の気体を囲み部材１２の外部に放出するための気
体抜け口１２ｃである。
１２ｃのうち両端に位置する第１の開口部はシリコーン
ゲル１３の注入口１２ｂであり、中央に位置する第２の
開口部はシリコーンゲル１３を注入する際に、囲み部材
１２内の気体を囲み部材１２の外部に放出するための気
体抜け口１２ｃである。
【００３８】この気体抜け口１２ｃにおけるセラミック
基板３の短辺方向の長さは、注入口１２ｂにおけるセラ
ミック基板３の短辺方向の長さ以上となっている。ここ
で、セラミック基板３の短辺方向は、囲み部材１２内に
シリコーンゲル１３を注入する際のセラミック基板３上
のシリコーンゲル１３の移動方向に垂直な方向に相当す
る。
基板３の短辺方向の長さは、注入口１２ｂにおけるセラ
ミック基板３の短辺方向の長さ以上となっている。ここ
で、セラミック基板３の短辺方向は、囲み部材１２内に
シリコーンゲル１３を注入する際のセラミック基板３上
のシリコーンゲル１３の移動方向に垂直な方向に相当す
る。
【００３９】本例では、気体抜け口１２ｃにおけるセラ
ミック基板３の短辺方向の長さは、注入口１２ｂにおけ
るセラミック基板３の短辺方向の長さと同じになってい
るが、気体抜け口１２ｃにおけるセラミック基板３の短
辺方向の長さが、注入口１２ｂにおけるセラミック基板
３の短辺方向の長さよりも大きくても良い。
ミック基板３の短辺方向の長さは、注入口１２ｂにおけ
るセラミック基板３の短辺方向の長さと同じになってい
るが、気体抜け口１２ｃにおけるセラミック基板３の短
辺方向の長さが、注入口１２ｂにおけるセラミック基板
３の短辺方向の長さよりも大きくても良い。
【００４０】また、気体抜け口１２ｃにおけるセラミッ
ク基板３の長辺方向の長さは、囲み部材１２とシリコー
ンゲル１３との界面に存在する気泡が通り抜けることが
できる程度の寸法であることが必要であり、例えば、２
〔ｍｍ〕以上の長さにすると望ましい。また、気体抜け
口１２ｃの面積は注入口１２ｂの面積の１／４以上であ
ると好適に気泡を低減することができる。
ク基板３の長辺方向の長さは、囲み部材１２とシリコー
ンゲル１３との界面に存在する気泡が通り抜けることが
できる程度の寸法であることが必要であり、例えば、２
〔ｍｍ〕以上の長さにすると望ましい。また、気体抜け
口１２ｃの面積は注入口１２ｂの面積の１／４以上であ
ると好適に気泡を低減することができる。
【００４１】また、図２に示すように、注入口１２ｂと
気体抜け口１２ｃとの間には、セラミック基板３の短辺
方向に注入口１２ｂと気体抜け口１２ｃとを仕切る仕切
部１２ａが形成されている。この様な半導体装置１００
の組付け工程においては、例えば搬送部材としての吸着
ノズルにより囲み部材１２を吸着して取り付けて搬送す
るが、本例では、この仕切部１２ａに対して吸着ノズル
を取り付ける。
気体抜け口１２ｃとの間には、セラミック基板３の短辺
方向に注入口１２ｂと気体抜け口１２ｃとを仕切る仕切
部１２ａが形成されている。この様な半導体装置１００
の組付け工程においては、例えば搬送部材としての吸着
ノズルにより囲み部材１２を吸着して取り付けて搬送す
るが、本例では、この仕切部１２ａに対して吸着ノズル
を取り付ける。
【００４２】従って、仕切部１２ａは、実質的に吸着ノ
ズルが取り付け可能なだけの幅（セラミック基板３の長
辺方向における長さ）をもって構成されており、本例で
は、セラミック基板３の長辺方向における幅が４〔ｍ
ｍ〕になっている。また、囲み部材１２がシリコーンゴ
ムからなり軟らかいため、この仕切部１２ａは囲み部材
１２の形状を維持する働きもしている。
ズルが取り付け可能なだけの幅（セラミック基板３の長
辺方向における長さ）をもって構成されており、本例で
は、セラミック基板３の長辺方向における幅が４〔ｍ
ｍ〕になっている。また、囲み部材１２がシリコーンゴ
ムからなり軟らかいため、この仕切部１２ａは囲み部材
１２の形状を維持する働きもしている。
【００４３】このように、気体抜け口１２ｃにおけるセ
ラミック基板３の短辺方向の長さを、注入口１２ｂにお
けるセラミック基板３の短辺方向の長さ以上とすること
により、従来の注入口の内側に収まる程度の大きさの気
体抜け穴よりも大きい気体抜け口１２ｃを設けることが
できる。そのため、シリコーンゲル１３の内部の気体を
シリコーンゲル１３の外部に逃げやすくすることができ
る。その結果、シリコーンゲル１３に形成される気泡を
低減することができる。
ラミック基板３の短辺方向の長さを、注入口１２ｂにお
けるセラミック基板３の短辺方向の長さ以上とすること
により、従来の注入口の内側に収まる程度の大きさの気
体抜け穴よりも大きい気体抜け口１２ｃを設けることが
できる。そのため、シリコーンゲル１３の内部の気体を
シリコーンゲル１３の外部に逃げやすくすることができ
る。その結果、シリコーンゲル１３に形成される気泡を
低減することができる。
【００４４】また、従来、シリコーンゲル１３と囲み部
材１２の上面との境界部に気泡が形成されていた。本例
では、囲み部材１２の仕切部１２ａを実質的に搬送部材
が取り付け可能なだけの幅として、囲み部材１２の上面
における仕切部１２ａの占める面積を極力小さくするこ
とができる。
材１２の上面との境界部に気泡が形成されていた。本例
では、囲み部材１２の仕切部１２ａを実質的に搬送部材
が取り付け可能なだけの幅として、囲み部材１２の上面
における仕切部１２ａの占める面積を極力小さくするこ
とができる。
【００４５】つまり、囲み部材１２が形状を維持し、半
導体装置１００の組付け工程で不具合が無い程度に囲み
部材１２の上面を開口して、注入口１２ｂと気体抜け口
１２ｃの面積を大きくすることができる。その結果、シ
リコーンゲル１３に形成される気泡を低減することがで
きる。
導体装置１００の組付け工程で不具合が無い程度に囲み
部材１２の上面を開口して、注入口１２ｂと気体抜け口
１２ｃの面積を大きくすることができる。その結果、シ
リコーンゲル１３に形成される気泡を低減することがで
きる。
【００４６】なお、図示例の囲み部材１２は、外形がセ
ラミック基板３の長辺方向における長さが約３６〔ｍ
ｍ〕で、セラミック基板３の短辺方向における長さが約
１１〔ｍｍ〕となっている。また、注入口１２ｂは、セ
ラミック基板３の長辺方向における長さが約９．５〔ｍ
ｍ〕で、セラミック基板３の短辺方向における長さが約
９〔ｍｍ〕となっている。また、気体抜け口１２ｃは、
セラミック基板３の長辺方向における長さが約７〔ｍ
ｍ〕で、セラミック基板３の短辺方向における長さが約
９〔ｍｍ〕となっている。
ラミック基板３の長辺方向における長さが約３６〔ｍ
ｍ〕で、セラミック基板３の短辺方向における長さが約
１１〔ｍｍ〕となっている。また、注入口１２ｂは、セ
ラミック基板３の長辺方向における長さが約９．５〔ｍ
ｍ〕で、セラミック基板３の短辺方向における長さが約
９〔ｍｍ〕となっている。また、気体抜け口１２ｃは、
セラミック基板３の長辺方向における長さが約７〔ｍ
ｍ〕で、セラミック基板３の短辺方向における長さが約
９〔ｍｍ〕となっている。
【００４７】図４は、図２中の矢印Ｂ方向から見た概略
断面図であって、（ａ）は全体構成であり、（ｂ）は
（ａ）におけるＣの部位の囲み部材１２を拡大した図で
ある。図４（ａ）に示すように、囲み部材１２のうちセ
ラミック基板３と略垂直な位置関係になっている部位で
ある側面と、囲み部材１２の上面との境界部において、
囲み部材１２の内表面にテーパ部１２ｄが設けられてい
る。本実施形態では、テーパ部１２ｄのセラミック基板
３に対する角度θが４５〔度〕となっている。また、こ
のテーパ部１２ｄにおいて、囲み部材１２の他の部位よ
りも囲み部材１２の厚みが厚くなっている。
断面図であって、（ａ）は全体構成であり、（ｂ）は
（ａ）におけるＣの部位の囲み部材１２を拡大した図で
ある。図４（ａ）に示すように、囲み部材１２のうちセ
ラミック基板３と略垂直な位置関係になっている部位で
ある側面と、囲み部材１２の上面との境界部において、
囲み部材１２の内表面にテーパ部１２ｄが設けられてい
る。本実施形態では、テーパ部１２ｄのセラミック基板
３に対する角度θが４５〔度〕となっている。また、こ
のテーパ部１２ｄにおいて、囲み部材１２の他の部位よ
りも囲み部材１２の厚みが厚くなっている。
【００４８】このように、囲み部材１２の上面と側面の
境界部にテーパ部１２ｄを設けることにより、境界部付
近に存在する気体をテーパ部１２ｄに沿ってセラミック
基板３の反対側に移動させ、シリコーンゲル１３からこ
の気体を除去することができる。また、テーパ部１２ｄ
においてシリコーンゲル１３の厚みが厚くなっているた
め、このテーパ部１２ｄにより囲み部材１２を補強する
ことができる。
境界部にテーパ部１２ｄを設けることにより、境界部付
近に存在する気体をテーパ部１２ｄに沿ってセラミック
基板３の反対側に移動させ、シリコーンゲル１３からこ
の気体を除去することができる。また、テーパ部１２ｄ
においてシリコーンゲル１３の厚みが厚くなっているた
め、このテーパ部１２ｄにより囲み部材１２を補強する
ことができる。
【００４９】また、本発明者らが、このテーパ部１２ｄ
の角度θについて、電子部品９の搭載面積の大きさ、気
体の移動しやすさ、囲み部材１２自身の形成しやすさ等
の点から検討した結果、４５〔度〕が最適であることを
見出した。
の角度θについて、電子部品９の搭載面積の大きさ、気
体の移動しやすさ、囲み部材１２自身の形成しやすさ等
の点から検討した結果、４５〔度〕が最適であることを
見出した。
【００５０】また、セラミック基板３上における囲み部
材１２の占有面積を小さくするために、図４（ｂ）に示
すように、側面の厚みＬを０．３〜０．５〔ｍｍ〕とし
ている。また、セラミック基板３に接合する側面の先端
部の厚みＭは、シリコーン系の接着剤１４の広がりを抑
えるため、０．１５〜０．３〔ｍｍ〕にしている。
材１２の占有面積を小さくするために、図４（ｂ）に示
すように、側面の厚みＬを０．３〜０．５〔ｍｍ〕とし
ている。また、セラミック基板３に接合する側面の先端
部の厚みＭは、シリコーン系の接着剤１４の広がりを抑
えるため、０．１５〜０．３〔ｍｍ〕にしている。
【００５１】なお、囲み部材１２においてセラミック基
板３と略平行な位置関係になっている部位とは、厳密な
意味で平行となっている部位を示すものではなく、囲み
部材１２のうち電子部品９に対してセラミック基板３と
反対側に位置している部位を示す。また、囲み部材１２
においてセラミック基板３と略垂直な位置関係になって
いる部位とは、厳密な意味で垂直となっている部位を示
すものではなく、囲み部材１２のうち上面以外の部位を
示す。
板３と略平行な位置関係になっている部位とは、厳密な
意味で平行となっている部位を示すものではなく、囲み
部材１２のうち電子部品９に対してセラミック基板３と
反対側に位置している部位を示す。また、囲み部材１２
においてセラミック基板３と略垂直な位置関係になって
いる部位とは、厳密な意味で垂直となっている部位を示
すものではなく、囲み部材１２のうち上面以外の部位を
示す。
【００５２】ここで用いられるシリコーンゲル１３とし
ては、硬すぎるものや軟らかすぎるものは望ましくな
い。シリコーンゲル１３が硬すぎる場合、半導体装置１
００の冷熱サイクルによりシリコーンゲル１３が歪んだ
際に、シリコーンゲル１３がボンディングワイヤ１１の
周囲を流れるように変形することができないため、ボン
ディングワイヤ１１も歪んでしまう。
ては、硬すぎるものや軟らかすぎるものは望ましくな
い。シリコーンゲル１３が硬すぎる場合、半導体装置１
００の冷熱サイクルによりシリコーンゲル１３が歪んだ
際に、シリコーンゲル１３がボンディングワイヤ１１の
周囲を流れるように変形することができないため、ボン
ディングワイヤ１１も歪んでしまう。
【００５３】また、電子部品９にも応力が加わり電子部
品９の接続信頼性も低下してしまう。一方、シリコーン
ゲル１３が軟らかすぎる場合、半導体装置１００が振動
してシリコーンゲル１３に振動が加わった際にシリコー
ンゲル１３の振幅が大きくなり、この振動によりボンデ
ィングワイヤ１１が断線してしまう。
品９の接続信頼性も低下してしまう。一方、シリコーン
ゲル１３が軟らかすぎる場合、半導体装置１００が振動
してシリコーンゲル１３に振動が加わった際にシリコー
ンゲル１３の振幅が大きくなり、この振動によりボンデ
ィングワイヤ１１が断線してしまう。
【００５４】そこで、本発明者らはシリコーンゲル１３
の硬さを様々に変化させて、ボンディングワイヤ１１の
耐振性と冷熱サイクル時の寿命とを調査した。その結
果、シリコーンゲル１３を、シリコーンゲル１３の硬さ
を示す指標である針入度が４０〜１７０〔ｍｍ／１０〕
（ＪＩＳ Ｋ ２２２０参照）であるものとすれば好適で
あることを見出した。
の硬さを様々に変化させて、ボンディングワイヤ１１の
耐振性と冷熱サイクル時の寿命とを調査した。その結
果、シリコーンゲル１３を、シリコーンゲル１３の硬さ
を示す指標である針入度が４０〜１７０〔ｍｍ／１０〕
（ＪＩＳ Ｋ ２２２０参照）であるものとすれば好適で
あることを見出した。
【００５５】セラミック基板３における囲み部材１２の
外側にはランド２２が形成され、ランド２２上に接続端
子５の一端が配置されている。この接続端子５は半田１
５によりランド２２に電気的に接続されている。このよ
うにして構成された各々のセラミック基板３が、シリコ
ーン系の接着剤１６により放熱フィン４に接合されてい
る。
外側にはランド２２が形成され、ランド２２上に接続端
子５の一端が配置されている。この接続端子５は半田１
５によりランド２２に電気的に接続されている。このよ
うにして構成された各々のセラミック基板３が、シリコ
ーン系の接着剤１６により放熱フィン４に接合されてい
る。
【００５６】また、複数個のセラミック基板３と各セラ
ミック基板３に搭載された電子部品９とが一括してカバ
ー１７により覆われている。このカバー１７はＰＢＴ等
の硬い部材からなり、電子部品９を保護するためのもの
である。このカバー１７は放熱フィン４のうちセラミッ
ク基板３が搭載された面の外縁部において、シリコーン
系の接着剤１８により放熱フィン４に固定されており、
接続端子５とセラミック基板３との接続部付近まで覆っ
ている。
ミック基板３に搭載された電子部品９とが一括してカバ
ー１７により覆われている。このカバー１７はＰＢＴ等
の硬い部材からなり、電子部品９を保護するためのもの
である。このカバー１７は放熱フィン４のうちセラミッ
ク基板３が搭載された面の外縁部において、シリコーン
系の接着剤１８により放熱フィン４に固定されており、
接続端子５とセラミック基板３との接続部付近まで覆っ
ている。
【００５７】このようにして、放熱フィン４に搭載され
たセラミック基板３は、図１に示すように、マザーボー
ド１とセラミック基板３とが略垂直の位置関係になるよ
うにマザーボード１に対して搭載されている。この際、
複数個の接続端子５は整列板６に固定された状態で、マ
ザーボード１に対して半田付されて電気的に接続されて
いる。具体的には、整列板６に形成された複数個の穴に
接続端子５を通すことにより接続端子５の位置を固定
し、マザーボード１に対して搭載している。
たセラミック基板３は、図１に示すように、マザーボー
ド１とセラミック基板３とが略垂直の位置関係になるよ
うにマザーボード１に対して搭載されている。この際、
複数個の接続端子５は整列板６に固定された状態で、マ
ザーボード１に対して半田付されて電気的に接続されて
いる。具体的には、整列板６に形成された複数個の穴に
接続端子５を通すことにより接続端子５の位置を固定
し、マザーボード１に対して搭載している。
【００５８】この整列板６としては、マザーボード１と
熱膨張率が近似した部材を用いることが望ましい。これ
は、冷熱サイクルによって各部材が変形した場合に、整
列板６にクラックが生じること無く接続端子５の接続を
維持するためである。本実施形態ではマザーボード１と
して熱膨張率が約１５．５（ｐｐｍ）であるガラスエポ
キシ基板を用いているため、整列板６の熱膨張率として
は１３〜１８（ｐｐｍ）であるものを用いると好適であ
る。このようにして、本実施形態の半導体装置１００が
構成されている。
熱膨張率が近似した部材を用いることが望ましい。これ
は、冷熱サイクルによって各部材が変形した場合に、整
列板６にクラックが生じること無く接続端子５の接続を
維持するためである。本実施形態ではマザーボード１と
して熱膨張率が約１５．５（ｐｐｍ）であるガラスエポ
キシ基板を用いているため、整列板６の熱膨張率として
は１３〜１８（ｐｐｍ）であるものを用いると好適であ
る。このようにして、本実施形態の半導体装置１００が
構成されている。
【００５９】上記構成の半導体装置１００では、電子部
品９とボンディングワイヤ１１をシリコーンゲル１３に
より封止しているため、上述のように、シリコーンゲル
１３の振動によりボンディングワイヤ１１が断線する可
能性がある。従って、シリコーンゲル１３の振幅を小さ
くするために、シリコーンゲル１３の高さを低くする必
要がある。
品９とボンディングワイヤ１１をシリコーンゲル１３に
より封止しているため、上述のように、シリコーンゲル
１３の振動によりボンディングワイヤ１１が断線する可
能性がある。従って、シリコーンゲル１３の振幅を小さ
くするために、シリコーンゲル１３の高さを低くする必
要がある。
【００６０】仮に、シリコーンゲル１３と囲み部材１２
との界面に気泡が存在すると、シリコーンゲル１３の高
さが低い場合、その気泡はボンディングワイヤ１１の近
くに位置してしまうため、ボンディングワイヤ１１に歪
みが生じたり断線したりする可能性がある。しかし、本
実施形態のような構成にすると気泡を低減することがで
きるため、シリコーンゲル１３の高さを低くすることが
できる。
との界面に気泡が存在すると、シリコーンゲル１３の高
さが低い場合、その気泡はボンディングワイヤ１１の近
くに位置してしまうため、ボンディングワイヤ１１に歪
みが生じたり断線したりする可能性がある。しかし、本
実施形態のような構成にすると気泡を低減することがで
きるため、シリコーンゲル１３の高さを低くすることが
できる。
【００６１】次に、上記構成の半導体装置１００のう
ち、電子部品９をセラミック基板３に搭載し、セラミッ
ク基板３を放熱フィン４に搭載する方法について図に示
す工程順に説明する。
ち、電子部品９をセラミック基板３に搭載し、セラミッ
ク基板３を放熱フィン４に搭載する方法について図に示
す工程順に説明する。
【００６２】まず、図５（ａ）に示すように、セラミッ
ク基板３を用意し、一般的な厚膜スクリーン印刷手法に
より回路（図示せず）を形成し、部品搭載用のランドと
ワイヤボンディング用のランドを形成する。次に、図５
（ｂ）に示すように、例えば７０〔μｍ〕のメタルマス
クを用いて、スクリーン印刷法により、部品搭載用のラ
ンド上に導電性接着剤１０を塗布する。
ク基板３を用意し、一般的な厚膜スクリーン印刷手法に
より回路（図示せず）を形成し、部品搭載用のランドと
ワイヤボンディング用のランドを形成する。次に、図５
（ｂ）に示すように、例えば７０〔μｍ〕のメタルマス
クを用いて、スクリーン印刷法により、部品搭載用のラ
ンド上に導電性接着剤１０を塗布する。
【００６３】そして、図５（ｃ）に示すように、各電子
部品９を搭載して、例えば１５０〔℃〕の温度で導電性
接着剤１０を硬化させる。その後、接続端子５（図５で
は図示せず）をセラミック基板３に配置してディスペン
サを用いて接続端子５の接続部に半田ペーストを供給
し、例えば２３０〔℃〕のＩＲリフロー炉を用いて半田
付する。
部品９を搭載して、例えば１５０〔℃〕の温度で導電性
接着剤１０を硬化させる。その後、接続端子５（図５で
は図示せず）をセラミック基板３に配置してディスペン
サを用いて接続端子５の接続部に半田ペーストを供給
し、例えば２３０〔℃〕のＩＲリフロー炉を用いて半田
付する。
【００６４】次に、図５（ｄ）に示すように、セラミッ
ク基板３全体を洗浄液１９に浸けて半田ペーストに含ま
れていたフラックスを清浄する。そして、図５（ｅ）に
示すように、電子部品９上のランドとセラミック基板３
上のワイヤボンディング用のランドとをボンディングワ
イヤ１１により接続する。
ク基板３全体を洗浄液１９に浸けて半田ペーストに含ま
れていたフラックスを清浄する。そして、図５（ｅ）に
示すように、電子部品９上のランドとセラミック基板３
上のワイヤボンディング用のランドとをボンディングワ
イヤ１１により接続する。
【００６５】次に、図６（ａ）に示すように、ディスペ
ンサによりシリコーン系の接着剤１４をセラミック基板
３上に塗布する。その後、図６（ｂ）に示すように、囲
み部材１２を接着剤１４上に搭載し、例えば１５０
〔℃〕に加熱して接着剤１４を硬化させ、囲み部材１２
をセラミック基板３に固定する。
ンサによりシリコーン系の接着剤１４をセラミック基板
３上に塗布する。その後、図６（ｂ）に示すように、囲
み部材１２を接着剤１４上に搭載し、例えば１５０
〔℃〕に加熱して接着剤１４を硬化させ、囲み部材１２
をセラミック基板３に固定する。
【００６６】続いて、図６（ｃ）に示すように、ディス
ペンサ２０によって囲み部材１２の注入口１２ｂ、つま
り、囲み部材１２の上面に設けられた３つの開口部１２
ｂ、１２ｃのうちの両側の開口部１２ｂからシリコーン
ゲル１３を同時に注入して、図６（ｄ）に示す状態にす
る。
ペンサ２０によって囲み部材１２の注入口１２ｂ、つま
り、囲み部材１２の上面に設けられた３つの開口部１２
ｂ、１２ｃのうちの両側の開口部１２ｂからシリコーン
ゲル１３を同時に注入して、図６（ｄ）に示す状態にす
る。
【００６７】この時、囲み部材１２の気体抜け口１２ｃ
から、注入されたシリコーンゲル１３によって押し出さ
れるように、囲み部材１２の内側の気体が囲み部材１２
の外部に排出される。また、図示していないが、図６
（ｄ）に示す状態では、シリコーンゲル１３中の電子部
品９の周囲等に気体が存在している。
から、注入されたシリコーンゲル１３によって押し出さ
れるように、囲み部材１２の内側の気体が囲み部材１２
の外部に排出される。また、図示していないが、図６
（ｄ）に示す状態では、シリコーンゲル１３中の電子部
品９の周囲等に気体が存在している。
【００６８】そこで、図７（ａ）に示すように、セラミ
ック基板３全体を脱泡槽２３に入れて、減圧環境にする
ことによりシリコーンゲル１３中の気泡２１を取り除
く。そして、シリコーンゲル１３を硬化させるために、
例えば１４５〔℃〕に加熱して、高温時に図７（ｂ）に
示す状態になる。そして、室温時に熱収縮して、図７
（ｃ）に示す状態になる。
ック基板３全体を脱泡槽２３に入れて、減圧環境にする
ことによりシリコーンゲル１３中の気泡２１を取り除
く。そして、シリコーンゲル１３を硬化させるために、
例えば１４５〔℃〕に加熱して、高温時に図７（ｂ）に
示す状態になる。そして、室温時に熱収縮して、図７
（ｃ）に示す状態になる。
【００６９】次に、図７（ｄ）に示すように、セラミッ
ク基板３をシリコーン系の接着剤１６によって放熱フィ
ン４に接合する。最後に、図８に示すように、カバー１
７で複数個のセラミック基板３を覆い、セラミック基板
３の放熱フィン４への搭載が完了する。なお、図５〜８
の工程図は、１つのセラミック基板３における概略断面
図にて示している。
ク基板３をシリコーン系の接着剤１６によって放熱フィ
ン４に接合する。最後に、図８に示すように、カバー１
７で複数個のセラミック基板３を覆い、セラミック基板
３の放熱フィン４への搭載が完了する。なお、図５〜８
の工程図は、１つのセラミック基板３における概略断面
図にて示している。
【００７０】なお、本実施形態以外にも、回路基板上に
電子部品を搭載し、回路基板と電子部品とを細いボンデ
ィングワイヤで電気的に接続し、電子部品とボンディン
グワイヤとをシリコーンゲル等の封止材により封止して
なる半導体装置に対して、本発明を適用することができ
る。
電子部品を搭載し、回路基板と電子部品とを細いボンデ
ィングワイヤで電気的に接続し、電子部品とボンディン
グワイヤとをシリコーンゲル等の封止材により封止して
なる半導体装置に対して、本発明を適用することができ
る。
【図１】本実施形態に係る半導体装置の全体構成を示す
斜視図である。
斜視図である。
【図２】本実施形態に係る１つのセラミック基板の概略
図である。
図である。
【図３】本実施形態に係るセラミック基板の厚み方向の
概略断面図である。
概略断面図である。
【図４】本実施形態に係るセラミック基板の厚み方向の
他の概略断面図である。
他の概略断面図である。
【図５】電子部品をセラミック基板に搭載し、セラミッ
ク基板を放熱フィンに搭載する方法を断面にて示す工程
図である。
ク基板を放熱フィンに搭載する方法を断面にて示す工程
図である。
【図６】図５に続く工程図である。
【図７】図６に続く工程図である。
【図８】図７に続く工程図である。
【図９】従来の半導体装置の概略図である。
３…セラミック基板、９…電子部品、１１…ボンディン
グワイヤ、１２…囲み部材、１２ａ…仕切部、１２ｂ…
注入口、１２ｃ…気体抜け口、１２ｄ…テーパ部、１３
…シリコーンゲル（封止材）。
グワイヤ、１２…囲み部材、１２ａ…仕切部、１２ｂ…
注入口、１２ｃ…気体抜け口、１２ｄ…テーパ部、１３
…シリコーンゲル（封止材）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金森 淳 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 長坂 崇 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 4M109 AA02 BA03 CA06 DA06 DB07 EA10 5F061 AA02 BA03 CA06
Claims (7)
- 【請求項１】 基板（３）と、 前記基板に搭載された電子部品（９）と、 前記基板と前記電子部品とを電気的に接続し、直径が１
５０〔μｍ〕未満であるボンディングワイヤ（１１）
と、 前記基板に設けられ前記基板における前記電子部品及び
前記ボンディングワイヤの配置領域を囲う囲み部材（１
２）と、 前記基板のうち前記囲み部材で囲まれた領域内に充填さ
れ、前記電子部品及び前記ボンディングワイヤを封止す
るゲル材料よりなる封止材（１３）とを備える半導体装
置であって、 前記囲み部材には、前記封止材を前記囲み部材内に注入
するための第１の開口部（１２ｂ）と、前記封止材を前
記囲み部材内に注入する際に前記囲み部材内の気体を放
出するための第２の開口部（１２ｃ）とが設けられてお
り、 前記第２の開口部における前記封止材を前記囲み部材内
に注入する際の前記基板上での該封止材の移動方向に垂
直な方向の長さが、前記注入口における前記封止材を前
記囲み部材内に注入する際の前記基板上での該封止材の
移動方向に垂直な方向の長さ以上であることを特徴とす
る半導体装置。 - 【請求項２】 前記第１の開口部は複数設けられ、前記
第２の開口部は前記第１の開口部の間に設けられている
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記囲み部材は、シリコーンゴムからな
ることを特徴とする請求項１又は２に記載の半導体装
置。 - 【請求項４】 前記第１の開口部及び前記第２の開口部
は、前記囲み部材のうち、前記基板と略平行な位置関係
になっている上面に設けられていることを特徴とする請
求項１乃至３のいずれか１つに記載の半導体装置。 - 【請求項５】 基板（３）と、 前記基板に搭載された電子部品（９）と、 前記基板と前記電子部品とを電気的に接続し、直径が１
５０〔μｍ〕未満であるボンディングワイヤ（１１）
と、 前記基板に設けられ前記基板における前記電子部品及び
前記ボンディングワイヤの配置領域を囲いシリコーンゴ
ムからなる囲み部材（１２）と、 前記基板のうち前記囲み部材で囲まれた領域内に充填さ
れ、前記電子部品及び前記ボンディングワイヤを封止す
るゲル材料よりなる封止材（１３）とを備える半導体装
置であって、 前記囲み部材は前記半導体装置の組付け工程において、
搬送部材に取り付けられて搬送されるものであり、 前記囲み部材のうち、前記基板と略平行な位置関係にな
っている上面には、前記封止材を前記囲み部材内に注入
するための第１の開口部（１２ｂ）と、前記封止材を前
記囲み部材内に注入する際に前記囲み部材内の気体を放
出するための第２の開口部（１２ｃ）と、前記第１の開
口部と前記第２の開口部とを仕切る仕切部（１２ａ）と
が設けられており、 前記仕切部（１２ａ）は、実質的に前記搬送部材が取り
付け可能なだけの幅をもって構成されていることを特徴
とする半導体装置。 - 【請求項６】 前記囲み部材のうち、前記基板と略垂直
な位置関係になっている部位である側面と前記上面との
境界部において、前記囲み部材の内表面にはテーパ部
（１２ｄ）が設けられていることを特徴とする請求項４
又は５に記載の半導体装置。 - 【請求項７】 前記テーパ部は、前記基板に対して４５
〔度〕の角度をなすことを特徴とする請求項６に記載の
半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243278A JP3627633B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体装置 |
| US09/918,803 US6731001B2 (en) | 2000-08-10 | 2001-08-01 | Semiconductor device including bonded wire based to electronic part and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243278A JP3627633B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057250A true JP2002057250A (ja) | 2002-02-22 |
| JP3627633B2 JP3627633B2 (ja) | 2005-03-09 |
Family
ID=18734154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000243278A Expired - Fee Related JP3627633B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3627633B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057182A (ja) * | 2000-08-10 | 2002-02-22 | Denso Corp | 半導体装置 |
| JP2010010569A (ja) * | 2008-06-30 | 2010-01-14 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| WO2019077770A1 (ja) * | 2017-10-20 | 2019-04-25 | シャープ株式会社 | 放電装置 |
| JP2021009970A (ja) * | 2019-07-03 | 2021-01-28 | 住友電気工業株式会社 | 半導体装置 |
| CN116564857A (zh) * | 2023-05-25 | 2023-08-08 | 深圳市伟方成科技有限公司 | 一种led灯珠封装结构 |
-
2000
- 2000-08-10 JP JP2000243278A patent/JP3627633B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057182A (ja) * | 2000-08-10 | 2002-02-22 | Denso Corp | 半導体装置 |
| JP2010010569A (ja) * | 2008-06-30 | 2010-01-14 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| WO2019077770A1 (ja) * | 2017-10-20 | 2019-04-25 | シャープ株式会社 | 放電装置 |
| JPWO2019077770A1 (ja) * | 2017-10-20 | 2020-12-17 | シャープ株式会社 | 放電装置 |
| JP6994045B2 (ja) | 2017-10-20 | 2022-02-04 | シャープ株式会社 | 放電装置 |
| JP2021009970A (ja) * | 2019-07-03 | 2021-01-28 | 住友電気工業株式会社 | 半導体装置 |
| JP7247791B2 (ja) | 2019-07-03 | 2023-03-29 | 住友電気工業株式会社 | 半導体装置 |
| CN116564857A (zh) * | 2023-05-25 | 2023-08-08 | 深圳市伟方成科技有限公司 | 一种led灯珠封装结构 |
| CN116564857B (zh) * | 2023-05-25 | 2024-02-02 | 深圳市伟方成科技有限公司 | 一种led灯珠封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3627633B2 (ja) | 2005-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5867368A (en) | Mounting for a semiconductor integrated circuit device | |
| JP2725637B2 (ja) | 電子回路装置およびその製造方法 | |
| JP3672280B2 (ja) | スルーホール電極付き電子部品の製造方法 | |
| JP2002057250A (ja) | 半導体装置 | |
| JP2002334954A (ja) | 電子装置およびその製造方法ならびに電子部品保護用キャップおよびその製造方法 | |
| US6731001B2 (en) | Semiconductor device including bonded wire based to electronic part and method for manufacturing the same | |
| JPH08139129A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3353526B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3674476B2 (ja) | 半導体装置 | |
| JP4151207B2 (ja) | 半導体装置 | |
| JP2002093988A (ja) | 半導体集積回路パッケージ | |
| JP4833421B2 (ja) | 発光素子および実装基板 | |
| JP4036017B2 (ja) | 電子部品の実装構造 | |
| JPH08116094A (ja) | 表面実装型発光素子 | |
| JP3555000B2 (ja) | 表面実装型固体イメージセンサ装置 | |
| JP4633895B2 (ja) | 半導体装置の製造方法 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06163746A (ja) | 混成集積回路装置 | |
| JP6817858B2 (ja) | 表面実装型デバイス及びその製造方法 | |
| JP2003224232A (ja) | 電子装置およびその製造方法 | |
| JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JP2834017B2 (ja) | 半導体装置及びその製造方法 | |
| JP4299687B2 (ja) | 半導体装置 | |
| JP2002324815A (ja) | 電子装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |