KR102042137B1 - 전자장치 및 그 제조 방법 - Google Patents

전자장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102042137B1
KR102042137B1 KR1020140065804A KR20140065804A KR102042137B1 KR 102042137 B1 KR102042137 B1 KR 102042137B1 KR 1020140065804 A KR1020140065804 A KR 1020140065804A KR 20140065804 A KR20140065804 A KR 20140065804A KR 102042137 B1 KR102042137 B1 KR 102042137B1
Authority
KR
South Korea
Prior art keywords
elastic layer
elastic
forming
electronic device
layer
Prior art date
Application number
KR1020140065804A
Other languages
English (en)
Other versions
KR20150138913A (ko
Inventor
조경익
구재본
박찬우
나복순
이상석
임상철
정순원
추혜용
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020140065804A priority Critical patent/KR102042137B1/ko
Priority to US14/610,410 priority patent/US9634120B2/en
Publication of KR20150138913A publication Critical patent/KR20150138913A/ko
Priority to US15/461,567 priority patent/US10026844B2/en
Priority to US15/994,097 priority patent/US10629744B2/en
Application granted granted Critical
Publication of KR102042137B1 publication Critical patent/KR102042137B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic

Abstract

본 발명의 실시예들에 따른 전자장치의 제조 방법은 소자 영역 및 배선 영역을 포함하는 캐리어 기판을 제공하는 것; 캐리어 기판 상에 희생층 및 전자소자를 차례로 형성하는 것; 희생층 상에 배선 영역에서 굴곡진 표면을 갖는 제1탄성층을 형성하는 것; 배선 영역의 제1탄성층 상에 금속 배선들을 형성하는 것; 제1탄성층 상에 금속 배선들을 덮는 제2탄성층을 형성하는 것; 전자소자 상의 제2탄성층에 함몰되며, 굴곡진 표면을 갖는 고강성 패턴을 형성하는 것; 제2탄성층 및 고강성 패턴 상에 제3탄성층을 형성하는 것; 및 캐리어 기판을 분리하는 것을 포함한다.

Description

전자장치 및 그 제조 방법 {An electronic device and the method for fabricating the same}
전자장치 및 그 제조 방법에 관한 것으로 더욱 상세하게는 신축성 전자장치 및 그 제조 방법에 관한 것이다.
외력에 의해 기판이 신축되더라도 전기적 기능을 유지할 수 있는 신축성 전자장치는 휘기만 했던 기존 유연 소자의 한계를 뛰어넘어 로보틱스, 웨어러블(wearable) 소자, 인체 부착/내장형 바이오 소자 또는 차세대 디스플레이 등 다양한 분야에의 응용 가능성을 가지고 있다. 이에 따라 신축성 전자장치를 구현하기 위한 다양한 연구가 진행되고 있다.
신축성 기판을 이용한 전자장치의 제조 방법은 크게 두 가지로 분류할 수 있다. 첫 번째 방법은 고온 공정이 가능한 실리콘 기판 또는 유리 기판에서 전자소자를 제조한 후, 이를 신축성 기판으로 전사하는 것이다. 두 번째 방법은 신축성 기판에 직접 전자소자를 제조하는 것이다.
한편, 전자소자를 구성하는 재료는 단단하고 부서지기 쉬워 외력에 대해 확장능력을 거의 갖지 못한다. 따라서 전자소자를 이용한 신축성 전자장치를 구현하기 위해, 전자소자를 연결하는 금속 배선 부분만을 확장이 가능한 구조로 만드는 방법이 주로 이용되고 있다.
본 발명이 해결하고자 하는 과제는 고성능 및 향상된 신축 안정성을 갖는 신축성 전자장치를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 고성능 및 향상된 신축 안정성을 갖는 신축성 전자장치를 제조하는 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 전자장치는 소자 영역 및 배선 영역을 포함하는 탄성기판; 상기 소자 영역의 탄성기판 상에 배치되는 전자소자; 상기 탄성기판 상에 배치되고 상기 배선 영역에서 굴곡진 표면을 갖는 제1탄성층; 상기 배선 영역의 상기 제1탄성층의 굴곡진 표면을 따라 배치되고 상기 전자소자를 전기적으로 연결시키는 금속 배선들; 상기 제1탄성층 상에 상기 금속 배선들을 덮으며 배치되는 제2탄성층; 상기 전자소자 상의 상기 제2탄성층에 함몰되어 배치되며, 굴곡진 표면을 갖는 고강성 패턴; 및 상기 고강성 패턴 및 상기 제2탄성층 상에 배치된 제3탄성층을 포함할 수 있다.
상기 해결하고자 하는 다른 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 전자 회로의 제조 방법은 소자 영역 및 배선 영역을 포함하는 캐리어 기판을 제공하는 것; 상기 캐리어 기판 상에 희생층을 형성하는 것; 상기 소자 영역의 상기 희생층 상에 전자소자를 형성하는 것; 상기 희생층 상에 상기 배선 영역에서 굴곡진 표면을 갖는 제1탄성층을 형성하는 것; 상기 배선 영역의 상기 제1탄성층 상에 상기 전자소자를 전기적으로 연결시키는 금속 배선들을 형성하는 것; 상기 제1탄성층 상에 상기 금속 배선들을 덮는 제2탄성층을 형성하는 것; 상기 전자소자 상의 상기 제2탄성층에 함몰되며, 굴곡진 표면을 갖는 고강성 패턴을 형성하는 것; 상기 제2탄성층 및 상기 고강성 패턴 상에 제3탄성층을 형성하는 것; 및 상기 캐리어 기판을 분리하는 것을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따르면, 기존의 고온 공정에서 확립된 기술들을 그대로 활용하여 성능이 우수한 전자장치를 구현할 수 있다.
본 발명의 실시예들에 따르면, 전자소자 및 금속 배선들이 제조 되는 영역의 구조를 개선시켜 신축 안정성이 향상된 전자장치를 구현할 수 있다.
도 1 내지 도 20은 본 발명의 실시예들에 따른 전자장치의 제조 방법을 도시한 단면도들이다.
도 21 내지 도 22은 본 발명의 실시예들에 따른 전자장치의 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
이하, 도 1 내지 도 16를 참조하여 본 발명의 일 실시예에 따른 전자장치의 제조 방법에 대해 설명한다.
도 1을 참조하면, 캐리어 기판(100)은 배선 영역(A) 및 소자 영역(B)을 포함할 수 있다. 캐리어 기판(100)은 실리콘 기판 또는 유리 기판일 수 있다.
또한, 희생층(200)이 캐리어 기판(100) 상에 형성될 수 있다. 희생층(200)은 평탄한 상면을 가질 수 있다. 희생층(200)은 전자소자(도 2의 300 참조) 제조를 위한 완충막 역할과 후속 공정에서 캐리어 기판(100)을 분리할 때 희생막 역할을 할 수 있다. 희생층(200)이 완충막으로서의 역할을 하기 위해서는 전자장치(도 2의 300 참조)를 제조하는 동안 안정해야 하고, 가능한 한 평탄한 면을 제공해야 하며, 캐리어 기판(100)으로부터 전자소자(도 2의 300 참조)로의 불순물 확산을 억제할 수 있어야 한다. 일 예로, 희생층(200)은 산화막, 질화막, 비정질 실리콘, 또는 폴리이미드(polyimide) 중 어느 하나로 이루어질 수 있다. 희생층(200)이 희생층으로서의 역할을 하기 위해서는 후속 공정에서 캐리어 기판(100)의 분리가 용이하게 이루어질 수 있어야 한다. 일 예로, 희생층(200)은 비정질 실리콘, 산화물 세라믹, 질화물 세라믹, 고분자 재료, 산화막, 또는 캐리어 기판과의 접착력이 약한 물질 중 어느 하나로 이루어질 수 있다. 희생층(200)은 단일막이 아닌 캐리어 기판(100) 상에 희생막과 완충막이 차례로 적층된 형태일 수 있다.
도 2를 참조하면, 전자소자(300, electronic element)는 소자 영역(B)의 희생층(200) 상에 형성될 수 있다. 일 예로, 전자소자(300)는 박막트랜지스터일 수 있다. 전자소자(300)는 고온 공정이 가능한 캐리어 기판(100) 상에 제조되므로, 통상의 고온 공정을 통해서 제조될 수 있다.
도 3 및 도 4를 참조하면, 희생층(200) 상에 배선 영역(A)에서 굴곡진 표면을 갖는 제1탄성층(410)을 형성할 수 있다. 제1탄성층(410)은 전자소자(300)를 덮되, 가능한 한 얇게 하여 전자소자(300)와 후술할 금속 배선들(500)이 연결되는 부분이 노출되도록 할 수 있다. 공정 편의상, 소자 영역(B)의 제1탄성층(410)도 굴곡진 표면을 가질 수 있다. 굴곡은 평면적으로 볼 때 사방으로 분포되며, 굴곡의 간격이나 깊이는 굴곡의 형성 공정에서 사용하는 포토마스크의 패턴이나 공정 조건을 변화시켜 조절할 수 있다. 제1탄성층(410)은 신축성이 있는 탄성체 물질로 이루어질 수 있다. 일 예로, 제1탄성층(410)은 폴리다이메틸실록세인(polydimethylsiloxane, PDMS) 또는 폴리우레탄(polyurethane)으로 이루어질 수 있다.
배선 영역(A)에서 굴곡진 표면을 갖는 제1탄성층(410)을 형성하는 것은 희생층(200) 상에 탄성체 물질을 도포하여 제1탄성층(410)을 형성하는 것(도 3) 및 제1탄성층(410) 표면을 굴곡지게 하는 것을 포함할 수 있다(도 4). 일 예로, 제1탄성층(410)의 배선 영역(A)에 굴곡진 표면을 형성하는 것은, 제1탄성층(410)의 전면에 포토레지스트 막을 형성하는 것, 포토레지스트 막에 포토리소그래피 공정을 수행하여 배선 영역(A)에서 제1탄성층(410)의 일부분을 노출시키는 포토레지스트 패턴을 형성하는 것, 및 포토레지스트 패턴을 식각 마스크로 이용하여 제1탄성층(410)을 식각하여 배선 영역(A)의 제1탄성층(410)에 홈들을 형성하는 것을 포함할 수 있다. 다른 예로, 제1탄성층(410)의 배선 영역(A)에 굴곡진 표면을 형성하는 것은, 제1탄성층(410)을 감광성 탄성체 물질(예를 들어, photo-sensitive PDMS)로 형성하는 것 및 배선 영역(A)에서 제1탄성층(410)의 일부분들을 노출시키는 포토마스크를 사용하여 포토리소그래피 공정으로 배선 영역(A)의 제1탄성층(410)에 홈들을 형성하는 것을 포함할 수 있다. 또 다른 예로, 임프린트 공정을 이용하여 제1탄성층(410)의 배선 영역(A)에 굴곡진 표면을 형성할 수 있다.
도 5를 참조하면, 배선 영역(A)의 제1탄성층(410) 상에 금속 배선들(500)을 형성할 수 있다. 금속 배선들(500)은 제1탄성층(410)의 굴곡진 표면에 공극 없이 밀착되어 형성될 수 있다. 금속 배선들(500)은 전자소자(300)를 전기적으로 연결시킬 수 있다. 금속 배선들(500)과 제1탄성층(410) 사이의 접착력 향상을 위해 금속 배선들(500)과 제1탄성층(410) 사이에 접착층(미도시)을 추가로 형성할 수 있다.
도 6을 참조하면, 제1탄성층(410) 상에 제2탄성층(420)을 형성할 수 있다. 제2탄성층(420)은 금속 배선들(500)을 공극 없이 완전히 덮을 수 있다. 제2탄성층(420)은 신축성이 있는 탄성체 물질로 이루어질 수 있다. 일 예로, 제2탄성층(420)은 폴리다이메틸실록세인(polydimethylsiloxane, PDMS) 또는 폴리우레탄(polyurethane)으로 이루어질 수 있다. 금속 배선들(500)과 제2탄성층(420) 사이의 접착력 향상을 위해 금속 배선들(500)과 제2탄성층(420) 사이에 접착층(미도시)을 추가로 형성할 수 있다.
도 7 및 도 8을 참조하면, 소자 영역(B) 및 소자 영역(B)에 인접한 일부 배선 영역(A)의 제2탄성층(420)을 식각하는 것은 제2탄성층(420) 상에 제2탄성층(420)의 일부분을 노출시키는 마스크 패턴(10)을 형성하는 것(도 7), 및 마스크 패턴(10)을 식각 마스크로 이용하여, 제2탄성층(420)의 일부분을 식각하는 것(도 8)을 포함할 수 있다. 마스크 패턴(10)에 의해 소자 영역(B) 및 소자 영역(B)에 인접한 일부 배선 영역(A)에서 제2탄성층(420)이 노출될 수 있다. 식각 후에, 제2탄성층(420)의 소자 영역(B) 및 소자 영역(B)에 인접한 일부 배선 영역(A)에 함몰부가 형성될 수 있다. 함몰부는 전자소자(300)에 수직적으로 중첩되도록 위치하며, 전자 소자(300)의 폭보다 넓을 수 있다. 함몰부가 형성된 후에, 마스크 패턴(10)이 제거될 수 있다.
도 9를 참조하면, 함몰부에 고강성 물질(high stiffness material)을 채움으로써 고강성 패턴(600)이 형성될 수 있다. 고강성 패턴(600)을 이루는 물질은 제1탄성층(410), 제2탄성층(420), 제3탄성층(도 11의 430 참조) 또는 탄성기판(도 13의 440 참조)을 이루는 물질보다 큰 영률(Young's modulus)을 가질 수 있다. 일 예로, 고강성 패턴(600)은 폴리이미드(polyimide)로 이루어질 수 있다.
다른 실시예에 따르면, 도 14에 도시된 바와 같이, 고강성 패턴(600)을 형성하는 것은 제2탄성층(420) 상에 제2탄성층(420)의 일부분을 노출시키는 마스크 패턴(10)을 형성하는 것, 노출된 제2탄성층(420)에 빛을 조사하는 것 및 마스크 패턴(10)을 제거하는 것을 포함할 수 있다. 마스크 패턴(10)에 의해 소자 영역(B) 및 소자 영역(B)에 인접한 일부 배선 영역(A)에서 제2탄성층(420)이 노출될 수 있다. 이 실시예에서, 제2탄성층(420)은 감광성 탄성체 물질로 이루어질 수 있다. 감광성 탄성 물질은 빛이 조사된 부분이 빛이 조사되지 않은 부분보다 큰 영률(Young's modulus)을 가질 수 있다. 일 예로, 감광성 탄성체 물질은 감광성 폴리다이메틸실록세인(photo-sensitive polydimethylsiloxane)일 수 있다.
도 10을 참조하면, 고강성 패턴(600)의 표면을 굴곡지게 할 수 있다. 고강성 패턴(600)의 표면을 굴곡지게 하는 것은 앞서 설명한 제1탄성층(410)의 표면을 굴곡지게 하는 방법과 동일한 방법을 이용할 수 있다. 공정 편의상 고강성 패턴(600)의 표면을 굴곡지게 할 때, 제2탄성층(420)의 표면도 함께 굴곡지게 할 수 있다.
다른 실시예에 따르면, 도 15 및 도 16에 도시된 바와 같이, 표면이 굴곡진 고강성 패턴(600)을 형성하는 것은 제2탄성층(420)의 표면을 굴곡지게 하는 것, 제2탄성층(420) 상에 제2탄성층(420)의 일부분을 노출시키는 마스크 패턴(10)을 형성하는 것, 노출된 제2탄성층(420)에 빛을 조사하는 것, 및 마스크 패턴(10)을 제거하는 것을 포함할 수 있다. 제2탄성층(420)의 표면을 굴곡지게 하는 것은 앞서 설명한 제1탄성층(410)의 표면을 굴곡지게 하는 방법과 동일한 방법을 이용할 수 있다. 마스크 패턴(10)에 의해 소자 영역(B) 및 소자 영역(B)에 인접한 일부 배선 영역(A)에서 제2탄성층(420)이 노출될 수 있다. 이 실시예에서, 제2탄성층(420)은 감광성 탄성체 물질로 이루어질 수 있다. 감광성 탄성 물질은 빛이 조사된 부분이 빛이 조사되지 않은 부분보다 큰 영률(Young's modulus)을 가질 수 있다. 감광성 탄성체 물질은 감광성 폴리다이메틸실록세인(photo-sensitive polydimethylsiloxane)일 수 있다.
도 11을 참조하면, 제2탄성층(420) 및 고강성 패턴(600) 상에 제3탄성층(430)을 형성할 수 있다. 제3탄성층(430)은 신축성이 있는 탄성체 물질로 이루어질 수 있다. 일 예로, 제3탄성층(430)은 폴리다이메틸실록세인(polydimethylsiloxane, PDMS) 또는 폴리우레탄(polyurethane)으로 이루어질 수 있다. 고강성 물질(600)과 제2탄성층(420) 또는 제3탄성층(430) 사이의 접착력 향상을 위해 표면처리 공정 또는 접착층(미도시)을 추가할 수도 있다.
도 12를 참조하면, 희생층(200)을 제거하여 캐리어 기판(100)을 분리할 수 있다. 캐리어 기판(100)을 분리하는 것은 고주파 가열 공정, 레이저 가열 공정, 화학적 공정 또는 물리적 공정 중에서 선택된 어느 하나를 이용할 수 있다. 일 예로, 고주파 가열 공정은 고주파 가열의 주요 특징인 선택적 가열 및 체적 가열을 이용할 수 있다. 캐리어 기판(100) 아래에서 희생층(200)으로 고주파를 조사한다. 이를 통해 희생층(200)을 선택적으로 가열해 희생층이 분해되도록 함으로써 캐리어 기판(200)을 분리할 수 있다. 이 경우, 고주파가 캐리어 기판(100) 근처의 희생층(200)에 집중되도록 하여 전자소자(300)에 영향을 주지 않도록 한다. 다른 예로, 레이저 가열 공정을 이용하는 것은 고주파 대신 레이저를 이용한다는 것을 제외하면 고주파 가열과 같은 원리이다. 또 다른 예로, 화학적 방법은 전자장치 전체를 화학 용액(예를 들어, 불화수소 용액)에 담가 희생층(200, 예를 들어, 산화물)이 식각되도록 하는 것일 수 있다. 이 경우, 탄성체층들(410, 420, 430)의 손상을 최소로 하는 화학 용액을 선택할 수 있다. 또 다른 예로, 물리적 방법은 캐리어 기판(200)을 고정한 채 탄성체층들(410, 420, 430)에 물리적 힘을 가해 캐리어 기판(200)을 분리하는 것일 수 있다. 이 경우, 희생층(200)은 캐리어 기판(100)과 점착력이 약한 물질로 이루어질 수 있다. 캐리어 기판(100)을 분리한 후, 잔류 희생층(200)은 화학 용액을 사용해 제거될 수 있다.
도 13을 참조하면, 캐리어 기판(도 12의 100 참조)을 분리한 후 노출된 전자소자(300) 및 제1탄성층(410) 표면에 탄성기판(440)을 형성할 수 있다. 탄성기판(440)은 신축성이 있는 탄성체 물질로 이루어질 수 있다. 일 예로, 탄성기판(440)은 폴리다이메틸실록세인(polydimethylsiloxane, PDMS) 또는 폴리우레탄(polyurethane)으로 이루어질 수 있다.
이하, 도 17 내지 도 20을 참조하여 본 발명의 다른 실시예에 따른 전자장치의 제조 방법에 대해 설명한다. 구성 요소들의 형성 방법과 구성 물질에 관해 앞선 설명과 중복되는 내용은 생략하기로 한다.
도 17을 참조하면, 캐리어 기판(100)은 배선 영역(A) 및 소자 영역(B)을 포함할 수 있다. 희생층(200)은 캐리어 기판(100) 상에 형성될 수 있다. 전자소자(300)는 소자 영역(B)의 희생층(200) 상에 형성될 수 있다. 배선 영역(A)의 희생층(200) 표면을 굴곡지게 할 수 있다. 배선 영역(A)의 희생층(200) 표면을 굴곡지게 하는 것은 앞서 설명한 제1탄성층(410)의 표면을 굴곡지게 하는 방법과 동일한 방법을 이용할 수 있다.
도 18을 참조하면, 배선 영역(A)의 희생층(200) 상에 금속 배선들(500)을 형성할 수 있다. 금속 배선들(500)은 희생층(200)의 굴곡진 표면에 공극 없이 밀착되어 형성될 수 있다. 금속 배선들(500)은 전자소자(300)를 전기적으로 연결시킬 수 있다. 금속 배선들(500)과 희생층(200) 사이의 접착력 향상을 위해 금속 배선들(500)과 희생층(200) 사이에 접착층(미도시)을 추가로 형성할 수 있다.
도 19를 참조하면, 희생층(200) 상에 제2탄성층(420)을 형성할 수 있다. 제2탄성층(420)은 금속 배선들(500)을 공극 없이 완전히 덮을 수 있다. 금속 배선들(500)과 제2탄성층(420) 사이의 접착력 향상을 위해 금속 배선들(500)과 제2탄성층(420) 사이에 접착층(미도시)을 추가로 형성할 수 있다.
도 20을 참조하면, 앞서 도 7 내지 도 16을 참조하여 설명한 방법과 동일한 방법으로 고강성 패턴(600), 제3탄성층(430), 및 탄성 기판(440)이 형성될 수 있다.
도 21 및 도 22는 본 발명의 실시예들에 따른 전자장치의 단면도들이다. 이하, 본 발명의 실시예들에 따른 전자장치의 구조를 설명한다. 구성 요소들의 형성 방법과 구성 물질에 관해 앞선 설명과 중복되는 내용은 생략하기로 한다.
도 21을 참조하면, 본 발명의 일 실시예에 따른 전자장치는 전자소자(300), 제1탄성층(410), 제2탄성층(420), 제3탄성층(430), 탄성기판(440), 금속 배선들(500) 및 고강성 패턴(600)을 포함할 수 있다.
탄성기판(440)은 배선 영역(A) 및 소자 영역(B)을 포함할 수 있다. 전자소자(300)는 소자 영역(B)의 탄성기판(440) 상에 배치될 수 있다. 제1탄성층(410)은 탄성기판(440) 상에 배치되고, 배선 영역(A)에서 굴곡진 표면을 가질 수 있다. 금속 배선들(500)은 배선 영역(A)의 제1탄성층(410)의 굴곡진 표면을 따라 배치될 수 있고, 전자소자(300)를 전기적으로 연결할 수 있다. 제2탄성층(420)은 제1탄성층(410) 상에 금속 배선들(500)을 덮으며 배치될 수 있다. 고강성 패턴(600)은 전자소자(300)에 수직적으로 중첩되도록 제2탄성층(420)에 함몰되어 배치될 수 있다. 고강성 패턴(600)의 표면은 굴곡질 수 있다. 제3탄성층(430)은 제2탄성층(420) 및 고강성 패턴(600) 상에 배치될 수 있다.
고강성 패턴(600)의 폭은 전자 소자(300)의 폭보다 넓을 수 있다. 고강성 패턴(600)을 이루는 물질은 제1탄성층(410), 제2탄성층(420), 제3탄성층(430) 또는 탄성기판(440)을 이루는 물질보다 큰 영률(Young's modulus)를 가질 수 있다. 일 예로, 고강성 패턴(600)은 폴리이미드(polyimide)일 수 있다. 다른 예로, 고강성 패턴(600)은 감광성 탄성 물질로 이루어진 제2탄성층(420)의 일부분에 빛을 조사하여 형성될 수 있다. 감광성 탄성 물질은 빛이 조사된 부분이 빛이 조사되지 않은 부분보다 큰 영률(Young's modulus)을 가질 수 있다. 일 예로, 감광성 탄성 물질은 감광성 폴리다이메틸실록세인(photo-sensitive polydimethylsiloxane)일 수 있다.
금속 배선들(500)과 제1탄성층(410) 또는 제2탄성층(420) 사이, 및 고강성 영역(600)과 제2탄성층(420) 또는 제3탄성층(430) 사이에 접착력 향상을 위해 접착층(미도시)이 추가로 형성될 수 있다.
도 22를 참조하면, 제1탄성층(도 21의 410 참조), 제2탄성층(도 21의 420 참조), 제3탄성층(도 21의 430 참조) 및 탄성기판(도 21의 440 참조)은 동일한 물질로 이루어질 수 있다. 이 경우, 탄성층들(도 21의 410, 420, 430 및) 및 탄성기판(도 21의 440 참조)은 서로 구분되지 않고 하나의 탄성층(400)을 이룰 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10 : 마스크 패턴
100 : 캐리어 기판
200 : 희생층
300 : 전자소자
400 : 탄성층
410 : 제1탄성층
420 : 제2탄성층
430 : 제3탄성층
440 : 탄성기판
500 : 금속 배선들
600 : 고강성 패턴
A : 배선 영역
B : 소자 영역

Claims (19)

  1. 소자 영역 및 배선 영역을 포함하는 탄성기판;
    상기 소자 영역의 상기 탄성기판 상에 배치되는 전자소자;
    상기 탄성기판 상에 배치되며, 상기 배선 영역에서 굴곡진 표면을 갖는 제1탄성층;
    상기 배선 영역의 상기 제1탄성층의 굴곡진 표면을 따라 배치되고 상기 전자소자를 전기적으로 연결시키는 금속 배선들;
    상기 제1탄성층 상에 상기 금속 배선들을 덮으며 배치되는 제2탄성층;
    상기 전자소자 상에 상기 전자소자와 수직적으로 중첩되도록, 상기 제2탄성층에 함몰되어 배치되며 굴곡진 표면을 갖는 고강성 패턴; 및
    상기 고강성 패턴 및 상기 제2탄성층 상에 배치된 제3탄성층을 포함하는 전자장치.
  2. 제 1 항에 있어서,
    상기 제1탄성층, 상기 제2탄성층, 상기 제3탄성층 및 상기 탄성기판은 같은 물질로 이루어진 전자장치.
  3. 제 1 항에 있어서,
    상기 고강성 패턴의 폭은 상기 전자 소자의 폭 보다 넓은 전자장치.
  4. 제 1 항에 있어서,
    상기 고강성 패턴을 이루는 물질은 상기 제1탄성층, 상기 제2탄성층, 상기 제3탄성층 또는 상기 탄성기판을 이루는 물질보다 큰 영률(Young's modulus)을 갖는 전자장치.
  5. 제 1 항에 있어서,
    상기 고강성 패턴을 이루는 물질은 폴리이미드(polyimide)인 전자장치.
  6. 제 1 항에 있어서,
    상기 제2탄성층은 감광성 탄성 물질로 이루어지고, 상기 고강성 패턴은 빛에 의하여 경화된 감광성 탄성물질인 전자장치.
  7. 제 6 항에 있어서,
    상기 감광성 탄성 물질은 감광성 폴리다이메틸실록세인(photo-sensitive polydimethylsiloxane)인 전자장치.
  8. 소자 영역 및 배선 영역을 포함하는 캐리어 기판을 제공하는 것;
    상기 캐리어 기판 상에 희생층을 형성하는 것;
    상기 소자 영역의 상기 희생층 상에 전자소자를 형성하는 것;
    상기 배선 영역의 상기 희생층 상에 굴곡진 표면을 갖는 제1탄성층을 형성하는 것;
    상기 배선 영역의 상기 제1탄성층 상에 상기 전자소자를 전기적으로 연결시키는 금속 배선들을 형성하는 것;
    상기 제1탄성층 상에 상기 금속 배선들을 덮는 제2탄성층을 형성하는 것;
    상기 전자소자 상에 상기 전자소자와 수직적으로 중첩되도록, 상기 제2탄성층에 함몰되며 굴곡진 표면을 갖는 고강성 패턴을 형성하는 것;
    상기 제2탄성층 및 상기 고강성 패턴 상에 제3탄성층을 형성하는 것; 및
    상기 캐리어 기판을 분리하는 것을 포함하는 전자장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 제1탄성층을 형성하는 것은:
    상기 전자소자를 덮도록 탄성 물질을 상기 희생층 상에 도포하는 것; 및
    상기 탄성 물질의 표면을 굴곡지게 하는 것을 포함하는 전자장치의 제조 방법.
  10. 제 8 항에 있어서,
    상기 고강성 패턴을 형성하는 것은:
    상기 소자 영역 및 상기 소자 영역에 인접한 상기 배선 영역의 상기 제2탄성층의 일부분을 식각하는 것;
    상기 제2탄성층의 식각된 영역을 고강성 물질로 채우는 것; 및
    상기 고강성 물질의 표면을 굴곡지게 하는 것을 포함하는 전자장치의 제조 방법.
  11. 제 8 항에 있어서,
    상기 제2탄성층은 감광성 탄성 물질로 이루어진 전자장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 고강성 패턴을 형성하는 것은:
    상기 제2탄성층 상에, 상기 소자 영역 및 상기 소자 영역에 인접한 상기 배선 영역의 일부분에서 상기 제2탄성층을 노출하는 마스크 패턴을 형성하는 것;
    상기 마스크 패턴에 의해 노출된 상기 제2탄성층에 빛을 조사하는 것; 및
    상기 빛이 조사된 제2탄성층의 표면을 굴곡지게 하는 것을 포함하는 전자장치의 제조 방법.
  13. 제 11 항에 있어서,
    상기 고강성 패턴을 형성하는 것은:
    상기 제2탄성층의 표면을 굴곡지게 하는 것;
    상기 제2탄성층 상에, 상기 소자 영역 및 상기 소자 영역에 인접한 상기 배선 영역의 일부분에서 상기 제2탄성층을 노출하는 마스크 패턴을 형성하는 것; 및
    상기 마스크 패턴에 의해 노출된 상기 제2탄성층에 빛을 조사하는 것을 포함하는 전자장치의 제조 방법.
  14. 제 8 항에 있어서,
    상기 고강성 패턴의 폭은 상기 전자 소자의 폭보다 넓은 전자장치의 제조 방법.
  15. 제 8 항에 있어서,
    상기 캐리어 기판을 분리하는 것은 고주파 가열 공정, 레이저 가열 공정, 화학적 공정 또는 물리적 공정 중에서 선택된 어느 하나를 이용하는 전자장치의 제조 방법.
  16. 제 8 항에 있어서,
    상기 캐리어 기판을 분리한 후 노출된 상기 전자소자 및 상기 제1탄성층 상에 탄성기판을 형성하는 것을 더 포함하는 전자장치의 제조 방법.
  17. 소자 영역 및 배선 영역을 포함하는 캐리어 기판을 제공하는 것;
    상기 캐리어 기판 상에 희생층을 형성하는 것;
    상기 소자 영역의 상기 희생층 상에 전자소자를 형성하는 것;
    상기 배선 영역의 상기 희생층 표면을 굴곡지게 하는 것;
    상기 배선 영역의 상기 희생층 상에 상기 전자소자를 전기적으로 연결시키는 금속 배선들을 형성하는 것;
    상기 희생층 상에 상기 금속 배선들을 덮는 제2탄성층을 형성하는 것;
    상기 전자소자 상에 상기 전자소자와 수직적으로 중첩되도록, 상기 제2탄성층에 함몰되며 굴곡진 표면을 갖는 고강성 패턴을 형성하는 것;
    상기 제2탄성층 및 상기 고강성 패턴 상에 제3탄성층을 형성하는 것; 및
    상기 캐리어 기판을 분리하는 것을 포함하는 전자장치의 제조 방법.
  18. 제 17 항에 있어서,
    상기 고강성 패턴의 폭은 상기 전자 소자의 폭보다 넓은 전자장치의 제조 방법.
  19. 제 17 항에 있어서,
    상기 캐리어 기판을 분리한 후 노출된 상기 전자소자 및 상기 희생층 상에 탄성기판을 형성하는 것을 더 포함하는 전자장치의 제조 방법.
KR1020140065804A 2014-05-30 2014-05-30 전자장치 및 그 제조 방법 KR102042137B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140065804A KR102042137B1 (ko) 2014-05-30 2014-05-30 전자장치 및 그 제조 방법
US14/610,410 US9634120B2 (en) 2014-05-30 2015-01-30 Electronic device and method for fabricating the same
US15/461,567 US10026844B2 (en) 2014-05-30 2017-03-17 Electronic device and method for fabricating the same
US15/994,097 US10629744B2 (en) 2014-05-30 2018-05-31 Electronic device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140065804A KR102042137B1 (ko) 2014-05-30 2014-05-30 전자장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150138913A KR20150138913A (ko) 2015-12-11
KR102042137B1 true KR102042137B1 (ko) 2019-11-28

Family

ID=54702626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140065804A KR102042137B1 (ko) 2014-05-30 2014-05-30 전자장치 및 그 제조 방법

Country Status (2)

Country Link
US (3) US9634120B2 (ko)
KR (1) KR102042137B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6606013B2 (ja) * 2016-05-19 2019-11-13 信越化学工業株式会社 伸縮性膜及びその形成方法、配線被覆基板の製造方法、並びに伸縮性配線膜及びその製造方法
KR101953962B1 (ko) 2017-01-09 2019-03-04 서울대학교산학협력단 비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판
KR101949575B1 (ko) * 2017-01-10 2019-02-18 서울대학교산학협력단 신축성 플랫폼 형성 방법 및 신축성 플랫폼
KR102030235B1 (ko) * 2017-06-15 2019-10-10 고려대학교 세종산학협력단 신축성 기판 구조체 및 그 제조방법, 신축성 디스플레이 및 그 제조방법 그리고 신축성 디스플레이 사용방법
EP3697180A4 (en) * 2017-10-12 2021-06-30 Dai Nippon Printing Co., Ltd. CONNECTION PANEL AND PROCESS FOR PRODUCTION OF CONNECTION PANEL
US11612054B2 (en) * 2017-10-12 2023-03-21 Dai Nippon Printing Co., Ltd. Wiring board and method for manufacturing wiring board
WO2019093069A1 (ja) 2017-11-07 2019-05-16 大日本印刷株式会社 伸縮性回路基板および物品
US11596061B2 (en) * 2018-06-28 2023-02-28 Sekisui Polymatech Co., Ltd. Stretchable wiring member
CN111048550B (zh) * 2018-10-12 2022-06-17 昆山工研院新型平板显示技术中心有限公司 显示面板及其制备方法、电子设备
JP7249512B2 (ja) * 2018-11-30 2023-03-31 大日本印刷株式会社 配線基板及び配線基板の製造方法
WO2020130703A2 (ko) * 2018-12-20 2020-06-25 고려대학교 세종산학협력단 신축성 디스플레이
KR102236481B1 (ko) * 2018-12-20 2021-04-06 고려대학교 세종산학협력단 신축성 디스플레이
JP7272074B2 (ja) * 2019-04-08 2023-05-12 大日本印刷株式会社 配線基板及び配線基板の製造方法
WO2021026730A1 (zh) * 2019-08-12 2021-02-18 深圳市柔宇科技有限公司 电子组件及电子组件的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872439B2 (en) * 2002-05-13 2005-03-29 The Regents Of The University Of California Adhesive microstructure and method of forming same
US20100035182A1 (en) * 2007-04-10 2010-02-11 Nippon Kayaku Kabushiki Kaisha Photosensitive resin composition
US8552299B2 (en) 2008-03-05 2013-10-08 The Board Of Trustees Of The University Of Illinois Stretchable and foldable electronic devices
KR101071325B1 (ko) * 2008-08-05 2011-10-07 재단법인서울대학교산학협력재단 정렬된 나노구조물을 구비한 회로 기판 및 그 제조 방법
KR101315473B1 (ko) 2009-12-07 2013-10-04 성균관대학교산학협력단 전이 박막트랜지스터 및 그의 제조방법
KR101372505B1 (ko) 2010-01-18 2014-03-11 서울대학교산학협력단 스트레칭 및 벤딩이 가능한 배선구조체 및 이의 제조방법
US9226402B2 (en) * 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9195108B2 (en) * 2012-08-21 2015-11-24 Apple Inc. Displays with bent signal lines
KR102042822B1 (ko) 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
KR102117890B1 (ko) * 2012-12-28 2020-06-02 엘지디스플레이 주식회사 플렉서블 표시 장치 및 플렉서블 표시 장치 제조 방법
CN105357997A (zh) * 2013-06-21 2016-02-24 Mc10股份有限公司 适形电子设备式条带
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof

Also Published As

Publication number Publication date
US10026844B2 (en) 2018-07-17
US20180277684A1 (en) 2018-09-27
KR20150138913A (ko) 2015-12-11
US9634120B2 (en) 2017-04-25
US10629744B2 (en) 2020-04-21
US20170186876A1 (en) 2017-06-29
US20150348800A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
KR102042137B1 (ko) 전자장치 및 그 제조 방법
US20140299362A1 (en) Stretchable electric device and manufacturing method thereof
KR102104311B1 (ko) 전자회로의 제조 방법
KR102175353B1 (ko) 반도체 소자 및 그 제조 방법
KR20140060822A (ko) 신축성 박막트랜지스터의 제조방법
JP5890904B2 (ja) 機械的に柔軟なシリコン基板の製造方法
US20140077297A1 (en) Thin film transistor and method of fabricating the same
WO2006111766A3 (en) Methods and apparatus for the manufacture of microstructures
KR20140121325A (ko) 신축성 전자회로 및 그의 제조방법
JP4306540B2 (ja) 半導体基板の薄型加工方法
KR101547257B1 (ko) 접을 수 있는 전자장치의 제조 방법 및 이를 적용한 전자장치
TW201535182A (zh) 可撓性元件與製作其之方法
US9865559B2 (en) Method for manufacturing stretchable wire and method for manufacturing stretchable integrated circuit
TW202040335A (zh) 觸控感測模組及其製作方法以及應用其的電子裝置
KR101181602B1 (ko) 표면 굴곡을 가지는 기판에 패턴을 형성하는 방법
KR102333170B1 (ko) 신축성 배선의 제조 방법 및 신축성 집적회로의 제조 방법
JP2010204069A (ja) センサ装置の製造方法
KR102026469B1 (ko) 신축가능한 디바이스 제조방법 및 이에 의해 제조되는 신축가능한 디바이스
US10797254B2 (en) Method of manufacturing organic semiconductor device
JP6792134B2 (ja) 半導体装置及びその製造方法
KR101339291B1 (ko) 유연한 집적회로 및 유연한 집적회로 제조방법
KR101756847B1 (ko) 웨어러블 건식 패치형 하이브리드 기판 및 이의 제조방법
CN113169076A (zh) 电子器件及其制作方法
JP2020053443A (ja) 半導体ウェハの製造方法
JP5659769B2 (ja) 電子デバイスとその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right