KR102104311B1 - 전자회로의 제조 방법 - Google Patents

전자회로의 제조 방법 Download PDF

Info

Publication number
KR102104311B1
KR102104311B1 KR1020130144635A KR20130144635A KR102104311B1 KR 102104311 B1 KR102104311 B1 KR 102104311B1 KR 1020130144635 A KR1020130144635 A KR 1020130144635A KR 20130144635 A KR20130144635 A KR 20130144635A KR 102104311 B1 KR102104311 B1 KR 102104311B1
Authority
KR
South Korea
Prior art keywords
substrate
polymer
forming
pattern
polymer pattern
Prior art date
Application number
KR1020130144635A
Other languages
English (en)
Other versions
KR20150061159A (ko
Inventor
정순원
구재본
박찬우
나복순
임상철
이상석
조경익
추혜용
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020130144635A priority Critical patent/KR102104311B1/ko
Priority to US14/259,042 priority patent/US9177821B2/en
Publication of KR20150061159A publication Critical patent/KR20150061159A/ko
Application granted granted Critical
Publication of KR102104311B1 publication Critical patent/KR102104311B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0333—Organic insulating material consisting of one material containing S
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0162—Silicon containing polymer, e.g. silicone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene

Abstract

본 발명의 일 실시예에 따른 전자회로의 제조 방법은 기판을 준비하는 것, 상기 기판 상에 고분자막을 형성하는 것, 상기 고분자막을 패터닝하여 고분자 패턴을 형성하는 것, 및 상기 고분자 패턴 상에 전자소자를 형성하는 것을 포함한다.

Description

전자회로의 제조 방법{Method of fabricating an electronic circuit}
본 발명은 전자회로의 제조 방법에 관한 것으로, 더욱 상세하게는 접거나 펼 수 있는 전자회로의 제조 방법에 관한 것이다.
신축성 전자회로는 휨 기능(bendable function)만 가능했던 기존의 유연소자와 달리, 로봇용 센서 피부, wearable 통신 소자, 인체내부 또는 부착형 바이오 소자 및 차세대 디스플레이 등 다양한 분야에서 응용 가능성을 가진다. 이에 따라, 신축성 전자회로를 구현하기 위한 연구가 진행되고 있다.
신축성 전자 회로를 구현하기 위해서는 유연기판 상에 소자영역 및 배선영역을 형성하는 기술이 필요하다. 기존의 신축성 전자 회로는 소자영역을 별도로 형성한 후에 상기 소자영역을 상기 유연기판 상에 접착하여 형성하였다. 아울러, 상기 소자영역을 형성하기 위해 반도체 공정을 사용하였다. 그러나, 상기 반도체 공정을 사용하고, 연속공정으로 유연기판 상에 소자영역과 배선영역을 형성하지 못함으로써 고가의 제조비용이 요구되는 문제점을 가지고 있다.
본 발명이 해결하고자 하는 과제는 공정의 간소화 및 신뢰성이 보다 향상된 전자회로의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 전자회로의 제조 방법은 기판을 준비하는 것, 상기 기판 상에 고분자막을 형성하는 것, 상기 고분자막을 패터닝하여 고분자 패턴을 형성하는 것, 및 상기 고분자 패턴 상에 전자소자를 형성하는 것을 포함한다.
상기 고분자막을 패터닝하여 상기 고분자 패턴을 형성하는 것은, 상기 고분자막 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴에 노출된 상기 고분자막의 일부를 식각하는 것, 상기 포토레지스트 패턴을 선택적으로 제거하는 것, 및 상기 고분자 패턴을 경화하기 위해 열처리 공정을 진행하는 것을 포함할 수 있다.
상기 고분자막은 폴리이미드(polyimide)를 포함할 수 있다.
상기 기판은 상기 고분자 패턴이 형성된 소자영역 및 상기 소자영역을 제외한 배선영역을 포함하되, 상기 전자소자를 형성하기 전에, 상기 기판의 배선영역에 오목한 표면과 볼록한 표면을 교대로 그리고 반복적으로 갖도록 형성하는 것을 포함할 수 있다.
상기 배선영역에 금속 배선을 형성하는 것을 더 포함하되, 상기 금속 배선은 상기 배선영역 상에 컨포말하게 형성되어 오목한 표면과 볼록한 표면을 교대로 그리고 반복적으로 가지도록 형성되고, 상기 고분자 패턴의 상부면으로 연장되어 상기 고분자 패턴과 상기 전자소자 사이에 제공될 수 있다.
상기 고분자 패턴의 일측면으로 연장된 상기 금속 배선과 상기 고분자 패턴의 타측면으로 연장된 상기 금속 배선은 서로 이격되도록 형성될 수 있다.
상기 고분자 패턴은 서로 마주보는 제 1 고분자 패턴 및 제 2 고분자 패턴을 포함하되, 상기 제 1 고분자 패턴의 일측면 상으로 연장된 상기 금속 배선과 상기 제 2 고분자 패턴의 타측면 상으로 연장된 상기 금속 배선은 전기적으로 연결되어, 상기 제 1 고분자 패턴 상에 형성된 전자회로와 상기 제 2 고분자 패턴 상에 형성된 전자회로는 전기적으로 연결될 수 있다.
상기 전자소자를 형성하는 것은, 상기 고분자 패턴 상에 소오스 전극 및 드레인 전극을 형성하는 것, 상기 소오스 전극 및 상기 드레인 전극 상에 반도체층을 형성하는 것, 상기 고분자 패턴 상에 상기 소오스 전극, 상기 드레인 전극 및 상기 반도체층을 덮는 게이트 절연층을 형성하는 것, 및 상기 게이트 절연층 상에 게이트 전극을 형성하는 것을 포함할 수 있다.
상기 기판을 준비하는 것은 상기 기판의 일부 영역에 오목한 표면과 볼록한 표면을 교대로 그리고 반복적으로 갖는 배선영역과 상기 배선영역에 의해 정의되는 소자영역을 형성하는 것을 포함할 수 있다.
상기 소자영역은 평평한 표면 또는 오목한 표면과 볼록한 표면을 교대로 그리고 반복적으로 가질 수 있다.
상기 고분자막을 패터닝하여 상기 고분자 패턴을 형성하는 것은, 상기 기판의 상기 소자영역 상에 포토레지스트 패턴을 형성하여 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 기판의 상기 배선영역 상에 형성된 상기 고분자막의 일부분을 식각하는 것을 포함할 수 있다.
본 발명의 다른 실시예에 따른 전자회로의 제조 방법은 제 1 기판을 준비하는 것, 상기 제 1 기판 상에 희생막 및 고분자막을 차례로 형성하는 것,
상기 고분자막을 패터닝하여 상기 희생막 상에 고분자 패턴을 형성하는 것, 상기 희생막 상에 상기 고분자 패턴을 덮는 제 2 기판을 형성하는 것, 상기 제 2 기판을 상기 희생막으로부터 분리하여 상기 고분자 패턴이 매립된 상기 제 2 기판을 형성하는 것, 및 상기 고분자 패턴 상에 전자소자를 형성하는 것을 포함한다.
상기 고분자 패턴은 경화된 폴리이미드(polyimide)로 구성될 수 있다.
상기 제 2 기판을 형성하는 것은, 상기 희생막 상에 신축성 탄성중합체 물질을 도포하는 것, 및 상기 신축성 탄성 중합체 물질을 열처리 공정을 통해 경화시키는 것을 포함할 수 있다.
상기 신축성 탄성 중합체 물질은 PDMS(Poly-dimethyllesilloxane)일 수 있다.
상기 제 2 기판은 상기 고분자 패턴이 형성된 소자영역 및 상기 소자영역을 제외한 배선영역을 포함하되, 상기 전자소자를 형성하기 전에, 상기 제 2 기판의 배선영역에 교대로 그리고 반복적으로 갖는 오목한 표면과 볼록한 표면을 형성하는 것을 포함할 수 있다.
상기 제 2 기판의 상기 배선영역 상에 금속 배선을 형성하는 것을 더 포함하되, 상기 금속 배선은 상기 고분자 패턴의 표면으로 연장되어 상기 전자소자와 전기적으로 연결될 수 있다.
본 발명의 실시예에 따른 전자회로의 제조 방법은 기판에 코팅공정 및 패터닝 공정을 이용하여 고분자 패턴을 형성하는 것을 포함한다. 상기 고분자 패턴은 전자소자가 형성되는 소자영역이고, 저비용으로 두께 및 크기를 자유롭게 조절하여 형성될 수 있다. 상기 고분자 패턴이 형성된 후에, 상기 기판에 금속 배선이 배치되는 주름진 표면을 갖는 배선영역을 형성할 수 있다. 따라서, 하나의 기판에 연속공정으로 소자영역 및 배선영역의 형성이 가능하다.
도 1은 본 발명의 실시예에 따른 전자회로를 나타낸 평면도이다.
도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 전자회로의 제조 방법에 관한 것으로, 도 1의 I-I'방향으로 자른 단면도들이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 전자회로의 제조 방법에 관한 응용 예로, 도 1의 I-I'방향으로 자른 단면도들이다.
도 4a 내지 도 4i는 본 발명의 다른 실시예에 따른 전자회로의 제조 방법에 관한 것으로, 도 1의 I-I'방향으로 자른 단면도들이다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 금속 배선이 형성되는 기판의 배선영역을 나타낸 사시도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함하다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예에 따른 전자회로를 나타낸 평면도이다. 도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 전자회로의 제조 방법에 관한 것으로, 도 1의 I-I'방향으로 자른 단면도들이다. 도 5a 및 도 5b는 본 발명의 실시예에 따른 금속 배선이 형성되는 기판의 배선영역을 나타낸 사시도들이다.
도 2a를 참조하면, 기판(100) 상에 고분자막(102)을 코팅한다. 상기 기판(100)은 신축성 탄성중합체 물질을 포함할 수 있으며, 예를 들어 PDMS(Poly-dimethyllesilloxane) 기판일 수 있다. 상기 고분자막(102)은 직접 도포, 스핀코팅, 바코팅, 또는 프린팅 공정으로 상기 기판(100) 상에 코팅될 수 있다. 상기 고분자막(102)은 폴리이미드(polyimide)를 포함할 수 있다. 상기 고분자막(102)의 두께는 상기 기판(100)의 두께보다 얇게 형성될 수 있다. 상기 기판(100) 상에 코팅된 고분자막(102)은 후속 패터닝 공정에서 패터닝될 수 있는 단단함을 가질 수 있도록 소정의 온도에서 열처리 과정을 거칠 수 있다.
도 2b를 참조하면, 상기 고분자막(102) 상에 포토레지스트 패턴(104)을 형성한다. 상기 포토레지스트 패턴(104)은 상기 고분자막(102)을 패터닝하기 위한 식각 마스크로 사용될 수 있다.
도 2c를 참조하면, 상기 고분자막(102)을 패터닝하기 위해 상기 포토레지스트 패턴(104)에 노출된 상기 고분자막(102)을 식각하여 고분자 패턴(102a)을 형성한다. 상기 포토레지스트 패턴(104)에 노출된 상기 고분자막(102)의 일부는 상기 기판(100)의 상부면이 노출되도록 제거될 수 있다. 상기 고분자막(102)은 습식 식각 또는 건식 식각을 통해 패터닝될 수 있다. 상기 고분자 패턴(102a)은 상기 포토레지스트 패턴(104)과 동일한 폭을 갖도록 형성될 수 있다. 다른 한편, 상기 고분자 패턴(102a)의 상부면의 폭은 상기 포토레지스트 패턴(104)의 폭과 동일하며, 상기 고분자 패턴(102a)의 하부면이 상기 고분자 패턴(102a)의 상부면보다 더 큰 폭을 갖도록 형성될 수 있다.
도 1 및 도 2d를 참조하면, 상기 포토레지스트 패턴(104)을 제거한다. 상기 포토레지스트 패턴(104)은 에싱 공정(ashing) 공정으로 제거될 수 있다. 상기 포토레지스트 패턴(104)이 제거된 상기 고분자 패턴(102a)을 단단하게 경화시키기 위해, 상기 고분자 패턴(102a)에 열처리 공정을 진행할 수 있다. 상기 열처리 온도는 약 300°C 이상일 수 있다. 후속 공정에서, 상기 고분자 패턴(102a) 상에 전자소자(예를 들어, 트랜지스터)가 형성된다.
상기 기판(100)은 소자영역(10)과 배선영역(20)을 포함한다. 상기 소자영역(10)은 상기 고분자 패턴(102a)이 형성된 영역이고, 상기 배선영역(20)은 상기 소자영역(10)을 제외한 상기 기판(100)의 나머지 영역이다.
도 1 및 도 2e를 참조하면, 상기 기판(100)의 상기 배선영역(20)에 국부적으로 주름진 표면을 갖도록 형성한다. 상세하게, 상기 배선영역(20)의 표면은 오목한 표면과 볼록한 표면을 교대로 그리고 반복적으로 가질 수 있다.
도 5a를 참조하면, 상기 배선영역(20)의 표면은 상기 오목한 표면과 상기 볼록한 표면이 제 1 방향(X방향)으로 교대로 그리고 반복적으로 연결되고, 상기 오목한 표면과 상기 볼록한 표면은 제 2 방향(Y방향)으로 확장될 수 있다.
다른 한편, 도 5b를 참조하면, 상기 배선영역(20)의 표면은 상기 오목한 표면 및 상기 볼록한 표면이 제 1 방향(X방향) 및 제 2 방향(Y방향)으로 동시에 교대로 그리고 반복적으로 연결되어, 2차원의 주름진 표면을 가질 수 있다.
상기 배선영역(20)의 표면은 물리적인 공정(예를 들어, 플라즈마 공정), 화학적인 공정(예를 들어, 식각 공정) 또는 몰드 공정을 통해 주름지게 형성될 수 있다. 상기 배선영역(20)의 표면을 형성하는 방법은 이에 한정하지 않는다.
도 1 및 도 2f를 참조하면, 상기 기판(100)의 상기 배선영역(20) 상에 금속 배선(106)을 형성한다. 상기 금속 배선(106)은 상기 배선영역(20) 상에 컨포말하게 형성되어, 상기 배선영역(20)의 표면과 동일한 프로파일(profile)을 갖도록 형성될 수 있다. 상기 금속 배선(106)은 상기 배선영역(20)의 표면으로부터 상기 고분자 패턴(102a)의 상부면으로 연장되도록 형성될 수 있다.
동일한 상기 고분자 패턴(102a)의 상부면에서, 상기 고분자 패턴(102a)의 일측으로 연장된 상기 금속 배선(106)과 상기 고분자 패턴(102a)의 타측으로 연장된 상기 금속 배선(106) 각각은 이격되도록 형성되어, 전기적으로 연결되지 않는다.
서로 마주보는 상기 고분자 패턴들(102a) 사이에 형성된 상기 금속 배선(106)은 각각의 상기 고분자 패턴들(102a) 상부면으로 연장되도록 형성된다. 예를 들어, 서로 마주보는 한 쌍의 상기 고분자 패턴들(102a) 중의 하나는 제 1 고분자 패턴이라고 정의하고, 다른 하나는 제 2 고분자 패턴이라고 정의한다. 상기 제 1 고분자 패턴의 일측면 상으로 연장된 상기 금속 배선(106)과 상기 제 2 고분자 패턴의 타측면 상으로 연장된 상기 금속 배선(106)은 전기적으로 연결된다. 따라서, 제 1 고분자 패턴 및 상기 제 2 고분자 패턴 상에 형성된 전자 소자들이 전기적으로 연결될 수 있다.
전기적으로 이격되고, 상기 고분자 패턴(102a) 상부면에 형성된 상기 금속 배선(106) 상에 소오스 전극(108) 및 드레인 전극(109)을 형성한다. 상기 소오스 및 상기 드레인 전극들(108, 109)은 포토리소그라피 공정, 리프트-오프(Lift-Off) 공정, 쉐도우 마스크(shadow mask)를 이용한 증착 공정, 또는 인쇄 공정(Printing)을 통해 형성될 수 있다. 상기 소오스 전극(108) 및 상기 드레인 전극(109)은 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 은(Ag) 또는 금(Au)과 같은 금속물질을 포함할 수 있다.
도 1 및 도 2g를 참조하면, 상기 소오스 및 드레인 전극들(108, 109) 상에 반도체층(112)을 형성한다. 상기 반도체층(112)은 상기 소오스 전극(108) 및 상기 드레인 전극(109)의 상부면을 덮으며, 상기 소오스 전극(108) 및 상기 드레인 전극(109) 사이에 위치하도록 형성될 수 있다. 상기 반도체층(112)은 진공 증착, 용액 공정, 또는 프린팅 공정으로 형성될 수 있다. 상기 반도체층(112)은 유기 반도체층, 실리콘 반도체층, 또는 산화물 반도체층일 수 있다. 소자 특성의 향상을 위해 상기 반도체층(112)에 열처리 공정이 추가될 수 있다.
도 1 및 도 2h를 참조하면, 상기 고분자 패턴(102a) 상에 상기 소오스 전극(108), 상기 드레인 전극(109), 및 상기 반도체층(112)을 덮는 게이트 절연층(114)을 형성한다. 상기 게이트 절연층(114)은 유기물(예를 들어, 패럴린(Parylene)) 또는 무기물(예를 들어, 실리콘산화물(SiO2) 또는 실리콘질화물(SiNx))을 포함할 수 있다. 소자 특성의 향상을 위해 상기 게이트 절연층(114)에 열처리 공정이 추가될 수 있다.
상기 게이트 절연층(114)에 비아 홀들(116)을 형성한다. 상기 비아 홀들(116)은 상기 게이트 절연층(114)을 관통하고, 각각의 상기 비아 홀들(116)은 상기 소오스 전극(108) 및 상기 드레인 전극(109)의 상부면 일부분이 노출되게 형성될 수 있다. 상기 비아 홀들(116)은 예를 들어, 건식 식각 공정 또는 습식 식각 공정을 통해 형성될 수 있다.
도 1 및 도 2i를 참조하면, 상기 게이트 절연층(114) 상에 게이트 전극(118)을 형성한다. 상세하게, 상기 게이트 전극(118)은 상기 비아 홀들(116) 사이의 상기 게이트 절연층(114) 상에 형성될 수 있다. 상기 게이트 전극(118)은 예를 들어, 폴리 실리콘 또는 금속물질을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 전자소자가 배치되는 상기 고분자 패턴(102a)은 코팅공정 및 패터닝 공정을 이용하여 상기 기판(100) 상에 형성된다. 상기 공정들은 저가의 공정 비용으로 상기 고분자 패턴(102a)의 크기 및 두께를 용이하게 조절되도록 형성할 수 있다. 또한, 상기 고분자 패턴(102a)이 형성된 후에, 상기 기판(100)에 상기 금속 배선(106)이 배치되는 주름진 표면을 갖는 배선영역(20)을 형성할 수 있다. 따라서, 하나의 기판(100)에 연속공정으로 상기 금속 배선(106) 및 전자소자의 형성이 가능하다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 전자회로의 제조 방법에 관한 응용 예로, 도 1의 I-I'방향으로 자른 단면도들이다. 설명의 간결함을 위해, 일 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 3a를 참조하면, 상기 기판(100)을 준비한다. 상기 기판(100)은 상기 소자영역(10)과 상기 배선영역(20)을 포함한다. 상기 기판(100)의 상기 배선영역(20)은 상기 기판(100)의 일부 영역 상에 물리적인 공정(예를 들어, 플라즈마 공정), 화학적인 공정(예를 들어, 식각 공정) 또는 몰드 공정을 진행하여 상기 배선영역(20)에 국부적으로 오목한 표면과 볼록한 표면을 교대로 그리고 반복적으로 갖도록 형성될 수 있다. 상기 배선영역(20)을 제외하는 상기 기판(100)의 나머지 영역은 상기 소자영역(10)으로 정의될 수 있다. 상기 소자영역(10)은 평평한 표면을 가질 수 있다.
다른 한편, 상기 기판(100)의 전 영역 상에 물리적인 공정(예를 들어, 플라즈마 공정), 화학적인 공정(예를 들어, 식각 공정) 또는 몰드 공정을 진행하여 상기 기판(100)의 전면에 오목한 표면과 볼록한 표면이 교대로 그리고 반복적으로 갖도록 형성할 수 있다. 이에 따라, 상기 기판(100)의 상기 소자영역(10) 및 상기 배선영역(20)은 주름진 표면을 가질 수 있다. 상기 소자영역(10)을 주름지게 형성하더라도, 상기 전자소자는 후속 공정에서 형성되는 상기 고분자 패턴(102a) 상에 형성되기 때문에 외부의 압력으로부터 상기 전자소자의 손상을 예방할 수 있다. 상기 기판(100)을 주름지게 형성하는 방법은 이에 한정하지 않는다.
도 3b를 참조하면, 상기 기판(100) 상에 고분자막(102)을 형성하고, 상기 고분자막(102) 상에 상기 포토레지스트 패턴(104)을 형성한다. 상세하게, 상기 포토레지스트 패턴(104)은 상기 기판(100)의 상기 소자영역(10) 상에 형성될 수 있다.
도 3c를 참조하면, 상기 포토레지스트 패턴(104)에 노출된 상기 고분자막(102)을 식각하여 고분자 패턴(102a)을 형성한다. 상기 고분자막(102)이 식각되는 영역은 상기 기판(100)의 상기 배선영역(20) 상에 형성된 상기 고분자막(102)의 일부분이다. 이에 따라, 상기 기판(100)의 상기 배선영역(20)은 노출될 수 있다.
도 3d를 참조하면, 상기 포토레지스트 패턴(104)을 제거한다. 상기 포토레지스트 패턴(104)은 에싱 공정으로 제거될 수 있다. 이후의 후속 공정에 관한 설명은 도 2f 내지 도 2i와 동일하므로 생략하도록 한다.
도 4a 내지 도 4i는 본 발명의 다른 실시예에 따른 전자회로의 제조 방법에 관한 것으로, 도 1의 I-I'방향으로 자른 단면도들이다. 설명의 간결함을 위해, 도 4a 내지 도 4i에 도시된 다른 실시예에서, 일 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 4a를 참조하면, 제 1 기판(200) 상에 차례로 희생막(202), 상기 고분자막(102) 및 상기 포토레지스트 패턴(104)을 형성한다. 상기 제 1 기판(200)은 예를 들어, 실리콘 기판 또는 유리 기판과 같은 단단한 물질로 구성될 수 있다.
상기 희생상기 희생막(202)은 예를 들어, PMMA(Poly(methylmethacrylate)), 포토레지스막(202)은 물 또는 용매로 제거가 가능한 물질을 포함할 수 있다. 터(Photoresistor), 또는 PEDOT (Poly(3, 4-ethylenedioxythiophene))를 포함할 수 있다.
도 4b를 참조하면, 상기 포토레지스트 패턴(104)을 식각 마스크로 사용하여 상기 고분자막(102)을 패터닝하여, 상기 희생막(202) 상에 상기 고분자 패턴(102a)을 형성한다. 상기 고분자 패턴(102a) 상에 남은 상기 포토레지스트 패턴(104)은 제거된다.
도 4c를 참조하면, 상기 희생막(202) 상에 제 2 기판(204)을 형성한다. 상기 제 2 기판(204)은 상기 고분자 패턴(102a)을 덮도록 형성될 수 있다. 상기 제 2 기판(204)은 신축성 탄성중합체 물질을 포함할 수 있으며, 예를 들어 PDMS(Poly-dimethyllesilloxane) 기판일 수 있다. 상기 제 2 기판(204)은 상기 희생막(202) 상에 상기 신축성 탄성중합체 물질을 직접 도포, 스핀코팅, 바코팅, 또는 프린팅 공정을 통해 코팅하고, 열처리 공정을 실시하여 경화시켜 형성될 수 있다. 상기 열처리 공정은 상기 제 2 기판(204)의 탄성의 특성을 유지하는 정도로 진행될 수 있으며, 상기 열처리 온도는 약 300°C 이하일 수 있다.
도 1 및 도 4d를 참조하면, 상기 제 2 기판(204)을 상기 희생막(202)으로부터 분리시킬 수 있다. 예를 들어, 상기 희생막(202)을 선택적으로 녹이는 용매를 사용하여 상기 희생막(202)을 녹이거나(예를 들어, 습식 식각), 또는 상기 제 2 기판(204)과 상기 희생막(202) 사이에 결합 에너지를 제거(예를 들어, 레이저 리프트 오프)함으로써 상기 제 2 기판(204)과 상기 희생막(202)을 분리할 수 있다.
상기 희생막(202)에 분리된 상기 제 2 기판(204)은 매립된 상기 고분자 패턴(102a)을 포함할 수 있다. 상기 고분자 패턴(102a)의 바닥면 및 측면은 상기 제 2 기판(204) 내에 매립되고, 상기 고분자 패턴(102a)의 상부면은 상기 제 2 기판(204)의 표면에 노출될 수 있다. 상기 제 2 기판(204)은 상기 소자영역(10)과 상기 배선영역(20)을 포함한다. 상기 소자영역(10)은 상기 제 2 기판(204)에서 상기 고분자 패턴(102a)에 매립된 영역이고, 상기 배선영역(20)은 상기 고분자 패턴(102a)이 매립되지 않은 상기 제 2 기판(204)의 나머지 영역이다.
도 1 및 도 4e를 참조하면, 상기 제 2 기판(204)의 상기 배선영역(20)에 국부적으로 주름진 표면을 갖도록 형성한다. 상세하게, 상기 배선영역(20)의 표면은 오목한 표면과 볼록한 표면을 교대로 그리고 반복적으로 가질 수 있다.
도 1 및 도 4f를 참조하면, 상기 제 2 기판(204)의 상기 배선영역(20) 상에 상기 금속 배선(106)을 형성한다. 상기 금속 배선(106)은 상기 배선영역(20) 상에 컨포말하게 형성되어, 상기 배선영역(20)의 표면과 동일한 프로파일(profile)을 갖도록 형성될 수 있다. 상기 금속 배선(106)은 상기 배선영역(20)의 표면으로부터 상기 고분자 패턴(102a)의 상부면으로 연장되도록 형성될 수 있다.
상기 금속 배선(106)이 형성된 상기 고분자 패턴(102a) 상에 상기 소오스 전극(108) 및 상기 드레인 전극(109)을 형성한다. 상기 소오스 전극(108) 및 상기 드레인 전극(109)은 전기적으로 서로 분리되도록 형성될 수 있다.
도 1, 도 4g 내지 도 4i를 참조하면, 상기 소오스 전극(108) 및 상기 드레인 전극(109) 상에 상기 반도체층(112)이 형성된다.
상기 반도체층(112) 상에 상기 게이트 절연층(114)을 형성하고, 상기 게이트 절연층(114)을 관통하는 비아 홀들(116)을 형성한다.
상기 비아 홀들(116) 사이의 상기 게이트 절연층(114) 상에 게이트 전극(118)을 형성한다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (17)

  1. 소자영역 및 소자영역을 제외한 배선영역을 포함하는 기판을 준비하는 것;
    상기 기판 상에 고분자막을 형성하는 것;
    상기 고분자막을 패터닝하여 상기 소자영역에 고분자 패턴을 형성하는 것;
    상기 고분자 패턴 상에 전자소자를 형성하는 것; 및
    상기 배선영역 상에 금속 배선을 형성하는 것을 포함하되,
    상기 금속 배선은 상기 배선영역 상에 컨포말하게 형성되고, 상기 고분자 패턴의 상부면으로 연장되어 상기 고분자 패턴과 상기 전자소자 사이에 제공되는 전자회로의 제조 방법.
  2. 제 1 항에 있어서,
    상기 고분자막을 패터닝하여 상기 고분자 패턴을 형성하는 것은,
    상기 고분자막 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴에 노출된 상기 고분자막의 일부를 식각하는 것;
    상기 포토레지스트 패턴을 선택적으로 제거하는 것; 및
    상기 고분자 패턴을 경화하기 위해 열처리 공정을 진행하는 것을 포함하는 전자회로의 제조 방법.
  3. 제 1 항에 있어서,
    상기 고분자막은 폴리이미드(polyimide)를 포함하는 전자회로의 제조 방법.
  4. 제 1 항에 있어서,
    상기 전자소자를 형성하기 전에, 상기 기판의 배선영역에 오목한 표면과 볼록한 표면을 교대로 그리고 반복적으로 갖도록 형성하는 것을 포함하는 전자회로의 제조 방법.
  5. 제 1 항에 있어서,
    상기 금속 배선은 오목한 표면과 볼록한 표면을 교대로 그리고 반복적으로 가지도록 형성되는 전자회로의 제조 방법.
  6. 제 5 항에 있어서,
    상기 고분자 패턴의 일측면으로 연장된 상기 금속 배선과 상기 고분자 패턴의 타측면으로 연장된 상기 금속 배선은 서로 이격되도록 형성되는 전자회로의 제조 방법.
  7. 제 6 항에 있어서,
    상기 고분자 패턴은 서로 마주보는 제 1 고분자 패턴 및 제 2 고분자 패턴을 포함하되,
    상기 제 1 고분자 패턴의 일측면 상으로 연장된 상기 금속 배선과 상기 제 2 고분자 패턴의 타측면 상으로 연장된 상기 금속 배선은 전기적으로 연결되어, 상기 제 1 고분자 패턴 상에 형성된 전자회로와 상기 제 2 고분자 패턴 상에 형성된 전자회로는 전기적으로 연결되는 전자회로의 제조 방법.
  8. 제 1 항에 있어서,
    상기 전자소자를 형성하는 것은,
    상기 고분자 패턴 상에 소오스 전극 및 드레인 전극을 형성하는 것;
    상기 소오스 전극 및 상기 드레인 전극 상에 반도체층을 형성하는 것;
    상기 고분자 패턴 상에 상기 소오스 전극, 상기 드레인 전극 및 상기 반도체층을 덮는 게이트 절연층을 형성하는 것; 및
    상기 게이트 절연층 상에 게이트 전극을 형성하는 것을 포함하는 전자회로의 제조 방법.
  9. 제 1 항에 있어서,
    상기 기판을 준비하는 것은 상기 기판의 일부 영역에 오목한 표면과 볼록한 표면을 교대로 그리고 반복적으로 갖는 배선영역과 상기 배선영역에 의해 정의되는 소자영역을 형성하는 것을 포함하는 전자회로의 제조 방법.
  10. 제 9 항에 있어서,
    상기 소자영역은 평평한 표면 또는 오목한 표면과 볼록한 표면을 교대로 그리고 반복적으로 갖는 전자회로의 제조 방법.
  11. 제 10 항에 있어서,
    상기 고분자막을 패터닝하여 상기 고분자 패턴을 형성하는 것은,
    상기 기판의 상기 소자영역 상에 포토레지스트 패턴을 형성하여 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 기판의 상기 배선영역 상에 형성된 상기 고분자막의 일부분을 식각하는 것을 포함하는 전자회로의 제조 방법.
  12. 제 1 기판을 준비하는 것;
    상기 제 1 기판 상에 희생막 및 고분자막을 차례로 형성하는 것;
    상기 고분자막을 패터닝하여 상기 희생막 상에 고분자 패턴을 형성하는 것;
    상기 희생막 상에 상기 고분자 패턴을 덮는 제 2 기판을 형성하는 것, 상기 제 2 기판은 상기 고분자 패턴이 형성된 소자영역 및 상기 소자영역을 제외한 배선영역을 포함하고;
    상기 제 2 기판을 상기 희생막으로부터 분리하여 상기 고분자 패턴이 매립된 상기 제 2 기판을 형성하는 것;
    상기 고분자 패턴 상에 전자소자를 형성하는 것; 및
    상기 제 2 기판의 상기 배선영역 상에 금속 배선을 형성하는 것을 포함하되,
    상기 금속 배선은 상기 배선영역 상에 컨포말하게 형성되고 상기 고분자 패턴의 표면으로 연장되어 상기 전자소자와 전기적으로 연결되는 전자회로의 제조 방법.
  13. 제 12 항에 있어서,
    상기 고분자 패턴은 경화된 폴리이미드(polyimide)로 구성된 전자회로의 제조 방법.
  14. 제 12 항에 있어서,
    상기 제 2 기판을 형성하는 것은,
    상기 희생막 상에 신축성 탄성중합체 물질을 도포하는 것; 및
    상기 신축성 탄성 중합체 물질을 열처리 공정을 통해 경화시키는 것을 포함하는 전자회로의 제조 방법.
  15. 제 14 항에 있어서,
    상기 신축성 탄성 중합체 물질은 PDMS(Poly-dimethyllesilloxane)인 전자회로의 제조 방법.
  16. 제 12 항에 있어서,
    상기 전자소자를 형성하기 전에, 상기 제 2 기판의 배선영역에 교대로 그리고 반복적으로 갖는 오목한 표면과 볼록한 표면을 형성하는 것을 포함하는 전자회로의 제조 방법.
  17. 삭제
KR1020130144635A 2013-11-26 2013-11-26 전자회로의 제조 방법 KR102104311B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130144635A KR102104311B1 (ko) 2013-11-26 2013-11-26 전자회로의 제조 방법
US14/259,042 US9177821B2 (en) 2013-11-26 2014-04-22 Method of fabricating electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130144635A KR102104311B1 (ko) 2013-11-26 2013-11-26 전자회로의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150061159A KR20150061159A (ko) 2015-06-04
KR102104311B1 true KR102104311B1 (ko) 2020-04-27

Family

ID=53183010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130144635A KR102104311B1 (ko) 2013-11-26 2013-11-26 전자회로의 제조 방법

Country Status (2)

Country Link
US (1) US9177821B2 (ko)
KR (1) KR102104311B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102296452B1 (ko) * 2016-02-26 2021-09-03 한국전자통신연구원 연신성 기판, 전자 장치 및 이를 제조하는 방법
KR102455039B1 (ko) * 2016-03-18 2022-10-17 삼성디스플레이 주식회사 신축성 디스플레이 장치
US10121990B2 (en) 2016-04-28 2018-11-06 Electronics And Telecommunications Research Institute Organic light emitting devices and methods of fabricating the same
US11109479B2 (en) * 2017-10-12 2021-08-31 Dai Nippon Printing Co., Ltd. Wiring board and method for manufacturing wiring board
WO2019074111A1 (ja) * 2017-10-12 2019-04-18 大日本印刷株式会社 配線基板及び配線基板の製造方法
US10959326B2 (en) * 2017-11-07 2021-03-23 Dai Nippon Printing Co., Ltd. Stretchable circuit substrate and article
KR102433137B1 (ko) * 2018-05-03 2022-08-19 한국전자통신연구원 신축성 전자 장치 및 그 제조 방법
CN111050461B (zh) * 2018-10-12 2021-01-22 昆山工研院新型平板显示技术中心有限公司 电子装置及其制作方法
KR20210087476A (ko) 2018-10-31 2021-07-12 다이니폰 인사츠 가부시키가이샤 배선 기판 및 배선 기판의 제조 방법
CN110992832B (zh) * 2019-12-18 2021-10-08 厦门天马微电子有限公司 一种可拉伸显示面板和可拉伸显示装置
US11706946B2 (en) 2020-03-03 2023-07-18 Electronics And Telecommunications Research Institute Stretchable display device
KR102436830B1 (ko) * 2020-03-03 2022-08-29 한국전자통신연구원 신축성 디스플레이 장치
KR20220013775A (ko) * 2020-07-27 2022-02-04 삼성전자주식회사 연신 소자, 표시 패널, 센서 및 전자 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236243B1 (ko) * 2008-11-03 2013-02-28 엘지디스플레이 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
US20100207301A1 (en) * 2009-02-17 2010-08-19 Suh Kahp Yang Method of forming fine channel using electrostatic attraction and method of forming fine structure using the same
KR101181602B1 (ko) * 2009-05-13 2012-09-10 한양대학교 산학협력단 표면 굴곡을 가지는 기판에 패턴을 형성하는 방법

Also Published As

Publication number Publication date
US9177821B2 (en) 2015-11-03
US20150147854A1 (en) 2015-05-28
KR20150061159A (ko) 2015-06-04

Similar Documents

Publication Publication Date Title
KR102104311B1 (ko) 전자회로의 제조 방법
US10629744B2 (en) Electronic device and method for fabricating the same
KR102074705B1 (ko) 신축성 기판의 제조 방법 및 이에 의해 제조된 신축성 기판
US9040337B2 (en) Stretchable electronic device and method of manufacturing same
WO2016183899A1 (zh) 无边框显示装置及其制作方法
KR20140060822A (ko) 신축성 박막트랜지스터의 제조방법
KR20150069079A (ko) 신축성 소자 및 그의 제조방법
JP2008529273A5 (ko)
JP2016213468A5 (ko)
KR102175353B1 (ko) 반도체 소자 및 그 제조 방법
JP2006352087A5 (ko)
US20140077297A1 (en) Thin film transistor and method of fabricating the same
TW201535551A (zh) 晶片封裝體及其製造方法
KR20160096766A (ko) 신축성 투명 전극 및 이에 제조 방법
JP4730275B2 (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR101547257B1 (ko) 접을 수 있는 전자장치의 제조 방법 및 이를 적용한 전자장치
US20170053894A1 (en) Method for manufacturing stretchable wire and method for manufacturing stretchable integrated circuit
TWI559827B (zh) 可撓式電子模組及其製造方法
JP2016096171A5 (ko)
KR102333170B1 (ko) 신축성 배선의 제조 방법 및 신축성 집적회로의 제조 방법
JP6005204B1 (ja) 薄膜トランジスタの製造方法、および薄膜トランジスタ
JP2006140506A5 (ko)
JP2007035904A5 (ko)
JP6050414B2 (ja) 薄膜トランジスタの製造方法、および薄膜トランジスタ
KR101098560B1 (ko) 플렉서블 소자 제조방법 및 이에 의하여 제조된 플렉서블 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant