JP2020053443A - 半導体ウェハの製造方法 - Google Patents

Abstract

【課題】ウェハのたわみを低減することができる半導体ウェハの製造方法を提供する。【解決手段】基板１０の表面側に配線層１２を形成することと、配線層１２を形成することの後に、基板１０の表面側に、配線層１２を覆う保護膜１３を形成することと、保護膜１３を形成することの後に、基板１０の外周部に形成された保護膜１３を除去することと、保護膜１３を除去することの後に、基板１０の表面側を固定して裏面を加工することと、を備え、保護膜１３を除去することでは、保護膜１３の除去によって基板１０の表面に形成されるテラス領域１ａの幅を０．７ｍｍ以下とする。【選択図】図３

Description

本発明は、半導体ウェハの製造方法に関するものである。

半導体装置の製造工程では、ウェハ表面にパターンを形成した後に、ウェハ裏面を加工することがある。例えば圧力センサの製造工程では、ウェハ表面にピエゾ抵抗等を形成した後に、裏面の一部を除去してダイアフラムを形成し、ウェハを裏面から研削して薄肉化し、このウェハ裏面に、圧力導入孔が形成された台座ウェハを接合する。

このようにウェハ裏面を加工する場合、ウェハ表面に形成したパターンをレジスト等の保護膜によって保護した後に、ウェハ表面をテープ等に貼り付けて固定する。この保護膜がウェハ裏面に回り込み付着すると、別のウェハを接合する際に、裏面に付着した保護膜が核となってボイドが発生し、歩留まりの低下によりチップコストが増加する。そのため、従来、ウェハ外周部に形成された保護膜を、サイドリンスや外周露光などで除去している（例えば、特許文献１参照）。

特開２０１８−７８１４９号公報

このように保護膜を除去すると、ウェハ表面の外周部に段差が生じる。そして、ウェハ表面をテープ等に貼り付けときに、この段差によってウェハがたわむ。この状態でウェハを薄肉化すると、ウェハの裏面側が均一に研削されず、ウェハの厚さが不均一になる。そのため、ウェハの裏面に別のウェハを接合した場合に、ウェハ外周部にボイドが発生するおそれがある。

本発明は上記点に鑑みて、ウェハのたわみを低減することができる半導体ウェハの製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、半導体ウェハの製造方法であって、基板（１０）の表面側に配線層（１２）を形成することと、配線層を形成することの後に、基板の表面側に、配線層を覆う保護膜（１３）を形成することと、保護膜を形成することの後に、基板の外周部に形成された保護膜を除去することと、保護膜を除去することの後に、基板の表面側を固定して裏面を加工することと、を備え、保護膜を除去することでは、保護膜の除去によって基板の表面に形成されるテラス領域（１ａ）の幅を０．７ｍｍ以下とする。

このように保護膜を除去することで、基板の表面をテープ等に貼り付けたときに、基板のうちテープ等から浮く部分の幅が小さくなるため、基板のたわみを低減することができる。

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

第１実施形態にかかる半導体ウェハの断面図である。 第１実施形態にかかる半導体ウェハの平面図である。 第１実施形態にかかる半導体ウェハの製造工程を示す断面図である。 ボイドが発生する様子を示す断面図である。 比較例における半導体ウェハの製造工程を示す断面図である。 テラス幅とボイド発生率との関係を示す図である。

以下、本発明の実施形態について図に基づいて説明する。

（第１実施形態）
第１実施形態について説明する。図１に示す本実施形態の半導体ウェハは、例えば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。具体的には、本実施形態の半導体ウェハは、圧力センサ、加速度センサ、角速度センサ等に用いられる検出素子を構成するものである。

本実施形態の半導体ウェハは、図１に示すように、Ｓｉ等の半導体材料で構成された積層基板１と、積層基板１に接合された台座ウェハ２とを備える。積層基板１は、基板１０と、基板１０の表面１０ａに形成された絶縁層１１と、絶縁層１１の表面に形成された配線層１２と、配線層１２を覆う保護膜１３とを備え、台座ウェハ２は、基板１０の裏面１０ｂに接合されている。

絶縁層１１は、ＳｉＯ_２等で構成されている。絶縁層１１には図示しない貫通ビアが形成されており、基板１０と配線層１２とは、この貫通ビアによって接続されている。

配線層１２は、半導体ウェハに形成される複数の半導体素子の回路等を構成する層であり、例えばＳｉなどの半導体材料により構成されている。例えば、半導体ウェハに圧力センサが形成される場合には、ピエゾ抵抗等が配線層１２によって構成される。なお、図１では、１つの配線層１２を図示しているが、多層配線によって回路が構成されていてもよい。保護膜１３は、配線層１２を保護するものであり、例えばレジスト、酸化膜、窒化膜等で構成される。

台座ウェハ２は、例えばＳｉなどの半導体材料により構成されている。半導体ウェハに圧力センサが形成される場合には、基板１０の一部が裏面側から除去されてダイアフラムが形成され、台座ウェハ２には、基板１０の一部が除去されることによって形成された空間に圧力媒体を導入するための導入孔が形成される。

図１、図２に示すように、積層基板１の外周部には、絶縁層１１が保護膜１３から露出したテラス領域１ａが形成されている。なお、図２では、オリエンタルフラットが形成された半導体ウェハを図示しているが、半導体ウェハにノッチが形成されていてもよい。

保護膜１３は、配線層１２を端部まで覆うように形成されており、テラス領域１ａは、配線層１２を囲むように形成されている。

なお、基板１０は、後述する本実施形態の半導体ウェハの製造工程において、表面１０ａの反対側から研削されることにより薄肉化される結果、研削された面が裏面１０ｂとなり、表裏の関係にある表面１０ａと裏面１０ｂとを有することとなる。

本実施形態の半導体ウェハの製造方法について、図３を参照して説明する。図３（ａ）に示す工程では、基板１０を用意し、熱酸化などによって表面１０ａに絶縁層１１を形成する。続けて、Ｓｉ等よりなる板状の配線層１２を用意し、配線層１２と、絶縁層１１が形成された基板１０とを熱処理を用いて貼り合わせる。そして、基板１０の表面１０ａ側と側面１０ｃ側に保護膜１３を形成する。具体的には、基板１０の側面１０ｃと、絶縁層１１と、配線層１２を覆うように、保護膜１３を形成する。

このように保護膜１３が形成された状態で図３（ｃ）、（ｄ）に示す工程を行うと、図４（ａ）に示すように、側面１０ｃに形成された保護膜１３が裏面１０ｂに回り込んで付着し、基板１０に台座ウェハ２を接合したときに、図４（ｂ）に示すように、裏面１０ｂに付着した保護膜１３が核となってボイドが発生するおそれがある。

このようなボイドの発生を抑制するために、図３（ｂ）に示す工程では、基板１０の外周部に形成された保護膜１３を除去してテラス領域１ａを形成する。このとき、テラス幅が十分に小さくなるように、保護膜１３を除去する。

保護膜１３を除去する方法としては、サイドリンスや外周露光などの方法を用いることができるが、外周露光を用いることで、サイドリンスを用いる場合よりも精度よくテラス幅を制御することができる。

図３（ｃ）に示す工程では、基板１０を裏面側から加工する。具体的には、基板１０の表面側をテープ３に貼り付けて固定し、裏面側を研削して基板１０を薄肉化する。これにより、基板１０に平坦な研削面とされた裏面１０ｂが形成される。なお、半導体ウェハに圧力センサを形成する場合には、基板１０の研削を行う前に、基板１０の裏面側の一部をエッチングにより除去し、ダイアフラムを形成する。

図３（ｄ）に示す工程では、薄肉化された基板１０からテープ３を剥がす。その後、台座ウェハ２を裏面１０ｂに接合することで、図１に示すような半導体ウェハが製造される。

図３（ａ）に示す工程の後、保護膜１３を除去する際に、図５（ａ）に示すようにテラス幅を大きくすると、基板１０の表面側に生じた段差によって、基板１０をテープ３に貼り付けたときに、図５（ｂ）に示すように基板１０がたわむ。この状態で基板１０を薄肉化すると、基板１０の裏面側が均一に研削されず、図５（ｃ）に示すように、基板１０の厚さが不均一になる。そのため、基板１０の裏面１０ｂに台座ウェハ２を接合したときに、図５（ｄ）に示すように、半導体ウェハの外周部にボイドが発生するおそれがある。

これに対して、本実施形態では、図３（ｂ）に示す工程でテラス幅を十分に小さくすることで、図３（ｃ）に示す工程で基板１０をテープ３に貼り付けたときに、基板１０のうちテープ３から浮く部分の幅が小さくなる。これにより、基板１０のたわみを低減し、ボイドの発生を抑制することができる。

本発明者らが行った実験によれば、図６に示すように、テラス幅を０．９ｍｍ以下、特に０．７ｍｍ以下とすることで、ボイドの発生を抑制することができる。なお、ここでは、図２に示す幅Ｗをテラス幅としている。すなわち、表面１０ａの法線方向から見て基板１０の外郭から基板１０の中心へ向かう方向を中心方向として、テラス領域１ａの中心方向における幅をテラス幅としている。また、基板１０の厚さを２５０μｍ以上とし、保護膜１３の厚さを６．４μｍ程度として実験を行ったが、基板１０等の厚さはこれに限定されない。

また、図３（ｂ）に示す工程においては、少なくとも基板１０の側面１０ｃ側に形成された保護膜１３を除去すればよい。すなわち、基板１０の表面１０ａ側に形成された保護膜１３を残して、側面１０ｃおよび絶縁層１１の側面に形成された保護膜１３のみを除去し、絶縁層１１のうち基板１０とは反対側の表面の全体が保護膜１３によって覆われた状態を維持してもよい。この場合、テラス幅は０ｍｍとなる。このようにテラスレス構造とすることで、基板１０のたわみをさらに抑制することができる。

一方、テラス幅があまりに小さいと、保護膜１３が裏面１０ｂに回り込み、付着するおそれがある。本発明者らの検討によれば、テラス幅を０．３ｍｍ以上とすることで、保護膜１３の回り込みを抑制することができる。

（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。

１０ 基板
１２ 配線層
１３ 保護膜

Claims (2)

1. 半導体ウェハの製造方法であって、
   基板（１０）の表面側に配線層（１２）を形成することと、
   前記配線層を形成することの後に、前記基板の表面側に、前記配線層を覆う保護膜（１３）を形成することと、
   前記保護膜を形成することの後に、前記基板の外周部に形成された前記保護膜を除去することと、
   前記保護膜を除去することの後に、前記基板の表面側を固定して裏面を加工することと、を備え、
   前記保護膜を除去することでは、前記保護膜の除去によって前記基板の表面側に形成されるテラス領域（１ａ）の幅を０．７ｍｍ以下とする半導体ウェハの製造方法。
2. 前記保護膜を形成することでは、前記基板の表面側および側面側に前記保護膜を形成し、
   前記保護膜を除去することでは、前記基板の表面側が前記保護膜によって覆われた状態が維持されるように、前記基板の側面側に形成された前記保護膜を除去する請求項１に記載の半導体ウェハの製造方法。

Images