JP5406081B2

JP5406081B2 - 半導体装置の製造方法

Info

Publication number: JP5406081B2
Application number: JP2010058112A
Authority: JP
Inventors: 正史吉田
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2010-03-15
Filing date: 2010-03-15
Publication date: 2014-02-05
Anticipated expiration: 2030-03-15
Also published as: JP2011191198A

Description

本発明は、錘部と、錘部を開口部を挟んで囲むように配置された外枠支持部と、錘部と支持部とを連結する梁部とを備える加速度センサ等の半導体装置の製造方法に関するものである。

半導体装置の１つであるＭＥＭＳ(Micro Electro Mechanical System)は、機械要素部材、センサ、アクチュエータ、及び電子回路を１つのシリコン基板、ガラス基板、有機材料等の基板上に集積化したデバイスである。ＭＥＭＳデバイスとしては、例えば、圧力センサ、触覚センサ、慣性センサ（加速度センサ、ジャイロセンサ）、化学センサ等が知られている。

例えば、ＭＥＭＳデバイスの１つであるピエゾ抵抗式の加速度センサは、小型、簡便、大量生産が可能であることから、広く使用されている。

ピエゾ抵抗式の加速度センサは、例えば、錘部と、この錘部に対し開口部をおいて外枠として配置された支持部と、その錘部と支持部とを連結する梁部と、この梁部上に形勢されたピエゾ抵抗体等により構成されている。ピエゾ抵抗式では、梁部に掛かる応力によってピエゾ抵抗体の抵抗値が変化し、この抵抗値変化を周辺回路でブリッジ回路を形成して電圧変化として検出する方式である。

図１(a)〜(e)は、従来のＭＥＭＳデバイスとしてピエゾ抵抗式の加速度センサの製造方法を工程毎の断面構造として概略的に示している。このピエゾ抵抗式の加速度センサは、(a)ウエハ表面の加工工程、(b)ウエハ裏面の加工工程、(c)酸化膜の除去工程、(d)レジスト除去工程及び(e)保護ガラス接合工程により製造される。これらの工程(a)〜(e)は図１の(a)〜(e)に各々対応している。

(a) ウエハ表面（活性層）の加工工程
かかるピエゾ抵抗式加速度センサのウエハとしては、図１(a)に示したように例えば、ＳＯＩ(Silicon on insulator)ウエハＡが用いられる。ＳＯＩウエハＡは、例えば、厚さ３００μｍ〜６００μｍのシリコン（Ｓｉ）の支持基板１と、酸化膜２と、シリコンの活性層３とによる積層構造からなる。酸化膜２は支持基板１上にＣＶＤ法（化学的気相成長法）等により形成される。活性層３は酸化膜２の形成後に、酸化膜２上に形成される。更に、活性層３中に複数のピエゾ抵抗体６が形成され、これら複数のピエゾ抵抗体６はアルミニュウム（ＡＬ）等の配線４により結線された後、配線４はパッシベーション膜５によって覆われる。なお、ＳＯＩウエハＡ、配線４、パッシベーション膜５及びピエゾ抵抗体６からなる部分をセンサ本体と称する。

(b) ウエハ裏面の加工工程
裏面側の支持基板１をエッチングする場合には、先ず、表面側の活性層３上がホトレジスト（感光性樹脂）からなる保護膜レジスト７で覆われる。その後、センサ本体が図１(b)に示すように反転される。表面側になった支持基板１にはパターン形成用レジスト８が形成され、その後、プラズマエッチング法を用いた高密度プラズマ９により、レジスト８をマスクにして支持基板１が数百ミクロン単位でエッチングされる。この時、残された支持基板１間の側壁にはＣ−Ｆ系のデポ膜１０が生成される。

(c) 酸化膜の除去工程
支持基板１がエッチングされた後、酸化膜２が露出するので、露出部分の酸化膜２は、図１(c)に示すようにフッ素系プラズマｌｌによるドライエッチングで除去される。酸化膜２が無くなると、加速度センサの錘部１２が形成され、ピエゾ抵抗体６を有する活性層３により梁部が形成される。

(d) 表面及び裏面のレジスト除去工程
次に、表面のパターン形成用レジスト８と裏面の活性層３上の保護レジスト７とがＯ２プラズマアッシング１３により各々除去される。

(e) 保護ガラス接合工程
更に、センサ本体を反転させ、錘部１２を外枠として囲む支持基板１の残りである支持部１２ａの表面が保護ガラス１４と樹脂製のクッション材１５を介して接合される。錘部１２の端部と保護ガラス１４との間には隙間１７ができる。

この状態までセンサ本体が作製できれば、錘部１２を中心に支えている活性層３からなる梁部の収縮や捩れをピエゾ抵抗体６が感知し、ピエゾ抵抗体６の抵抗値の変化をアルミ配線４からブリッジ回路を介して加速度を電圧として検出することができる。

特開２００７−１４４９１５号公報

図２(a)〜(c)は、上記の従来の加速度センサの製造方法の課題を示すための製造工程図である。

図２(a)は加速センサの保護ガラス接合工程後の構造を示している。ここでは、支持基板１を数百ミクロンエッチングすることで発生するＣ−Ｆ系のデポ膜１０が、錘部１２の側壁や、支持部１２ａの開口部側の側壁に付着したまま存在する。

図２(b)は、保護ガラス接合工程後の加速センサ自体に振動１６を与えた状態を示している。この時、振動１６により上記の側壁に付着していたデポ膜１０は部分的に剥がれ、保護ガラス１４上に落ちる。

図２(c)は、更に振動１６を与え続けた状態を示す。この時、保護ガラス１４上に落ちたデポ膜１０は、錘部１２と保護ガラス１４との隙間１７に入り込むことが生じる。

ピエゾ抵抗式の加速度センサの場合には、図２(c)に示すように、可動部である錘部１２が、デポ膜１０の挟まりで可動不良となれば、加速度を検知できなくなるため不良品となり、センサ本体の歩留りが低下する。また、出荷後にも動作不良の原因に繋がる可能性があるため、対策が必要である。

この対策として、特許文献１に開示されているようにデポ膜をアッシングで除去しようとする場合や、デポ膜自体を直接エッチング除去しようとした場合には一般に非常に時間が掛かるという別の問題があった。また、デポ膜自体のエッチングを試みた場合にはデポ膜が生成される性質上、エッチング用薬品の調整が困難でもある。

そこで、本発明の目的は、短時間で確実にデポ膜を除去することができる半導体装置の製造方法を提供することである。

本発明の半導体装置の製造方法は、錘部と、前記錘部を開口部を挟んで囲むように配置された外枠支持部と、前記錘部と前記支持部とを連結する梁部とを備える半導体装置の製造方法であって、支持基板をエッチングして前記錘部と前記支持部とを形成する基板加工工程と、前記基板加工工程のエッチングで生じたデポ膜に接する前記錘部及び前記支持部各々の前記開口部側の側壁を変質させる変質工程と、前記変質工程後、前記側壁の変質箇所を前記デポ膜と共に前記錘部及び前記支持部各々から除去するデポ膜除去工程と、を備えることを特徴としている。

本発明の半導体装置の製造方法によれば、支持基板のエッチング中に発生するデポ膜に接する錘部及び支持部各々の開口部側の側壁を変質させ、側壁の変質箇所をデポ膜と共に錘部及び支持部各々から除去することにより、短時間で確実にデポ膜を除去することができる。また、デポ膜を、アッシングやウエットエッチングにより直接除去する場合と比較して、短時間で確実にデポ膜を除去することが可能となり、デバイス特性の向上を図ることができる。

従来の加速度センサの製造方法を示す断面構造図である。従来の加速度センサの製造方法の課題を示すための製造工程図である。本発明の第１の実施例として加速度センサの製造方法を示す断面構成図である。図３のデポ膜除去工程を詳細に示す断面構成図である。本発明の第２の実施例として加速度センサの製造方法を示す断面構成図である。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図３(a)〜(d)は本発明の第１の実施例としてピエゾ抵抗式の加速度センサの製造方法を示している。

図３(a)はピエゾ抵抗式の加速度センサの表面の加工工程後の断面構造を示している。この加速度センサで用いられているＳＯＩウエハＢは、例えば、厚さ３００μｍ〜６００μｍのシリコン（Ｓｉ）の支持基板２０と、絶縁用の酸化膜（ＳｉＯ_２）２１と、シリコンの活性層２２とによる積層構造からなる。酸化膜２１は支持基板２０上に形成され、活性層２２は酸化膜２１上に形成される。更に、活性層２２中に複数のピエゾ抵抗体２５が埋め込まれている。これら複数のピエゾ抵抗体２５は配線２３により結線される。配線２３は複数のピエゾ抵抗体２５の収縮を電気信号として伝えるために、メタル層を形成している。例えば、アルミニュウム（ＡＬ）をホトリソマスクによりパターン化し、それをエッチング技術にて配線２３が得られている。また、配線２３は、複数のピエゾ抵抗体２５によるブリッジ回路を形成するための配線である。その配線２３の表層には吸湿防止のためＣＶＤ法等により生成されたパッシベーション膜２４によって被覆されている。

支持基板２０をエッチングする前に、活性層２２表面には保護レジスト２６が塗布され、支持基板２０表面にはレジスト２７が塗布される。

図３(b)はピエゾ抵抗式の加速度センサの裏面の加工工程後の断面構造を示している。ホトリソ技術でレジスト２７が所定のマスクパターンとして形成され、その後、レジスト２７をマスクにしてエッチング技術で高密度プラズマ２８により支持基板２０を数百μｍのエッチングが行われる。そのエッチングされた側壁にはエッチング中に発生するデポ膜２９が付着する。このデポ膜２９の効果により、サイドエッチを防止し、加工精度が得られている。支持基板２０のエッチングによる開口部が垂直方向に貫通した後、更にドライエッチング３０によりその開口部に続いて酸化膜２１を除去することが行われる（図１(c)参照）。

酸化膜２１が除去されると、加速度センサの錘部３１、梁部２２及び外枠支持部３１ａに分離され、これにより裏面加工が終了する。この時、錘部３１や外枠支持部３１ａの側壁にはデポ膜２９が残ったままである。ここまでの工程（表面及び裏面の加工工程、並びに酸化膜の除去工程を含む）が基板加工工程である。

図３(c)はピエゾ抵抗式の加速度センサのデポ膜２９の全面除去工程時の断面構造を示している。図３(b)の裏面の加工工程後、錘部３１や外枠支持部３１ａの側壁に残ったデポ膜２９は、混合溶液３２を用いて除去される。混合溶液３２の主成分はＨＮＯ_３（硝酸）＋ＨＦ（フッ化水素）である。

図４(a)は図３(c)の錘部３１の側壁にデポ膜２９が付着していたときの１部分Ｃの拡大断面図である。センサ本体を混合溶液３２中に漬け込むと、混合溶液３２がデポ膜２９と錘部３１との隙間に浸透する。混合溶液３２に漬け込む時間は例えば、１分である。混合溶液３２の浸透により混合溶液３２中のＨＮＯ_３により錘部３１のシリコンの表面が酸化されて図４(b)に示すように酸化膜（Ｓｉ⇒ＳｉＯ_２膜層化）３７となる（変質工程）。次に、図４(c)に示すようにその酸化膜３７には混合溶液３２中のＨＦによってエッチング３８が施され、これによりデポ膜２９が酸化膜３７ごと根元から剥離される（デポ膜除去工程）。このことは外枠支持部３１ａの側壁のデポ膜２９についても同様である。

なお、センサ本体を混合溶液３２中に入れ込んでも、保護レジスト２６が活性層２２側を被覆し、マスクのレジスト２７が支持基板２０の端部を被覆しているので、混合溶液３２によりの錘部３１や外枠支持部３１ａの側壁以外の部分が影響を受けることなくデポ膜２９を除去することができる。

デポ膜２９の除去後、表面及び裏面のレジスト２６，２７をアッシングや洗浄技術により除去することが行われる（図１(d)参照）。その後、センサ本体が反転され、保護ガラス３２上に樹脂製クッション材３３を介してセンサ本体を乗せて、外枠支持部３１ａの表面が保護ガラス３２と樹脂製のクッション材３３を介して接合される（図１(e)参照）。

このようにしてセンサ本体が完成すると、センサ動作テストが実施される。図３(d)は振動３５を加えたセンサ動作テスト時の断面構造を示している。この時、デポ膜２９が保護ガラス３２と錘部３１との隙間３４に存在しないため、デポ膜２９に起因する錘部３１の可動不良は発生しない。

よって、上記の第１の実施例によれば、支持基板２０のエッチング中に発生するデポ膜２９をＨＮＯ_３＋ＨＦの混合溶液３２で除去することにより、短時間で確実にデポ膜を除去することができる。また、センサ動作テスト時に発生していた、デポ膜２９起因の錘部３１の動作不良を減らすことができる。これにより、良品歩留りが改善でき、テスト時間の短縮により処理能力を向上させることができる。また、上記の第１の実施例によれば、センサ内部の洗浄効果も得られ、デポ膜起因の保護ガラス接合不良も減少させることができる。

図５(a)〜(f)は本発明の第２の実施例としてピエゾ抵抗式の加速度センサの製造方法を示している。この第２の実施例の製造方法においては、表面加工工程、裏面加工工程、及び酸化膜除去工程が図１(a)〜(c)又は図３(a)，(b)と同様に実行されるので、その部分の説明はここでは省略される。

図５(a)はドライエッチング加工で酸化膜２１が除去された状態のセンサ本体を示している（図１(c)参照）。ドライエッチング加工後のレジスト２７及びデポ膜２９を含む表面は図５(b)の拡大図（図５(a)の符号Ｄの部分に対応）に示すようにカーボン（Ｃ）膜３９で覆われた状態になることがある。このようにカーボン膜３９で表面が覆われると、図３(c)のＨＮＯ_３＋ＨＦ混合溶液３２の浸透が阻害され、支持基板２０のシリコンとの反応に遅れを生じる可能性がある。

図５(c)は酸化膜除去工程後のハーフアッシング工程を示している。ハーフアッシング工程では、酸化膜除去工程後のセンサ本体の表面に付着したカーボン膜３９を、図５(d)の拡大図（図５(c)の符号Ｅの部分に対応）に示すように、０２プラズマ４０を利用して（Ｃ＋０_２＝ＣＯ_２ガス４１）除去することが行われる。ただし、この工程ではハーフアッシングのみで、レジスト２７を完全にレジスト除去まで行うと、デポ膜除去時のレジスト保護ができなくなるので表面を軽くエッチングするだけで良い。

図５(e)，(f)はハーフアッシング工程後の界面活性剤浸漬工程を説明している。この界面活性剤浸漬工程では、更に加工表面を親水性に保つために、界面活性剤４３に浸漬させることが行われる。これにより、図５(f)に示すように、センサ内に滞留する気泡４２を瞬時に押し出し、内面を親水性で保つため、ＨＮＯ３＋ＨＦ混合溶液３２の浸透率を促進することができる。

その後は、図３(c)のデポ膜２９の全面除去工程、図１(d)の表面及び裏面のレジスト２６，２７の除去工程、そして、図１(e)の保護ガラス接合工程が実行される。これらの工程については上記した通りであるので、ここでの説明は省略される。

このように第２の実施例によれば、ＨＮＯ３＋ＨＦ混合溶液によるデポ膜除去工程の前に、ハーフアッシング工程と界面活性剤浸漬工程とを追加することによりシリコンからなる支持基板のＨＮＯ３＋ＨＦ混合溶液に対する反応を促進し、良好なデポ膜除去効果が得られる。この結果、センサ動作テスト時に発生していたデポ膜２９起因の錘部３１の動作不良を更に減らすことができる。

本発明の第１及び第２の実施例における加速度センサの構成や製造方法は、図示以外の構成や、製造工程、使用材料等に変更しても良い。また、第１及び第２の実施例で説明している加速度センサの裏面加工方法も加速度センサ以外のデバイス製造方法にも適用が可能である。従って、本発明のウエハの裏面エッチング方法は、ＭＥＭＳ製造工程における裏面エッチングデポ膜除去方法全般に適用でき、半導体製造工程においても適用が可能である。

なお、上記した各実施例では、混合液体は第１の成分であるＨＮＯ_３（硝酸）と第２の成分であるＨＦ（フッ化水素）とを含む液体であるとしたが、これに限定されず、他の混合液体でも良いことは勿論である。

また、上記した各実施例では、図３において酸化膜２１を除去した後にデポ膜２９を除去することが行われているが、逆に、酸化膜２１を残した状態でデポ膜２９を剥離させても良い。酸化膜２１を残した状態でデポ膜２９に対する剥離のためのエッチングを行うことにより、酸化膜２１とデポ膜２９との剥離のためのエッチングを同一工程で実行可能となる。なお、このとき、錘部３１及び外枠支持部３１ａ各々とデポ膜２９との間に形成する酸化膜は、酸化膜２１よりも薄い膜とすることが好ましい。そのようにすることによりデポ膜２９が剥れた後も酸化膜２１を除去するためにＨＦに浸すこととなるが、この場合、酸化膜２１を除去するためのエッチングが、剥離して開口部底面に落ちたデポ膜２９を洗浄する効果をも奏することとなる。

１，２０支持基板
２，２１酸化膜
３，２２活性層
４，２３配線
５，２４パッシベーション膜
６，２５ピエゾ抵抗体
１０，２９デポ膜
１２，３１錘部
１２ａ，３１ａ支持部
３２混合溶液

Claims

錘部と、前記錘部を開口部を挟んで囲むように配置された外枠支持部と、前記錘部と前記支持部とを連結する梁部とを備える半導体装置の製造方法であって、
支持基板をエッチングして前記錘部と前記支持部とを形成する基板加工工程と、
前記基板加工工程のエッチングで生じたデポ膜に接する前記錘部及び前記支持部各々の前記開口部側の側壁を変質させる変質工程と、
前記変質工程後、前記側壁の変質箇所を前記デポ膜と共に前記錘部及び前記支持部各々から除去するデポ膜除去工程と、を備えることを特徴とする半導体装置の製造方法。
前記変質工程は混合液体を前記デポ膜を介して前記前記錘部及び前記支持部各々の前記側壁まで浸透させて前記混合液体中の第１の成分によって前記側壁を変質させ、
前記デポ膜除去工程は前記混合液体中の第２の成分によって前記側壁の変質箇所を前記錘部及び前記支持部各々から剥離させることを特徴とする請求項１記載の半導体装置の製造方法。
前記混合液体の前記第１の成分はＨＮＯ_３（硝酸）であり、前記第２の成分はＨＦ（フッ化水素）であることを特徴とする請求項２記載の半導体装置の製造方法。
前記基板加工工程後に前記半導体装置本体の表面に付着したカーボン膜をエッチングによって除去するハーフアッシング工程と、
前記ハーフアッシング工程後に前記半導体装置本体を界面活性剤に浸漬させる界面活性剤浸漬工程と、を更に備え、
前記界面活性剤浸漬工程後に前記変質工程に移行することを特徴とする請求項１記載の半導体装置の製造方法。
前記半導体装置は、シリコンからなる前記支持基板と、絶縁用の酸化膜と、シリコンからなり前記梁部をなす活性層とによる積層構造のＳＯＩウエハを用いるＭＥＭＳデバイスであることを特徴とする請求項１記載の半導体装置の製造方法。
前記ＭＥＭＳデバイスはピエゾ抵抗式の加速度センサを含むことを特徴とする請求項６記載の半導体装置の製造方法。