JP4751686B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4751686B2
JP4751686B2 JP2005284286A JP2005284286A JP4751686B2 JP 4751686 B2 JP4751686 B2 JP 4751686B2 JP 2005284286 A JP2005284286 A JP 2005284286A JP 2005284286 A JP2005284286 A JP 2005284286A JP 4751686 B2 JP4751686 B2 JP 4751686B2
Authority
JP
Japan
Prior art keywords
pure water
semiconductor substrate
resist
immersion treatment
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005284286A
Other languages
English (en)
Other versions
JP2007096043A (ja
Inventor
正史 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2005284286A priority Critical patent/JP4751686B2/ja
Priority to US11/513,130 priority patent/US7687296B2/en
Priority to CN200610153725XA priority patent/CN1941283B/zh
Priority to KR1020060087374A priority patent/KR101264933B1/ko
Publication of JP2007096043A publication Critical patent/JP2007096043A/ja
Application granted granted Critical
Publication of JP4751686B2 publication Critical patent/JP4751686B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/168Finishing the coated layer, e.g. drying, baking, soaking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)
  • Micromachines (AREA)

Description

本発明は、半導体装置の製造方法、特に製造工程の1つであるHF(フッ化水素)洗浄技術に関するものである。
図2(a),(b)は、シリコン基板を加工して形成される加速度センサの構成図であり、同図(a)は斜視図、及び同図(b)は同図(a)中のX−X線に沿う部分の断面図である。
この加速度センサは、シリコン基板1を加工して一体形成された外枠部1a、錘部1b及び梁部1cを有している。外枠部1aは、中央に形成された錘部1bを、可撓性のある4本の梁部1cを介して保持するものである。
梁部1cの表面には、SiOによる絶縁膜2が形成され、この絶縁膜2の上にピエゾ抵抗3が形成されている。ピエゾ抵抗3は、加速度が加わった時に、錘部1bの変位によって生ずる梁部1cの撓みに応じて抵抗値が変化するものである。ピエゾ抵抗3は、アルミ配線4を通して、外枠部1aの表面に形成された外部接続用のパッド5に接続されている。
また、絶縁膜2、ピエゾ抵抗3及びアルミ配線4の表面は、パッド5の部分を除き、保護膜6によって保護されている。
このような加速度センサは、シリコン基板1上に、多数の加速度センサに対応する絶縁膜2、ピエゾ抵抗3、アルミ配線4及びパッド5を形成し、これらの絶縁膜2等を保護膜6で覆った後、外枠部1aと錘部1bの間のシリコンをエッチングで除去し、この外枠部1aと錘部1bの間に空間を形成することによって製造される。
更に、空間部分をエッチングで形成した後、外枠部1aや錘部1bの表面に付着した異物を除去するための洗浄を行う。この洗浄は、残留したSiO等を除去するために、HF水溶液を用いて行われる。この時、シリコン基板1上に形成された絶縁膜2、ピエゾ抵抗3、アルミ配線4及びパッド5を、洗浄用のHF水溶液から保護するために、図2(b)に示すように、レジスト11で覆った後、HF水溶液に浸して洗浄を行う。
特開2003−139791号公報
しかしながら、前記HF水溶液による洗浄では、次のような問題点があった。
即ち、シリコン基板1とレジスト11との密着性不足が原因で、このシリコン基板1とレジスト11の間隙から必要以上にHF水溶液が染み込み、絶縁膜2をエッチングし、更にアルミ配線4を浸食して製品の特性劣化が発生するという問題が生じていた。
本発明は、洗浄時にHF水溶液が、シリコン基板1とレジスト11の間から内部に染み込むことを防止するものである。
本発明のうちの第1の発明の半導体装置の製造方法は、回路素子と該回路素子を保護する保護膜が形成された半導体基板を準備する工程と、前記保護膜を覆うレジストを形成する工程と、前記保護膜を覆う前記レジストが形成された半導体基板を純水中に浸漬して、該レジストと該半導体基板との間隙に水分を染み込ませる純水浸漬処理を行う工程と、前記純水浸漬処理を行った前記半導体基板を高温で乾燥させ、前記レジストと該半導体基板との間隙に染み込んだ水分を蒸発させることにより、該レジストと該半導体基板とを密着させる乾燥処理を行う工程とを有する半導体装置の製造方法において、前記純水浸漬処理は、前記保護膜を覆う前記レジストが形成された半導体基板を純水中に浸漬して、該レジストと該半導体基板との間隙に水分を染み込ませる第1の純水浸漬処理と、前記第1の純水浸漬処理を行った半導体基板を界面活性剤中に浸漬して、前記水分を該界面活性剤に置換する界面活性剤浸漬処理と、前記界面活性剤浸漬処理を行った半導体基板を純水中に浸漬して、前記界面活性剤を該純水に置換する第2の純水浸漬処理とを有することを特徴としている。
第2の発明の半導体装置の製造方法は、回路素子と該回路素子を保護する保護膜が形成された半導体基板を準備する工程と、前記保護膜を覆うレジストを形成する工程と、前記保護膜を覆う前記レジストが形成された半導体基板を純水中に浸漬して、該レジストと該半導体基板との間隙に水分を染み込ませる純水浸漬処理を行う工程と、前記純水浸漬処理を行った前記半導体基板を高温で乾燥させ、前記レジストと該半導体基板との間隙に染み込んだ水分を蒸発させることにより、該レジストと該半導体基板とを密着させる乾燥処理を行う工程とを有する半導体装置の製造方法において、前記純水浸漬処理は、前記保護膜を覆う前記レジストが形成された半導体基板を純水中に浸漬して、該レジストと該半導体基板との間隙に水分を染み込ませる第1の純水浸漬処理と、前記第1の純水浸漬処理を行った半導体基板を界面活性剤中に浸漬して、前記水分を該界面活性剤に置換する界面活性剤浸漬処理と、前記界面活性剤浸漬処理を行った半導体基板をエッチング液中に浸漬して前記界面活性剤を該エッチング液に置換し、前記半導体基板を粗面にするエッチング液浸漬処理と、前記エッチング液浸漬処理を行った半導体基板を純水中に浸漬して、前記エッチング液を該純水に置換する第2の純水浸漬処理とを有することを特徴としている。
本発明のうちの第1の発明の半導体装置の製造方法によれば、純水浸漬処理によってレジストと半導体基板の間隙に水分を染み込ませ、乾燥処理によってこの水分を高温で蒸発させるようにしている。この純水浸潤処理では、半導体基板を純水中に浸漬する第1の純水浸漬処理を行い、その後、界面活性剤中に浸漬し、更に、その半導体基板を純水中に浸漬して第2の純水浸漬処理を行って、レジストと半導体基板の間隙にある界面活性剤を純水に置換するようにしている。このため、その後の乾燥処理において、レジストと半導体基板とを確実に密着させることができる。
第2の発明の半導体装置の製造方法によれば、第1の発明と同様に、純水浸漬処理によってレジストと半導体基板の間隙に水分を染み込ませ、乾燥処理によってこの水分を高温で蒸発させるようにしている。第2の発明の純水浸漬処理では、半導体基板を純水中に浸漬する第1の純水浸漬処理を行い、その後、界面活性剤中に浸漬し、更に、その半導体基板をエッチング液中に浸漬して界面活性剤をエッチング液に置換して半導体基板を粗面にし、この半導体基板を純水中に浸漬して第2の純水浸漬処理を行ってレジストと半導体基板の間隙にあるエッチング液を純水に置換するようにしている。このため、半導体基板表面に形成された凹凸により、レジストと半導体基板とをより強固に密着させることができる。
第1の純水浸漬処理の後、レジストとの間隙に水分が染み込んだ半導体基板を界面活性剤中に浸漬してその水分を界面活性剤に置き換える界面活性剤浸漬処理と、レジストとの間隙に界面活性剤を染み込ませたシリコン基板をフッ化水素水溶液に浸し、このシリコン基板表面の自然酸化膜を除去するエッチング液浸漬処理と、エッチング液浸漬処理によってレジストとの間隙にフッ化水素水溶液が染み込んだ半導体基板を、再び純水中に浸漬してフッ化水素水溶液を純水に置換する第2の純水浸漬処理を行う。このように、界面活性剤浸漬処理を行うことで第1の純水浸漬処理で生じたエアーリングが無くなり、エッチング液浸漬処理を行うことで、半導体基板表面に形成される凹凸によってレジストをより強固に密着させることができる。
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
図1(a)〜(c)は、本発明の実施例1を示す半導体装置の製造方法の説明図である。ここでは、図2の加速度センサを一例として、半導体装置の製造方法を説明する。
(1) 工程1(レジスト形成処理)
図1(a)に示すように、シリコン基板(梁部)1の表面に、SiOによる絶縁膜2を介してピエゾ抵抗3及びアルミ配線4を形成し、これらの絶縁膜2とアルミ配線4を浸食から防止するための保護膜6で覆う。更に、梁部1cを残し、外枠部1aと錘部1bの間のシリコンをエッチングによって除去し、この錘部1bが加速度に応じて自由に変位できるための空間を形成する。そして、外枠部1aや錘部1bの表面に付着した異物を除去する洗浄を行うために、保護膜6の表面を、洗浄用のHF水溶液から保護するレジスト11で覆う。レジスト材としては、例えば、熱硬化性のレジストが用いられる。
レジスト11の形成は、シリコン基板1の表面全体に厚さ2μm程度に感光性のレジスト材を塗布し、これを通常のホトリソグラフィ技術を利用して所定のパターンにパターニングすることで行うことができる。
(2) 工程2(純水浸漬処理)
図1(b)に示すように、保護膜6がレジスト11で覆われたシリコン基板1を、純水12に浸す。これにより、図1(b)におけるA部の拡大図b1に示すように、シリコン基板1とレジスト11の間隙に、水分(例えば、純水)12が染み込む。
(3) 工程3(乾燥処理)
レジスト11との間隙に純水12が染み込んだ状態のシリコン基板1を、純水12から引上げ、図1(c)に示すように、高温槽に入れ、高温(130〜150°C)の空気13中に晒して乾燥処理を行なう。この乾燥処理により、シリコン基板1とレジスト11の間に浸入した純水12が徐々に蒸発を始める。
蒸発によって純水12が減少すると、表面張力の働きで、レジスト11がシリコン基板1側に引き付けられるスティッキング作用が発生する。これにより、拡大図c1〜c3に示すように、純水12の減少に従ってシリコン基板1とレジスト11の距離が縮まり、最終的にレジスト11はシリコン基板1に密着する。
(4) 工程4(HF洗浄処理)
その後、濃度5%程度のHF水溶液を用いて、レジスト11で回路部分が保護されたシリコン基板1全体の洗浄を行い、表面に付着した汚物や残留したSiO等を除去する。この時、シリコン基板1とレジスト11の接着面は、乾燥処理によるスティッキング作用で密着しているので、HF水溶液の浸入が防止される。
以上のように、実施例1の半導体装置の製造方法では、HF洗浄用のレジスト11で回路部分を保護した半導体基板1を純水12に浸し、半導体基板1とレジスト11の間に純水12を染み込ませ、その純水12を乾燥処理で蒸発させてスティッキング作用によりレジスト11を半導体基板1に密着させるようにしている。このため、洗浄のためにHF水溶液に浸しても、このHF水溶液がレジスト11と半導体基板1の間から内部に染み込むことがなくなり、内部のアルミ配線4等が浸食されるおそれがなくなるという利点がある。
図3(a)〜(c)は、本発明の実施例2を示す半導体装置の製造方法の説明図である。以下に示す工程2aと工程2bは、実施例1の工程2と工程3の間で行う追加工程である。即ち、実施例1の工程2を、第1の純水浸漬処理(工程2に対応)と、界面活性剤浸漬処理(工程2aに対応)と、第2の純水浸漬処理(工程2bに対応)の3工程で行うようにしている。
実施例1の工程2、即ち、保護膜6等の回路部分をレジスト11で覆ったシリコン基板1を純水12に浸す第1の純水浸漬処理を行うと、図3(a)の拡大図a1に示すように、シリコン基板1とレジスト11の間に純水12が均一に染み込まず、間に気泡airが残る所謂エアーリングがランダムに発生することがある。エアーリングが発生すると、その部分には表面張力が発生しないので、乾燥処理を行ってもスティッキング作用が不十分となる。下記の工程2a,2bは、エアーリングをなくすための処理である。
(1) 工程2a(界面活性剤浸漬処理)
実施例1における工程2によって、第1の純水浸漬処理を行ったシリコン基板1を、界面活性剤14を入れた槽に浸漬する。これにより、図3(b)の拡大図b1に示すように、シリコン基板1とレジスト11の間に界面活性剤14が浸透し、表面状態を疎水性から親水性に変えながらエアー抜きが行われる。これにより、シリコン基板1とレジスト11の間に残っていた気泡airはなくなり、間の純水12は界面活性剤14に置換される。
(2) 工程2b(純水浸漬処理)
レジスト11との間隙に界面活性剤14が染み込んだ状態のシリコン基板1を、再び純水12に浸して第2の純水浸漬処理を行う。これにより、図3(c)の拡大図c1に示すように、シリコン基板1とレジスト11の間隙の界面活性剤14は純水12に置換され、間隙に満遍なく純水12が行き渡る。
その後の工程は、実施例1における工程3以降と同様である。
以上のように、実施例2の半導体装置の製造方法では、第1の純水浸漬処理が済んだシリコン基板1を界面活性剤14に浸漬し、更に第2の純水浸漬処理を施すようにしている。これにより、第1の純水浸漬処理でエアーリングが発生しても、界面活性剤浸漬処理によってエアー抜きが行われ、更に第2の純水浸漬処理で間隙に満遍なく純水12を行き渡らせることができる。これにより、その後の乾燥処理によってシリコン基板1とレジスト11を確実に密着させることができ、HF洗浄処理におけるトラブルを防止することができるという利点がある。
図4は、本発明の実施例3を示す半導体装置の製造方法の説明図である。以下に説明するエッチング液浸漬処理の工程2axは、実施例2の工程2aと工程2bの間で行う工程である。即ち、実施例1の工程2を、第1の純水浸漬処理(工程2に対応)と、界面活性剤浸漬処理(工程2aに対応)と、エッチング液浸漬処理(工程2axに対応)と、第2の純水浸漬処理(工程2bに対応)の4工程で行うようにしている。
工程2ax(エッチング液浸漬処理)
実施例2における工程2aにより、界面活性剤浸漬処理を行ってレジスト11との間に界面活性剤14を染み込ませたシリコン基板1を、5%程度のHF水溶液15に短時間浸し、保護膜6に達しない範囲のシリコン基板1表面の自然酸化膜(SiO)を除去する。これにより、図4の拡大図a1に示すように、シリコン基板1表面の自然酸化膜がエッチングされ、このシリコン基板1表面はミクロな凹凸状の粗面になる。
その後、実施例2における工程2bと同じ2回目の純水浸漬処理を施すと、拡大図a2に示すように、HF水溶液15が純粋12に置換される。その状態で更に高温槽に入れ、高温の空気13中に晒して乾燥処理を行う。この乾燥処理により、シリコン基板1とレジスト11の間に浸入した純水12を蒸発させる。これにより、拡大図a3〜a5に示すように、純水12の蒸発による表面張力の働きで、レジスト11がシリコン基板1側に引き付けられ、レジスト11はシリコン基板1に密着する。このとき、レジスト11はシリコン基板1表面の凹凸内に入り込むため、強固な密着性が発生する。
以上のように、実施例3の半導体装置の製造方法では、界面活性剤浸漬処理を行ったシリコン基板1に、短時間のエッチング液浸漬処理を施すようにしている。これにより、シリコン基板1表面は、自然酸化膜が除去されてミクロな凹凸状の粗面となる。従って、その後の純水浸漬処理と乾燥処理により、シリコン基板1とレジスト11を強固に密着させることができ、HF洗浄処理におけるトラブルを防止することができるという利点がある。
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
(a) 加速度センサを例に、半導体装置の製造方法を説明したが、通常のLSI等の集積回路等の半導体装置一般に適用することができる。
(b) 純水浸漬処理では、シリコン基板1を単に純水12中に浸すだけではなく、流水によって洗浄したり、純水12に超音波を与えて超音波洗浄を行うようにしても良い。
本発明の実施例1を示す半導体装置の製造方法の説明図である。 シリコン基板を加工して形成される加速度センサの構成図である。 本発明の実施例2を示す半導体装置の製造方法の説明図である。 本発明の実施例3を示す半導体装置の製造方法の説明図である。
符号の説明
1 シリコン基板
2 絶縁膜
4 アルミ配線
5 パッド
6 保護膜
11 レジスト
12 純水
13 空気
14 界面活性剤
15 HF水溶液

Claims (6)

  1. 回路素子と該回路素子を保護する保護膜が形成された半導体基板を準備する工程と、
    前記保護膜を覆うレジストを形成する工程と、
    前記保護膜を覆う前記レジストが形成された半導体基板を純水中に浸漬して、該レジストと該半導体基板との間隙に水分を染み込ませる純水浸漬処理を行う工程と、
    前記純水浸漬処理を行った前記半導体基板を高温で乾燥させ、前記レジストと該半導体基板との間隙に染み込んだ水分を蒸発させることにより、該レジストと該半導体基板とを密着させる乾燥処理を行う工程と、
    を有する半導体装置の製造方法において、
    前記純水浸漬処理は、
    前記保護膜を覆う前記レジストが形成された半導体基板を純水中に浸漬して、該レジストと該半導体基板との間隙に水分を染み込ませる第1の純水浸漬処理と、
    前記第1の純水浸漬処理を行った半導体基板を界面活性剤中に浸漬して、前記水分を該界面活性剤に置換する界面活性剤浸漬処理と、
    前記界面活性剤浸漬処理を行った半導体基板を純水中に浸漬して、前記界面活性剤を該純水に置換する第2の純水浸漬処理と、
    を有することを特徴とする半導体装置の製造方法。
  2. 回路素子と該回路素子を保護する保護膜が形成された半導体基板を準備する工程と、
    前記保護膜を覆うレジストを形成する工程と、
    前記保護膜を覆う前記レジストが形成された半導体基板を純水中に浸漬して、該レジストと該半導体基板との間隙に水分を染み込ませる純水浸漬処理を行う工程と、
    前記純水浸漬処理を行った前記半導体基板を高温で乾燥させ、前記レジストと該半導体基板との間隙に染み込んだ水分を蒸発させることにより、該レジストと該半導体基板とを密着させる乾燥処理を行う工程と、
    を有する半導体装置の製造方法において、
    前記純水浸漬処理は、
    前記保護膜を覆う前記レジストが形成された半導体基板を純水中に浸漬して、該レジストと該半導体基板との間隙に水分を染み込ませる第1の純水浸漬処理と、
    前記第1の純水浸漬処理を行った半導体基板を界面活性剤中に浸漬して、前記水分を該界面活性剤に置換する界面活性剤浸漬処理と、
    前記界面活性剤浸漬処理を行った半導体基板をエッチング液中に浸漬して前記界面活性剤を該エッチング液に置換し、前記半導体基板を粗面にするエッチング液浸漬処理と、
    前記エッチング液浸漬処理を行った半導体基板を純水中に浸漬して、前記エッチング液を該純水に置換する第2の純水浸漬処理と、
    を有することを特徴とする半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、
    前記エッチング液は、フッ化水素水溶液であることを特徴とする半導体装置の製造方法。
  4. 請求項1又は2記載の半導体装置の製造方法において、
    前記純水浸漬処理の前記半導体基板は、流水状の前記純水に浸漬されることを特徴とする半導体装置の製造方法。
  5. 請求項1又は2記載の半導体装置の製造方法において、
    前記純水浸漬処理の前記半導体基板は、超音波振動が与えられた前記純水に浸漬されることを特徴とする半導体装置の製造方法。
  6. 請求項1乃至5のいずれか1項に記載の半導体装置の製造方法において、
    前記半導体装置は、シリコン基板を加工して外枠部、錘部、及び該錘部を該外枠部に保持するための可撓性を有する梁部を一体形成した加速度センサであることを特徴とする半導体装置の製造方法。
JP2005284286A 2005-09-29 2005-09-29 半導体装置の製造方法 Expired - Fee Related JP4751686B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005284286A JP4751686B2 (ja) 2005-09-29 2005-09-29 半導体装置の製造方法
US11/513,130 US7687296B2 (en) 2005-09-29 2006-08-31 Semiconductor device fabrication method
CN200610153725XA CN1941283B (zh) 2005-09-29 2006-09-08 半导体装置的制造方法
KR1020060087374A KR101264933B1 (ko) 2005-09-29 2006-09-11 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005284286A JP4751686B2 (ja) 2005-09-29 2005-09-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007096043A JP2007096043A (ja) 2007-04-12
JP4751686B2 true JP4751686B2 (ja) 2011-08-17

Family

ID=37894487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005284286A Expired - Fee Related JP4751686B2 (ja) 2005-09-29 2005-09-29 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7687296B2 (ja)
JP (1) JP4751686B2 (ja)
KR (1) KR101264933B1 (ja)
CN (1) CN1941283B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0523713D0 (en) * 2005-11-22 2005-12-28 Cavendish Kinetics Ltd Enclosure method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5368634A (en) * 1993-07-26 1994-11-29 Hughes Aircraft Company Removing bubbles from small cavities
US6082373A (en) * 1996-07-05 2000-07-04 Kabushiki Kaisha Toshiba Cleaning method
JPH10256332A (ja) * 1997-03-14 1998-09-25 Super Silicon Kenkyusho:Kk 評価用半導体ウェーハの作成方法及び装置
JP3563329B2 (ja) * 2000-06-29 2004-09-08 大日本スクリーン製造株式会社 基板処理方法
JP2003329641A (ja) * 2002-05-09 2003-11-19 Matsushita Electric Ind Co Ltd ガスセンサおよびその製造方法
WO2005093540A1 (ja) 2004-03-29 2005-10-06 Matsushita Electric Industrial Co., Ltd. セル、パッケージ装置及びパッケージ装置の製造方法

Also Published As

Publication number Publication date
US20070072134A1 (en) 2007-03-29
JP2007096043A (ja) 2007-04-12
CN1941283B (zh) 2011-01-26
KR20070036663A (ko) 2007-04-03
US7687296B2 (en) 2010-03-30
CN1941283A (zh) 2007-04-04
KR101264933B1 (ko) 2013-05-15

Similar Documents

Publication Publication Date Title
KR100491386B1 (ko) 산화 금속 박막 세정 방법
US8617993B2 (en) Method of reducing pattern collapse in high aspect ratio nanostructures
KR20190020037A (ko) 하드 마스크 코팅을 사용한 그래핀 패터닝
KR20190021325A (ko) 그래핀 시트 상에 임시 보호 층을 제공하는 방법
US6811714B1 (en) Micromachined component and method of manufacture
JPH0697103A (ja) 半導体素子製造におけるバイアコンタクト形成方法
US20150308743A1 (en) Methods And Apparatus For MEMS Structure Release
JPH08321645A (ja) マイクロメカニズムデバイスの製造方法
JP4751686B2 (ja) 半導体装置の製造方法
KR20010069990A (ko) 반도체기판 처리방법
JPH11154659A (ja) 基板表面金属汚染除去方法及び半導体基板
JP5406081B2 (ja) 半導体装置の製造方法
KR100702126B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JPH03238818A (ja) 洗浄方法
JP3141423B2 (ja) アルミニウム配線形成方法
KR100203751B1 (ko) 반도체장치의 제조방법
JP4181293B2 (ja) 電子デバイスの製造方法
JP4645492B2 (ja) 金属パターン形成方法
TW483063B (en) Formation method of rough surface
US20040072448A1 (en) Protecting delicate semiconductor features during wet etching
JP2002016119A (ja) 半導体装置製造方法及び半導体洗浄評価方法
CN117585636A (zh) 一种微机电器件的制备方法、及微机电器件
KR100880324B1 (ko) 반도체 웨이퍼의 보호막 형성 공정에서 산화막 제거 방법
JPH1197401A (ja) 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法
KR19980039624A (ko) 반도체 소자의 세정방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101125

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

R150 Certificate of patent or registration of utility model

Ref document number: 4751686

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees