KR20030049357A - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR20030049357A
KR20030049357A KR1020010079548A KR20010079548A KR20030049357A KR 20030049357 A KR20030049357 A KR 20030049357A KR 1020010079548 A KR1020010079548 A KR 1020010079548A KR 20010079548 A KR20010079548 A KR 20010079548A KR 20030049357 A KR20030049357 A KR 20030049357A
Authority
KR
South Korea
Prior art keywords
trench
forming
polymer
nitride film
etching
Prior art date
Application number
KR1020010079548A
Other languages
English (en)
Inventor
이성훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010079548A priority Critical patent/KR20030049357A/ko
Publication of KR20030049357A publication Critical patent/KR20030049357A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 종래의 트랜치 형성과정에서 발생하는 폴리머를 이용하여 상기 트랜치 상부 모서리를 라운딩 처리하여 모우트 발생을 방지함으로써 소자의 특성 향상, 수율 향상 그리고 원가 절감 할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공한다.

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming an isolation film in semiconductor device}
본 발명은 소자 분리막 형성 방법에 관한 것으로, 특히 STI(Shallow trench isolation)구조의 트랜치 상부 모서리(Trench top corner)를 라운딩 형상(Rounding profile)으로 인해 모우트(moat)의 형성을 억제함으로써 소자의 특성향상과 원가를 절감할 수 있는 소자 분리막 형성 방법에 관한 것이다.
도 1a 내지 도 1h는 종래의 소자 분리막 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 실리콘 기판(Si substrate)(1)상에 패드 산화막(pad oxidation)(2)과 질화막(nitride)(3)을 순차적으로 증착한다. 상기의 패드 산화막(1)과 질화막(3)이 증착된 실리콘 기판상(1)에 포토레지스트(Photoresist)(4)를 도포한 후 포토 마스크를 이용한 노광공정을 통해 트랜치가 형성될 영역을 정의한다.
도 1b 및 도 1c를 참조하면, 상기 포토레지스트(4)를 배리어(Barrier)로 사용하여 질화막(3)과 패드 산화막(2)을 순차적으로 식각하여 실리콘 기판(1)을 노출시킨다. 이때 질화막(3)과 패드 산화막(2)을 순차적으로 식각하는 공정중 상기 질화막(3) 측벽에 극소의 폴리머(Polymer)(5)가 형성된다.
도 1d 및 1e를 참조하면, 상기 질화막(3)을 베리어로 사용하여 상기 실리콘 기판(1)의 노출된 부분을 식각하여 STI구조의 트랜치(6)를 형성한 후 상기 질화막(3) 상의 포토레지스트(4)를 제거한다.
도 2a는 종래의 트랜치 상부 모서리 부분의 SEM사진이다.
도 2a를 참조하면, 트랜치 상부 모서리에 라운딩 형상이 형성되지 않는 STI구조의 트랜치가 형성되었다.
도 1f 및 1g를 참조하면, STI구조의 트랜치(6) 측벽의 식각 손상을 보상하기 위해 상기 STI구조의 트랜치(6) 내에 측벽 산화를 실시하여 열 산화막(7)을 형성한다. 상기 열 산화막(7)이 형성된 STI구조의 트랜치(6)를 매립하기 위해서 HDP(High Density Plasma) 산화막(8)을 실리콘 기판상(1)에 증착한 후 평탄화 공정을 수행한다.
구체적으로 상기 트랜치(6) 내부에 빈 공간이 형성되지 않도록 HDP 산화막(8)을 증착한 후 질화막(3)을 식각정지층으로 하여 상기 질화막(3) 상의 HDP 산화막(8)을 제거하기 위한 STI CMP 공정을 수행함으로써 평탄화 한다.
도 1h를 참조하면, 상기 질화막(3)과 패드 산화막(2)을 제거하고 도시되지 않은 VT 스크린 산화막 형성 전에 습식 식각을 실시하여 플로팅 게이트영역을 정의한다. 하지만 상기 습식 식각으로 인해 HDP 산화막(8)이 리세스됨과 동시에 HDP 산화막(8)의 활성영역 부근이 움푹하게 들어간 모우트가 발생하게 된다.
도 2b는 종래의 게이트 전극 형성후의 모우트가 형성된 SEM사진이다.
도 2b를 참조하면, 상기 HDP 산화막의 활성영역 부근이 VT 스크린막 형성전의 세정공정에 의해 움푹하게 들어간 형상의 게이트 전극이 형성되었다.
상기의 HDP 산화막 모우트의 형성은 누설 전류를 발생시키고, 상기 누설 전류에 의해 소자 결함이 발생된다.
따라서 본 발명은 상술한 단점을 해소할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 기존의 공정을 응용하여 모우트가 형성되지 않는 소자 분리막을 제공하데 그 목적이 있다.
본 발명의 특징에 의하면, 기존의 트랜치 형성시 발생하는 폴리머를 이용하여 트랜치 상부 모서리를 라운팅 형상으로 형성할 수 있다.
도 1a 내지 도 1h는 종래의 소자 분리막 형성방법을 설명하기 위한 단면도.
도 2a는 종래의 트랜치 상부 모서리 부분의 SEM사진.
도 2b는 종래의 게이트 전극 형성 후 모우트가 형성된 SEM사진.
도 3a 내지 3h는 본 발명에 따른 소자 분리막 형성방법을 설명하기 위한 단면도.
도 4a는 본 발명의 트랜치 상부 모서리 부분의 SEM사진.
도 4b는 본 발명의 게이트 전극 형성 후 모우트가 형성되지 않은 SEM사진.
<도면의 주요 부분에 대한 부호의 설명>
1, 11 : 실리콘 기판2, 12 : 패드 산화막
3, 13 : 질화막4, 14 : 포토레지스트
5, 15 : 폴리머6, 16 : 트랜치
7, 18 : 열 산화막8, 19 : HDP 산화막
17 : 라운딩 형상
반도체 기판에 패드 산화막 및 질화막을 형성한 후 트랜치 영역을 정의하는 단계, 상기 반도체 기판의 일부가 제거되도록 상기 트랜치 영역의 상기 질화막을 과도 식각하여 질화막 측벽에 폴리머를 형성하는 단계, 상기 트랜치 영역의 상기 반도체 기판을 식각하여 트랜치를 형성하는 단계, 상기 폴리머를 제거한 후 상기 트랜치에 열 산화막을 형성하는 단계 및 전체 구조 상부에 HDP산화막을 형성한 후 상기 질화막이 노출되도록 평탄화공정을 수행하는 단계 포함하여 이루어진 것을 특징으로 하는 소자 분리막 형성 방법을 제공한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 3a 내지 3h는 본 발명에 따른 소자 분리막 형성방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, 실리콘 기판(Si substrate)(11)상에 패드 산화막(pad oxidation)(12)과 질화막(nitride)(13)을 순차적으로 증착한다. 상기의 패드 산화막(12)과 질화막(13)이 증착된 실리콘 기판(11)상에 포토레지스트(Photoresist)(14)를 도포한 후 포토 마스크를 이용한 노광공정을 통해 트랜치(16)가 형성될 영역을 정의한다.
도 3b 및 도 3c를 참조하면, 상기 포토레지스트(14)를 배리어로 사용하여 질화막(13)과 패드 산화막(12)을 순차적으로 식각하여 실리콘 기판(11)을 노출시킨다.
이때 질화막(13)은 CF4와 CHF3같은 가스를 사용하여 과도한 식각을 수행함으로써 실리콘 기판(11) 표면 부분이 약간 식각이 되게 한다. 이때 질화막(13) 측벽에 다량의 폴리머(Polymer)(15)가 형성된다. 상기 과도한 질화막(13) 식각으로 인해 질화막(13) 측벽에 발생한 폴리머(Polymer)(15)는 식각 패시베이션 효과(Etch passivation Effect)에 의해 질화막(13)과 실리콘 기판(11)사이에 단차가 유발된다.
도 3d를 참조하면, 상기 과도한 질화막(13)의 식각으로 인해 형성된 질화막(13) 측벽의 폴리머(15)를 식각 베리어로 사용하여 상기 실리콘 기판(11)의 노출된 부분을 식각함으로 STI구조의 트랜치(16)가 형성된다.
도 3e를 참조하면, 상기 질화막(13) 측벽의 폴리머(15)와 질화막(13) 상부에 형성된 포토레지스트(14)를 제거한다. 즉 상기 과도한 질화막(13) 식각에 의해 형성된 폴리머(15)와 실리콘 기판(11) 사이의 단차에 의해 STI구조의 트랜치(16) 상부 모서리에 라운딩 형상(17)이 형성된다.
도 4a는 본 발명의 트랜치 상부 모서리 부분의 SEM사진이다.
도 4a를 참조하면, 상기 트랜치 상부 모서리에 라운딩 형상이 형성되었다.
도 3f 및 3g를 참조하면, STI구조의 트랜치(16) 측벽의 식각 손상을 보상하기 위해 상기 STI구조의 트랜치(16) 내에 측벽 산화를 실시하여 열 산화막(18)을 형성한다. 상기 열 산화막(18)이 형성된 STI구조의 트랜치(16)를 매립하기 위해서 HDP 산화막(19)을 실리콘 기판(11)상에 증착한 후 평탄화 공정을 수행한다.
이때 상기 트랜치(16) 내부에 빈 공간이 형성되지 않도록 HDP 산화막(19)을 증착한 후 질화막(13)을 식각정지층으로 하여 상기 질화막(13) 상의 HDP 산화막(19)을 제거하기 위한 STI CMP 공정을 수행함으로써 평탄화 한다.
도 1f를 참조하면, 상기 질화막(13)과 패드 산화막(12)을 제거하고 도시 되지 않은 VT 스크린 산화막 형성 전에 BFN 용액을 이용한 습식 식각(Wet etch)공정을 실시하여 플로팅 게이트(Floating gate)를 정의한다.
이때 상기 습식 식각공정시 HDP 산화막(19)과 열 산화막(18)의 식각비 차로인해 HDP 산화막(19)이 식각되는 동안 상대적으로 식각율이 느린 열 산화막(18)이 식각 베리어로 작용하게 되므로 HDP 산화막(19) 모우트를 발생을 방지할 수 있다. 또한 상기 습식 식각 공정시 식각 시간을 조절하여 프로팅 게이트를 정의 할 수 있다.
도 4b는 본 발명의 게이트 전극 형성 후 모우트가 형성되지 않은 SEM사진이다.
도 4b를 참조하면, 상기 HDP 산화막의 활성영역 부근이 VT 스크린 산화막 형성전의 세정공정에 의해 움푹하게 들어가지 않고 평탄한 게이트 전극이 형성되었다.
이와 같이 본 발명에 의한 소자 분리막 형성 방법은 종래의 트랜치 형성과정에서 발생하는 폴리머를 이용하여 상기 트랜치 상부 모서리에 라운딩 형상이 형성되어 모우트 발생을 방지할 수 있다.
또한 모우트 발생을 방지하여 누설전류와 단층 형상을 해결함으로써 소자의 특성향상, 수율향상 그리고 원가절감 할 수 있다.

Claims (6)

  1. 반도체 기판에 패드 산화막 및 질화막을 형성한 후 트랜치 영역을 정의하는 단계;
    상기 반도체 기판의 일부가 제거되도록 상기 트랜치 영역의 상기 질화막을 과도 식각하여 질화막 측벽에 폴리머를 형성하는 단계;
    상기 트랜치 영역의 상기 반도체 기판을 식각하여 트랜치를 형성하는 단계;
    상기 폴리머를 제거한 후 상기 트랜치에 열 산화막을 형성하는 단계; 및
    전체 구조 상부에 HDP산화막을 형성한 후 상기 질화막이 노출되도록 평탄화공정을 수행하는 단계 포함하여 이루어진 것을 특징으로 하는 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 폴리머는 CF4와 CHF3같은 가스를 사용하여 상기 질화막을 과도 식각함으로써 형성되는 것을 특징으로 하는 소자 분리막 형성 방법.
  3. 제 1 항에 있어서,
    상기 트랜치 형성시 상기 폴리머가 식각 베리어로 사용되는 것을 특징으로 하는 소자 분리막 형성 방법.
  4. 제 1 항에 있어서,
    상기 평탄화 공정은 상기 질화막을 식각정지층으로 하여 STI CMP 공정에 의해 수행되는 것을 특징으로 하는 소자 분리막 형성 방법
  5. 제 1 항에 있어서,
    상기 평탄화 공정 후 BFN 용액을 이용한 습식 식각을 수행하여 HDP 산화막의 일부를 제거하는 단계를 더 포함하는 것을 특징으로 하는 소자 분리막 형성 방법.
  6. 제 1항 또는 제 5 항에 있어서,
    상기 습식 식각공정시 상기 열 산화막이 식각 베리어로 작용하여 모우트의 발생을 방지하는 것을 특징으로 하는 소자 분리막 형성 방법.
KR1020010079548A 2001-12-14 2001-12-14 반도체 소자의 소자 분리막 형성 방법 KR20030049357A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010079548A KR20030049357A (ko) 2001-12-14 2001-12-14 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010079548A KR20030049357A (ko) 2001-12-14 2001-12-14 반도체 소자의 소자 분리막 형성 방법

Publications (1)

Publication Number Publication Date
KR20030049357A true KR20030049357A (ko) 2003-06-25

Family

ID=29575169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010079548A KR20030049357A (ko) 2001-12-14 2001-12-14 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR20030049357A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7396738B1 (en) 2006-12-13 2008-07-08 Hynix Semiconductor Inc. Method of forming isolation structure of flash memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7396738B1 (en) 2006-12-13 2008-07-08 Hynix Semiconductor Inc. Method of forming isolation structure of flash memory device

Similar Documents

Publication Publication Date Title
KR100607330B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR20030056602A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20030049357A (ko) 반도체 소자의 소자 분리막 형성 방법
JP2003197734A (ja) 半導体装置の素子分離膜の形成方法
JPH11312730A (ja) 半導体装置の製造方法
KR20030049783A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100412138B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20000021278A (ko) 트렌치 소자 분리 방법
KR20040049871A (ko) 반도체 소자의 트렌치 산화막 형성 방법
KR100429555B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR930008849B1 (ko) 반도체 소자의 격리막 형성방법
KR101006510B1 (ko) 반도체소자의 소자분리막 형성방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR100922074B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100546203B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100661722B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR20050014166A (ko) 반도체소자의 제조방법
KR20030001875A (ko) 반도체 소자의 소자분리막 형성방법
KR20040056430A (ko) 플래시 메모리 소자의 제조 방법
KR20040064116A (ko) 반도체 소자의 트렌치 형성 방법
KR20030008053A (ko) 반도체 소자의 소자분리막 형성방법
KR20060127353A (ko) 반도체 소자 및 그 제조 방법
KR20050002037A (ko) 반도체 소자의 소자분리막 형성 방법
KR20040049414A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination