CN1315176C - 形成沟槽隔离结构的方法 - Google Patents

形成沟槽隔离结构的方法 Download PDF

Info

Publication number
CN1315176C
CN1315176C CNB2004800057038A CN200480005703A CN1315176C CN 1315176 C CN1315176 C CN 1315176C CN B2004800057038 A CNB2004800057038 A CN B2004800057038A CN 200480005703 A CN200480005703 A CN 200480005703A CN 1315176 C CN1315176 C CN 1315176C
Authority
CN
China
Prior art keywords
temperature
prebake
polysilazane
coating
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800057038A
Other languages
English (en)
Other versions
CN1757105A (zh
Inventor
一山昌章
名仓映乃
石川智规
樱井贵昭
清水泰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merck Patent GmbH
Original Assignee
AZ Electronic Materials Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AZ Electronic Materials Japan Co Ltd filed Critical AZ Electronic Materials Japan Co Ltd
Publication of CN1757105A publication Critical patent/CN1757105A/zh
Application granted granted Critical
Publication of CN1315176C publication Critical patent/CN1315176C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一种形成沟槽隔离结构的方法，在凹槽内它既不产生空隙，也不产生裂纹。该方法包括步骤：在硅基底表面上形成凹槽；涂覆聚硅氮烷溶液；在预烘干温度下预烘干涂层，调节温度使得温度在50～400℃的范围内随时间流逝而升高；在高于最大预烘干温度的温度下固化涂层；抛光和蚀刻该膜。以两步或多步的逐步增长方式或单调增长方式提高温度的同时进行预烘干。

Description

形成沟槽隔离结构的方法
技术领域
本发明涉及一种电子设备中沟槽隔离结构的形成方法。更具体地，本发明涉及一种在制造电子设备例如半导体设备时用聚硅氮烷形成在电子元件中用于绝缘的沟槽隔离结构的方法。
背景技术
在电子设备例如半导体设备中，通常半导体元件例如晶体管、电阻器等布置在基底上，彼此应该是电绝缘的。为此在这些元件之间需要布置将元件相互隔离的区域。该区域被称作隔离区。迄今为止隔离区的形成是通过有选择地在半导体基底表面上形成绝缘膜。
另一方面，近年来在电子设备领域，密度增加和更高集成化水平已经得到发展。密度的增加和集成化水平的提高使得难以形成适应集成化必要程度的精细隔离结构。因此需要开发新型的能够满足要求的隔离结构。这样的结构一种是沟槽隔离结构。该结构中在半导体基底表面上形成细密的凹槽，凹槽内部填充绝缘材料，用于将形成在凹槽两侧的元件相互电绝缘。用于元件隔离的该结构使得隔离区比传统方法更窄，因此是一种实现高度集成化的有效的元件隔离结构，这是近年来所需的。
CVD和高密度等离子体CVD可以用作形成该沟槽隔离结构的方法(见例如日本专利No.3178412，第0005～0016段)。但这些方法的缺点在于：在一些情况中，在凹槽内形成了空隙，改变了基底中形成的凹槽形状。这些结构缺陷是基底物理强度和绝缘性能变差的原因。
另一方面，为了提高沟槽的掩埋性，还研究了一种方法，涂覆氢氧化硅溶液形成涂层，然后将该涂层热处理将氢氧化硅转化成二氧化硅(见例如日本专利No.3178412，第0005-0016段)。但该方法中，将氢氧化硅转化成二氧化硅时，有时发生体积收缩，导致发生开裂。
为了抑制开裂，还研究了用聚硅氮烷代替氢氧化硅的方法(例如，日本专利No.3178412和日本专利未审公开No.308090/2001)。这些方法通过使用聚硅氮烷而防止由于体积收缩产生的开裂，在聚硅氮烷转化成二氧化硅时，其体积收缩较小。但本发明人的研究显示：关于这些方法还有改进的余地。
发明内容
鉴于现有技术的上述问题，本发明的一个目的是提供形成无结构缺陷的沟槽隔离结构的方法，例如即使在非常窄的沟槽宽度中，只发生很小的体积收缩，优选不发生任何体积收缩。
根据本发明，提供用于形成沟槽隔离结构的第一种方法，包括：
凹槽形成步骤，在硅基底上形成沟槽隔离凹槽；
涂覆步骤，在该基底上涂覆将聚硅氮烷溶解于有机溶剂中制备的聚硅氮烷溶液，形成聚硅氮烷涂层；
预烘干步骤，预烘干涂覆的基底，同时调节预烘干步骤中的温度，使温度在50～400℃的范围内随时间流逝而升高；
固化步骤，以高于最大预烘干温度到1000℃或以下的温度，在水汽浓度不小于1％的惰性气体或氧气环境中处理预烘干的基底，将聚硅氮烷涂层转化成二氧化硅膜；
抛光步骤，由CMP(化学机械抛光)有选择地抛光该二氧化硅膜；和
蚀刻步骤，通过蚀刻有选择地除去抛光步骤后剩余未除去的二氧化硅膜。
而且根据本发明还提供用于形成沟槽隔离结构的第二种方法，包括：
凹槽形成步骤，在硅基底上形成沟槽隔离凹槽；
涂覆步骤，在该基底上涂覆将聚硅氮烷溶解于有机溶剂中制备的聚硅氮烷溶液，形成聚硅氮烷涂层；
预烘干步骤，预烘干涂覆的基底，同时调节预烘干步骤中的温度，使温度在50～400℃的范围内随时间流逝而升高；
抛光步骤，由CMP(化学机械抛光)有选择地抛光该预烘干的聚硅氮烷涂层；
蚀刻步骤，通过蚀刻有选择地除去抛光步骤后剩余未除去的预烘干的聚硅氮烷涂层；
固化步骤，以高于最大预烘干温度到1000℃或以下的温度，在水汽浓度不小于1％的惰性气体或氧气环境中处理预烘干的基底，将聚硅氮烷涂层转化成二氧化硅膜。
本发明这些形成沟槽隔离结构的方法可以制备凹槽内无空隙或裂纹的半导体基底，即不会使半导体元件的功能变差，并且机械性能优异。
具体实施方式
发明的第一方面
根据本发明一个方面的方法中，以如下顺序进行处理来形成凹槽隔离结构。
(A)凹槽形成步骤
(B)涂覆步骤
(C)预烘干步骤
(D)固化步骤
(E)抛光步骤
(F)蚀刻步骤
以下将详细说明每一个步骤。
(A)凹槽形成步骤
在本发明的方法中，首先在硅基底上形成沟槽隔离凹槽。可以通过任何方法来形成该凹槽，此处有用方法的例子包括日本专利No.3178412或日本专利未审公开No.308090/2001所述的那些。以下具体说明形成凹槽的方法。
首先在硅基底表面上形成二氧化硅膜，例如通过热氧化法。二氧化硅膜的厚度一般为5～30nm。
如果需要的话，在形成的二氧化硅膜上形成氮化硅膜，例如通过低压CVD法。该氮化硅膜可以用作下面蚀刻步骤中的掩模，或者在抛光步骤中作为阻挡层，这将在后面说明。当形成氮化硅膜时，氮化硅膜的厚度通常为100～400nm。
在形成的二氧化硅膜上或氮化硅膜上涂覆光致抗蚀剂。如果需要的话，将光致抗蚀剂膜干燥或固化，然后以所需的图形进行曝光并显影形成图形。曝光可以任何所需的方法进行，例如掩模曝光或扫描曝光。光致抗蚀剂可以选择所需的任何一种，例如考虑到分辨率而进行选择。
用形成的光致抗蚀剂膜作为掩模，依次蚀刻氮化硅膜和氮化硅膜之下的二氧化硅膜。通过该步骤在氮化硅膜和二氧化硅膜上形成所需图形。
使用有图形的氮化硅膜和二氧化硅膜作为掩模干蚀刻硅基底，形成沟槽隔离凹槽。
由用于光致抗蚀剂膜曝光的图形确定沟槽隔离凹槽的宽度。根据所需的半导体元件变化半导体元件中的沟槽隔离凹槽。宽度一般为0.02～10μm，优选0.05～5μm，深度为200～1000nm，优选300～700nm。本发明方法可以实现比传统形成沟槽隔离结构方法更窄和更深部分的均匀掩埋，因此适于形成更窄和更深的沟槽隔离结构。
如果需要的话，例如可以通过CVD在形成有凹槽的基底表面上再形成多晶硅膜。该多晶硅膜作用是(i)释放固化步骤或热处理步骤(下面将详述)中聚硅氮烷转化成二氧化硅膜时沟槽间体积膨胀产生的应力，和(ii)提高聚硅氮烷膜和基底间的粘合力。多晶硅膜的厚度一般为1～50nm，优选3～20nm。
(B)涂覆步骤
接下来在硅基底上形成聚硅氮烷涂层，该硅基底表面上通过上述凹槽形成步骤形成有凹槽。
本发明方法中使用的聚硅氮烷没有特别地限定，例如可以使用日本专利No.3178412或日本专利未审公开No.308090/2001中所述的聚硅氮烷。以下将描述适于制备聚硅氮烷溶液的方法的一个例子。
在已调节为-20℃～20℃温度范围内的无水吡啶中边搅拌边倒入纯度不小于99％的二氯硅烷。
接下来在该已调节为-20℃～20℃温度范围内的溶液中边搅拌边倒入纯度不小于99％的氨。在该反应液中，制备出粗聚硅氮烷和副产物氯化铵。
通过过滤除去反应产生的氯化铵。
滤液被加热到30～150℃，并除去残留的氨，聚硅氮烷的分子量调整为1500～15000，就重均分子量而言。
有机溶剂加热到30～50℃，在不超过50mmHg的减压下通过蒸馏除去剩余的吡啶。此处适用的有机溶剂包括(i)芳香化合物，例如苯，甲苯，二甲苯，乙基苯，二乙苯，三甲基苯，三乙基苯和十氢化萘，(ii)饱和链烃，例如正戊烷，异戊烷，正己烷，异己烷，正庚烷，异庚烷，正辛烷，异辛烷，正壬烷，异壬烷，正癸烷和异癸烷，(iii)饱和环烃，例如环己烷，乙基环己烷，甲基环己烷和对薄荷烷，(iv)不饱和环烃，例如环己烯和二戊烯(柠檬烯)，(v)醚类，例如二丙基醚，二丁基醚和苯甲醚，(vi)酯类，例如乙酸正丁酯，乙酸异丁酯，乙酸正戊酯和乙酸异戊酯，和(vii)酮类，例如甲基异丁基酮。
在减压下通过蒸馏除去吡啶的同时，除去有机溶剂，调节聚硅氮烷的浓度一般为5～30wt％。
将这样得到的聚硅氮烷溶液用过滤精度为不超过0.1μm的滤器进行循环过滤，以减少粒径不小于0.2μm的粗颗粒的数量到不超过50个颗粒/立方厘米。
上述制备聚硅氮烷溶液的方法仅仅是制备方法的一个例子，制备方法不只限定于此。例如还可以采用一种方法，其中得到了固体聚硅氮烷，该聚硅氮烷一般溶解或分散于上述适当溶剂中，浓度为5～30wt％。考虑到例如最终形成的聚硅氮烷涂覆膜厚度，应该适当地调节溶液的浓度。
可以用任何方法将这样制备的聚硅氮烷溶液涂覆在基底上。涂覆方法的例子包括旋涂，帘流涂布，蘸涂等。其中从涂覆面的均一性的观点来看，特别优选旋涂。
为了同时实现涂覆聚硅氮烷溶液后沟槽凹槽的掩埋性和聚硅氮烷涂覆面的平整性，聚硅氮烷涂层厚度优选0.8～2倍于凹槽形成步骤中形成的整个沟槽隔离凹槽，即硅基底、二氧化硅膜和氮化硅膜的总厚度。
涂覆条件随聚硅氮烷溶液的浓度、溶剂和涂覆方法等变化，但用旋涂法作为例子来说明涂覆条件。
近年来在许多情况下，从提高产量的角度考虑，元件形成在大基底上。包括多个步骤组合的旋涂有效地用于在尺寸为8英寸或更大的硅基底上均匀地形成聚硅氮烷涂层。
首先聚硅氮烷溶液滴落在硅基底的中心部分，或者是包括中心部分的几个位置处，从而使得涂层均匀地形成在基底的整个区域上，数量一般为每硅基底0.5～20cc。
然后将硅基底在短时间内以较低的速度旋转，例如旋转速度为50～500rpm，时间为0.5～10秒，以将滴落的聚硅氮烷溶液在硅基底的整个区域上摊开(预旋转)。
然后以较高的速度旋转该基底，例如旋转速度为500～4500rpm，时间为0.5～800秒钟，以产生所需的涂层厚度(主旋转)。
而且为了降低硅基底周边上聚硅氮烷涂层的增长及尽可能地除去聚硅氮烷涂层中的溶剂，以比主旋转速度高500rpm或更多的速度旋转基底，例如旋转速度为1000～5000rpm，时间为5～300秒(终旋转)。
考虑到例如使用的基底尺寸和所需半导体元件的功能，可以适当调整涂覆条件。
(C)预烘干步骤
随后将聚硅氮烷溶液涂覆的基底转移到预烘干步骤。该步骤是为了完全除去聚硅氮烷涂层中包含的溶剂并预固化聚硅氮烷涂层。
现有技术中基本在一恒定的温度下进行加热。在这种情况中，固化时涂层收缩，在沟槽隔离凹槽中形成了凹口，或者在凹槽内形成了空隙。
本发明的一个特征就是在预烘干步骤调整温度，进行预烘干的同时随时间流逝升高温度。在此情况下，预烘干步骤中的温度通常为50～400℃，优选100～300℃。预烘干步骤所需的时间一般为10秒～30分钟，优选30秒～10分钟。
预烘干步骤中随时间流逝升高温度的有用方法包括这样一种方法，其中放置基底的环境温度被增量阶段性地或逐步地升高，或者是这样一种方法，其中温度被单调地升高。在此情况下，从除去涂层中溶剂的角度考虑，预烘干步骤中最高的预烘干温度通常高于聚硅氮烷溶液中所用溶剂的沸点。
根据预烘干步骤中温度被增量阶段性地升高的方法，重复进行：在给定时间内将基底在特定恒定的温度保持一定时间，然后将基底温度在更高的恒定温度保持一定时间，例如基底温度保持在T1几分钟，然后基底保持高于温度T1的温度T2几分钟。各增量阶段间的温度差异一般为30～150℃。对每个温度，基底保持恒定温度的时间通常为10秒～3分钟。在上述条件下进行的预烘干可以显著地提高本发明的效果。
例如当通过两个温度增量阶段进行预烘干时，第一阶段预烘干温度优选在(1/4)A～(3/4)A(℃)的范围内，其中A(℃)表示第二阶段的预烘干温度(最高的预烘干温度)。
而且例如当通过在三个温度增量阶段进行预烘干时，第一阶段预烘干温度优选在(1/4)A～(5/8)A(℃)的范围内，第二阶段预烘干温度优选在(5/8)A～(7/8)A(℃)的范围内，其中A(℃)表示第三阶段的预烘干温度(最高的预烘干温度)。
例如当在聚硅氮烷溶液中使用沸点约为150℃的溶剂例如二甲苯时，选择200℃作为最高的预烘干温度，(a)如果通过两个温度增量阶段进行预烘干，第一阶段预烘干温度优选在50～150℃的范围内，和(b)如果通过三个温度增量阶段进行预烘干，第一阶段预烘干温度和第二阶段预烘干温度优选分别在50～125℃和125～175℃的范围内。
即还是在使用温度增量阶段的方法中，进行用于多个增量阶段的温度设定使得：对于整个预烘干步骤，温度适度增长达到目标温度。
如果在温度单调升高的情况中，温度值应该比较早时间点的温度高至少0℃。在该情形下，某个时间点和较早时间点的温度差异可以是0(零)，但不应是负的。换句话说，当预烘干温度对时间进行绘图时，温度曲线的斜率不应是负的。基底温度一般以0～500℃/min的温度增长速率进行升高，优选10～300℃/min。较高的温度增长速率会导致更显著地缩短加工时间。但从除去凹槽结构内溶剂和令人满意地实现聚硅氮烷聚合的角度考虑，优选采用低温度增长速率。
本发明中，表述“调整使得预烘干步骤中的温度随时间流逝而升高”排除了这样的情况：例如低温基底被传送到高温条件，进行快速升高基底温度，使温度与环境温度相同，接着预烘干基底同时保持温度。在该情况下，虽然基底温度随时间流逝而升高，但温度的升高没有被调整，在该情况下得不到本发明的效果。
预烘干步骤中，从防止涂层在预烘干步骤中温度快速增长和比用传统一步加热法预烘干情况更低的温度增长速率来提高温度的角度，进行温度调整。例如本发明的方法减少了凹槽内空隙的原因还不能够完全说明。但是认为其理由在于：由于基底温度快速增长，在从沟槽隔离凹槽内部完全除去溶剂前，不利的是该表面被过度固化，因此溶剂的蒸气仍停留在凹槽内。根据本发明，该问题通过在预烘干步骤中调节温度来解决。
(D)固化步骤
预烘干后，聚硅氮烷涂层转化成二氧化硅膜，并将该膜固化。为此将聚硅氮烷涂层加热。只加热聚硅氮烷涂层能够使聚硅氮烷涂层固化。通常整个基底被置于固化炉或类似装置中用于加热。
本发明方法中，在基底温度降低到低于50℃之前，即基底温度为50℃或更高并等于或低于预烘干中的最高温度，将在预烘干步骤中已被加热到高温的基底进行固化步骤。当基底在温度下降前进行固化步骤时，可以节省再次升高温度所需的能量和时间。
固化通常使用固化炉或电热板在水汽浓度不小于1％的惰性气体或氧气环境中进行。对于将聚硅氮烷完全转化成二氧化硅，水汽是绝对必要的，水汽浓度一般不小于1％，优选不小于5％。当惰性气体用作保护气体时，例如使用氮、氩或氦。
固化时的温度条件根据使用的聚硅氮烷种类和步骤的组合而变化(将在下面说明)。在本发明的方法中，固化通过一步法进行，固化温度等于或高于最高预烘干温度到1000℃或以下的温度，优选温度等于或高于最高预烘干温度到800℃或以下。最高预烘干温度指的是预烘干步骤中的最高温度。本发明中由于预烘干步骤中的温度随时间流逝而升高，所以最高预烘干温度等于预烘干步骤中的最终温度。在该情况下，直到温度达到目标温度时的温度增长速率通常为1～100℃/min，温度达到目标温度后的固化时间一般是1分钟～10小时，优选15分钟～3小时。如果需要的话，可以逐步变化固化温度或固化环境的组成。
(E)抛光步骤
聚硅氮烷涂层固化后，除去非必要部分的固化了的二氧化硅膜。为此，首先在抛光步骤中，除去基底表面上的聚硅氮烷涂层。该步骤是抛光步骤。
通过化学机械抛光法(下称“CMP”)进行抛光。可以使用普通抛光剂和抛光设备通过CMP进行抛光。具体地，例如研磨材料例如二氧化硅、氧化铝或二氧化铈和非强制性选择的其它添加剂在水中的分散体可用作抛光剂。抛光设备可以是市售普通CMP设备。
(F)蚀刻步骤
抛光步骤中，基底表面上的聚硅氮烷生成的二氧化硅膜基本上被除去。但为了除去残留的二氧化硅膜，再进行蚀刻处理。蚀刻处理一般用蚀刻液进行。蚀刻液没有特别限定，只要它能够除去二氧化硅膜。通常使用含氟化铵的氢氟酸水溶液。水溶液中氟化铵的浓度优选不小于5％，更优选不小于30％。
当氮化硅膜形成在直接邻接基底表面的二氧化硅膜上时，蚀刻步骤(F)后，也通过蚀刻除去氮化硅膜。通常，该蚀刻处理也用蚀刻液进行。蚀刻液没有特别限定，只要它能够除去氮化硅膜。通常使用浓度不小于70％的磷酸水溶液时，温度调整到约80℃。
在本发明的第一实例中，以上述顺序进行处理可以得到所需的沟槽隔离结构。如果需要的话，可以与以上步骤组合使用其它步骤。
例如从(B)涂覆步骤～(D)固化步骤的步骤重复两次或多次。具体地，(D)固化步骤后，可以进行第二(B)涂覆步骤和第二(C)预烘干步骤和(D)固化步骤。当进行该处理时，优选在第一涂覆步骤中形成的聚硅氮烷涂层的厚度小。当在一系列(B)涂覆步骤～(D)固化步骤中形成的聚硅氮烷涂层生成的二氧化硅膜厚度很小时，凹槽内深处残留的溶剂量可以减少。因此凹槽内产生的空隙也可以减少。
从(B)涂覆步骤～(D)固化步骤用于形成二氧化硅膜的步骤可以与CVD组合使用，优选高密度等离子体CVD。具体地在从(B)涂覆步骤～(D)固化步骤的步骤中，形成了比所需厚度更小的二氧化硅膜，然后通过CVD沉积另外的二氧化硅膜。如上所述，当只通过CVD形成沟槽隔离结构时，可能在凹槽内形成空隙。当二氧化硅事先用本发明方法掩埋在凹槽结构的深处时，可以防止在凹槽内由CVD产生空隙。
为了进一步完全固化形成的二氧化硅膜，在(E)抛光步骤和(F)蚀刻步骤间，在水汽浓度不小于1％的惰性气体或氧气环境中还可以进行用于再加热二氧化硅膜的处理以再固化二氧化硅膜。具体地，当抛光后该膜被完全固化而不是在(D)固化步骤中完全固化时，抛光条件的自由度提高了。而且缩短从凹槽最深处到表面的距离，然后完全固化，可以有利于除去凹槽深处残留的有机溶剂。用于再固化的加热条件可以根据目的等进行变化。通常加热在400～1000℃进行，优选600～800℃。此时加热时间一般为10秒～3小时，优选1分钟～1小时。
在(E)抛光步骤和(F)蚀刻步骤间，可以将形成的二氧化硅膜进行热处理以增加二氧化硅膜的密度。致密化通常在温度400～1200℃进行，优选600～1000℃。此时加热时间为10秒～3小时，优选1分钟～1小时。与上述再固化步骤不同，在环境中存在水汽不是必要的。
本发明的第二方面
本发明包括第二方面，它与本发明的第一方面相同，除了步骤的顺序发生变化。在本发明的第二方面，以如下顺序实施步骤形成沟槽隔离结构。
(A)凹槽形成步骤
(B)涂覆步骤
(C)预烘干步骤
(E)抛光步骤
(F)蚀刻步骤
(D)固化步骤
每一步都可以在上述条件下进行。
步骤(F)的实施是用于除去聚硅氮烷衍生膜(未完全转化成二氧化硅)，它对于形成沟槽隔离结构是多余的部分。
现有技术中认为在小宽度沟槽凹槽部分的表面上形成凹口部的原因是：在固化步骤中掩埋于沟槽凹槽部分的聚硅氮烷收缩时，较窄的宽度产生了较大的内应力，导致密度减小。在本发明第二方面的方法中，可以防止在基底表面上形成凹口部分，可能是因为在固化步骤中掩埋于沟槽凹槽处的聚硅氮烷收缩前，聚硅氮烷事先被蚀刻到必要程度，形成沟槽隔离结构后，聚硅氮烷固化被转化成二氧化硅。
实施例
制备聚硅氮烷溶液
(A)聚硅氮烷溶液A
用如下方法制备聚硅氮烷溶液A。
(1)一边搅拌，一边将纯度不小于99％的48g的二氯硅烷倒入500g的0℃无水吡啶中。
(2)随后，用3小时边搅拌边倒入27g纯度为99.9％的氨，同时保持液体温度为0℃。
(3)加入氨完成后，通过过滤除去生成物氯化铵。
(4)将已除去氯化铵的滤液加热到50℃，以除去残留的氨。在滤液中形成了重均分子量为2000的聚硅氮烷。
(5)将二甲苯混合入已除去氨的滤液中。在50℃20mmHg的减压下将该混合物蒸馏以除去吡啶，并将聚合物浓度变成20wt％。
(6)用过滤精度为0.1μm的过滤器通过循环过滤将得到的聚合物溶液提纯。用颗粒计数器KS40-BF，由RION Co.，Ltd.制造，测量聚合物溶液中包含的尺寸为0.2μm或更大的颗粒数目，发现颗粒数目为每立方厘米3个颗粒。
(B)聚硅氮烷溶液B
步骤(5)中，调整吡啶的除去量来制备聚合物浓度为10wt％的聚硅氮烷溶液B。对于聚硅氮烷溶液B，以与聚硅氮烷溶液A中相同的方式进行颗粒数目的测量，发现颗粒数目为每立方厘米3个颗粒。
(C)聚硅氮烷溶液C
以与下述日本专利No.1474685的实施例1相同的方式制备聚硅氮烷溶液C。
(1)在冰中冷却150ml的脱气干吡啶，用50分钟将16.1g的二氯硅烷加入到冷却的吡啶中。
(2)在冰中冷却反应溶液，经1小时的时间用力搅拌下将10.9g的氨吹入反应溶液中。
(3)通过离心和过滤从反应液中除去固体产物，在减压下从滤液中除去溶剂，得到玻璃状固体聚硅氮烷。
(4)将得到的聚硅氮烷溶解于二甲苯中，得到20wt％的溶液，用过滤精度为0.1μm的过滤器通过循环过滤而将其提纯。
沟槽隔离凹槽的形成
根据以下日本专利No.3178412的“第二实例”在硅基底上形成沟槽隔离凹槽。
(1)通过热氧化法在硅基底表面上形成二氧化硅膜，通过CVD在二氧化硅膜上形成氮化硅膜。
(2)在形成的氮化硅膜上涂覆光致抗蚀剂，接着通过照相平版印刷法进行曝光并显影形成图形。在该情况中，图形的形成使得最终得到的图形是1μm，0.5μm，0.2μm，0.1μm和0.05μm的直线凹槽。
(3)将形成图形的光致抗蚀剂膜用作掩模来依次干蚀刻氮化硅膜和二氧化硅膜。干蚀刻导致形成穿过氮化硅膜和二氧化硅膜延伸的孔，而导致硅基底的线性暴露。
(4)除去光致抗蚀剂以使氮化硅膜暴露。该氮化硅膜用作掩模来蚀刻硅基底，因此在硅基底上形成凹槽结构。而且通过热氧化法也在凹槽内形成二氧化硅膜。在凹槽内通过CVD还形成氮化硅膜，用于形成沟槽隔离凹槽。该氮化硅膜用于在后面步骤中固化聚硅氮烷时抑制硅的氧化。
实施例1
在具有用上述方法形成的沟槽隔离凹槽的硅基底上，用下述方法形成沟槽隔离结构。
(1)在旋转速度1000rpm和旋转时间30秒的涂覆条件下，将聚硅氮烷溶液A旋涂在硅基底上。相同条件下在裸露的硅基底上进行涂覆时，涂层厚度为600nm。
(2)通过加热将涂覆的基底预烘干，100℃、150℃和200℃依次进行，每个温度2分钟。
(3)将预烘干的基底置于纯氧气环境下的固化炉中，同时保持温度在200℃，其中预烘干基底在水汽浓度为70％的氧气环境中加热至800℃，温度增长速率为10℃/min，并在该温度下进行再加热30分钟以固化涂层。
对于通过在裸露硅上以相同条件涂覆聚硅氮烷溶液并进行涂层固化形成的薄膜，用FTIR分析化学结构。结果，只观察到归因于1080cm-1波数的Si-O键的吸收，既没有观察到归因于3380cm-1波数的N-H键的吸收，也没有观察到归因于2200cm-1波数的S-H键的吸收，这表明，在上述条件下，原料聚硅氮烷完全转化成了二氧化硅。
(4)用CMP将硅基底表面上的二氧化硅膜抛光，直到露出氮化硅膜。
(5)用80℃的磷酸水溶液通过蚀刻除去表面上暴露的氮化硅膜。
(6)用含30wt％氟化铵和1％氢氟酸的水溶液蚀刻该二氧化硅膜至靠近硅基底的位置处，形成沟槽隔离结构。
实施例2
重复实施例1的步骤，除了将聚硅氮烷溶液变成聚硅氮烷溶液B，聚硅氮烷溶液的涂覆和固化分成3次，将步骤(1)～(3)重复3次。
实施例3
重复实施例1的步骤，除了将聚硅氮烷溶液变成聚硅氮烷溶液B，步骤(3)后，用HDP-CVD形成300nm厚的二氧化硅膜。
实施例4
以与实施例1相同的方式形成沟槽隔离结构，除了由CVD在硅基底上形成10nm厚的多晶硅膜，然后涂覆聚硅氮烷溶液。
实施例5
以与实施例1相同的方式形成沟槽隔离结构，除了在实施例1的步骤(4)之后，增加如下步骤：将温度再次变成200℃，纯氧气环境下，将部件导入固化炉，在水汽浓度为70％的氧气环境中将部件以10℃/min的温度增长速率加热到800℃。
实施例6
以与实施例1相同的方式形成沟槽隔离结构，除了在实施例1的步骤(5)之后，将该基底在1000℃的氮环境中进行热处理，以使二氧化硅致密化。
实施例7
以与实施例1相同的方式形成沟槽隔离结构，除了在进行到实施例1的步骤(2)预烘干步骤之后，在步骤(3)之前进行步骤(4)的CMP抛光和蚀刻预烘干的聚硅氮烷涂层至靠近基底的位置处的步骤。包含30wt％氟化铵和1％氢氟酸的水溶液用于在步骤(3)之前进行蚀刻。
对比例1
根据以下日本专利No.3178412所述的“第二实例”形成沟槽隔离结构。
(1)通过旋涂在硅基底上涂覆聚硅氮烷溶液C。
(2)通过将涂覆的硅基底置于200℃的惰性环境中3分钟而预烘干。
(3)将预烘干的涂覆硅基底置于电烘箱中，在400℃的水汽环境中加热60分钟。然后温度升高到900℃，基底放置60分钟。
(4)用CMP将在硅基底表面上的二氧化硅膜进行抛光，直到暴露出氮化硅膜。
(5)通过用80℃的磷酸水溶液蚀刻而除去表面上暴露的氮化硅膜。
(6)在靠近硅基底处用包含30wt％氟化铵和1％氢氟酸的水溶液蚀刻该二氧化硅膜，形成沟槽隔离结构。
对比例2
根据以下日本专利No.3178412所述的“第二实例”形成沟槽隔离结构。
(1)通过旋涂在硅基底上涂覆聚硅氮烷溶液A。
(2)通过将涂覆的硅基底置于300℃的惰性环境中2分钟而预烘干。
(3)将预烘干的基底置于200℃的电烘箱中，同时输入纯氧作为环境气体，其中基底在水汽浓度为70％的氧气环境中以10℃/min的温度增长速率被加热到800℃而固化涂层。
(4)用CMP将在硅基底表面上的二氧化硅膜进行抛光，直到暴露氮化硅膜。
(5)通过用80℃的磷酸水溶液蚀刻而除去表面上暴露的氮化硅膜。
(6)在靠近硅基底处用包含30wt％氟化铵和1％氢氟酸的水溶液蚀刻该二氧化硅膜，形成沟槽隔离结构。
在与实施例2～7和对比例1和2相同的条件下，将聚硅氮烷溶液涂覆在裸露的硅上形成涂层，将涂层固化形成薄膜，用FTIR分析其化学结构。结果发现，对于所有情况，原料聚硅氮烷完全转化成了二氧化硅。
评价
对于各个例子中的硅基底，在SEM下观察沟槽截面，评价以下项目。
(1)分别对于宽度为0.5μm、0.2μm、0.1μm和0.05μm的沟槽隔离结构，沟槽凹槽处填充材料的表面比宽度1μm沟槽隔离结构的上端低多少？
(2)在宽度为0.05μm的沟槽隔离结构中有无不均匀部分的出现，例如空隙。
结果示于表1
                                表1
  从宽度1μm沟槽顶端的相对高度   空隙
  沟槽宽度   0.5μm   0.2μm   0.1μm   0.05μm   0.05μm
  实施例1   0.00μm   -0.03μm   -0.05μm   -0.08μm   无
  实施例2   0.00μm   0.00μm   -0.02μm   -0.04μm   无
  实施例3   -0.01μm   -0.02μm   -0.02μm   -0.04μm   无
  实施例4   -0.01μm   -0.01μm   -0.01μm   -0.02μm   无
  实施例5   -0.01μm   -0.01μm   -0.03μm   -0.04μm   无
  实施例6   0.00μm   -0.01μm   -0.01μm   -0.01μm   无
  实施例7   -0.01μm   -0.01μm   -0.03μm   -0.05μm   无
  对比例1   -0.03μm   -0.09μm   -0.24μm   -0.41μm   在下端有
  对比例2   -0.05μm   -0.08μm   -0.18μm   -0.22μm   无
表格中负号表示沟槽处顶端低于宽度1μm沟槽的顶端。
从以上结果可以看出，由本发明方法形成的沟槽隔离结构可以产生无结构缺陷例如空隙、具有沟槽顶端高度和平面性优异的基底。另一方面，对于由普通方法形成的沟槽隔离结构，可以清楚地看出：较窄的沟槽宽度会在沟槽凹槽内产生较低的填充材料的相对高度，产生从基底平面的凹口，导致发生空隙。

Claims (7)

1.一种形成沟槽隔离结构的方法，包括：
凹槽形成步骤，在硅基底上形成沟槽隔离凹槽；
涂覆步骤，在所述基底上涂覆将聚硅氮烷溶解于有机溶剂中制备的聚硅氮烷溶液，形成聚硅氮烷涂层；
预烘干步骤，预烘干涂覆的基底，同时调节预烘干步骤中的温度，使温度在50～400℃的范围内随时间流逝而升高；
固化步骤，以高于最大预烘干温度到1000℃或以下的温度，在水汽浓度不小于1％的惰性气体或氧气环境中处理预烘干的基底，将聚硅氮烷涂层转化成二氧化硅膜；
抛光步骤，由CMP(化学机械抛光)有选择地抛光所述二氧化硅膜；和
蚀刻步骤，通过蚀刻有选择地除去抛光步骤后剩余未除去的二氧化硅膜。
2.根据权利要求1的形成沟槽隔离结构的方法，其中在重复从涂覆步骤到固化步骤的步骤两次或多次之后，进行所述抛光步骤。
3.根据权利要求1或2的形成沟槽隔离结沟的方法，其中在所述固化步骤后，由高密度等离子体CVD法来形成二氧化硅膜，然后进行所述抛光。
4.根据权利要求1的形成沟槽隔离结构的方法，其中在涂覆步骤前，由CVD法在硅基底表面上形成多晶硅膜。
5.根据权利要求1的形成沟槽隔离结构的方法，在所述抛光步骤和所述蚀刻步骤之间，还包括在水汽浓度不小于1％的惰性气体或氧气环境中将部件再加热的再固化步骤，从而固化所述二氧化硅膜。
6.根据权利要求1的形成沟槽隔离结构的方法，还包括在所述抛光步骤之后的致密化步骤，将所述二氧化硅膜在400℃～1200℃或以下的温度进行热处理，从而使所述二氧化硅膜致密化。
7.一种形成沟槽隔离结构的方法，包括：
凹槽形成步骤，在硅基底上形成沟槽隔离凹槽；
涂覆步骤，在所述基底上涂覆将聚硅氮烷溶解于有机溶剂中制备的聚硅氮烷溶液，形成聚硅氮烷涂层；
预烘干步骤，预烘干涂覆的基底，同时调节预烘干步骤中的温度，使温度在50～400℃的范围内随时间流逝而升高；
抛光步骤，由CMP(化学机械抛光)有选择地抛光所述预烘干的聚硅氮烷涂层；
蚀刻步骤，通过蚀刻有选择地除去抛光步骤后剩余未除去的预烘干的聚硅氮烷涂层；
固化步骤，以高于最大预烘干温度到1000℃或以下的温度，在水汽浓度不小于1％的惰性气体或氧气环境中处理预烘干的基底，将聚硅氮烷涂层转化成二氧化硅膜。
CNB2004800057038A 2003-03-05 2004-03-03 形成沟槽隔离结构的方法 Expired - Fee Related CN1315176C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP058365/2003 2003-03-05
JP2003058365A JP2004273519A (ja) 2003-03-05 2003-03-05 トレンチ・アイソレーション構造の形成方法

Publications (2)

Publication Number Publication Date
CN1757105A CN1757105A (zh) 2006-04-05
CN1315176C true CN1315176C (zh) 2007-05-09

Family

ID=32958792

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800057038A Expired - Fee Related CN1315176C (zh) 2003-03-05 2004-03-03 形成沟槽隔离结构的方法

Country Status (7)

Country Link
US (1) US20060160321A1 (zh)
EP (1) EP1608012A1 (zh)
JP (1) JP2004273519A (zh)
KR (1) KR20060002786A (zh)
CN (1) CN1315176C (zh)
TW (1) TW200503101A (zh)
WO (1) WO2004079819A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342895B2 (ja) 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP4594648B2 (ja) * 2004-05-26 2010-12-08 株式会社東芝 半導体装置およびその製造方法
JP2005347636A (ja) * 2004-06-04 2005-12-15 Az Electronic Materials Kk トレンチ・アイソレーション構造の形成方法
JP5091428B2 (ja) * 2005-06-14 2012-12-05 株式会社東芝 半導体装置の製造方法
US7892942B2 (en) * 2007-07-09 2011-02-22 Micron Technology Inc. Methods of forming semiconductor constructions, and methods of forming isolation regions
JP5329825B2 (ja) 2008-02-25 2013-10-30 株式会社東芝 半導体装置の製造方法
JP5306669B2 (ja) * 2008-02-29 2013-10-02 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
JP5405031B2 (ja) * 2008-03-06 2014-02-05 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
US7999355B2 (en) 2008-07-11 2011-08-16 Air Products And Chemicals, Inc. Aminosilanes for shallow trench isolation films
JP5535583B2 (ja) * 2009-05-25 2014-07-02 ＡｚエレクトロニックマテリアルズＩｐ株式会社 トレンチ・アイソレーション構造の形成方法
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
US9082612B2 (en) * 2010-12-22 2015-07-14 Cheil Industries, Inc. Composition for forming a silica layer, method of manufacturing the composition, silica layer prepared using the composition, and method of manufacturing the silica layer
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法
JP5634366B2 (ja) * 2011-09-26 2014-12-03 株式会社東芝 成膜装置及び半導体装置の製造方法
CN103257523B (zh) * 2012-02-17 2016-01-06 中国科学院微电子研究所 曝光电子束正性抗蚀剂的方法
US8796105B2 (en) * 2012-07-25 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for preparing polysilazane on a semiconductor wafer
KR101361454B1 (ko) * 2012-08-23 2014-02-21 이근수 반도체 소자의 실리콘 산화막 형성 방법
CN103871951B (zh) * 2012-12-18 2016-07-06 中芯国际集成电路制造(上海)有限公司 沟槽填充方法
CN103910885A (zh) 2012-12-31 2014-07-09 第一毛织株式会社 制备间隙填充剂的方法、用其制备的间隙填充剂和使用间隙填充剂制造半导体电容器的方法
US11450526B2 (en) * 2018-05-30 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic spin-on coating process for forming dielectric material
CN110890314A (zh) * 2018-09-11 2020-03-17 长鑫存储技术有限公司 一种半导体器件的绝缘层的制备方法
CN110517984A (zh) * 2019-08-29 2019-11-29 上海华力微电子有限公司 浅沟槽隔离结构的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020068413A1 (en) * 2000-12-01 2002-06-06 Akito Konishi Process of manufacturing semiconductor device
EP1278238A1 (en) * 2000-04-25 2003-01-22 Tonen General Sekiyu K.K. Method for sealing fine groove with siliceous material and substrate having siliceous coating formed thereon

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60145903A (ja) * 1983-12-29 1985-08-01 Toa Nenryo Kogyo Kk 無機ポリシラザン及びその合成方法
JPH07120700B2 (ja) * 1985-09-18 1995-12-20 ソニー株式会社 半導体装置の製造方法
JP2918573B2 (ja) * 1989-09-13 1999-07-12 三菱電機株式会社 半導体装置の製造方法
JPH0497542A (ja) * 1990-08-15 1992-03-30 Nec Corp 半導体装置の製造方法
US5821160A (en) * 1996-06-06 1998-10-13 Motorola, Inc. Method for forming a laser alterable fuse area of a memory cell using an etch stop layer
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3178412B2 (ja) * 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
JP2000114362A (ja) * 1998-10-02 2000-04-21 Nec Corp 半導体装置の製造方法
US6319796B1 (en) * 1999-08-18 2001-11-20 Vlsi Technology, Inc. Manufacture of an integrated circuit isolation structure
JP3344397B2 (ja) * 2000-01-21 2002-11-11 日本電気株式会社 半導体装置の製造方法
KR100362834B1 (ko) * 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
KR100354442B1 (ko) * 2000-12-11 2002-09-28 삼성전자 주식회사 반도체 장치의 스핀 온 글래스 절연막 형성 방법
KR100568100B1 (ko) * 2001-03-05 2006-04-05 삼성전자주식회사 트렌치형 소자 분리막 형성 방법
KR100512167B1 (ko) * 2001-03-12 2005-09-02 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법
US6699799B2 (en) * 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
KR20030003906A (ko) * 2001-07-04 2003-01-14 삼성전자 주식회사 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
JP2003031650A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1278238A1 (en) * 2000-04-25 2003-01-22 Tonen General Sekiyu K.K. Method for sealing fine groove with siliceous material and substrate having siliceous coating formed thereon
US20020068413A1 (en) * 2000-12-01 2002-06-06 Akito Konishi Process of manufacturing semiconductor device

Also Published As

Publication number Publication date
CN1757105A (zh) 2006-04-05
JP2004273519A (ja) 2004-09-30
US20060160321A1 (en) 2006-07-20
WO2004079819A1 (ja) 2004-09-16
KR20060002786A (ko) 2006-01-09
TW200503101A (en) 2005-01-16
EP1608012A1 (en) 2005-12-21

Similar Documents

Publication Publication Date Title
CN1315176C (zh) 形成沟槽隔离结构的方法
CN1146965C (zh) 硅烷基多纳米孔隙二氧化硅薄膜
CN1236480C (zh) 多官能硅基低聚物/聚合物纳米孔二氧化硅薄膜的表面改性中的应用
CN1311097C (zh) 制备低介电薄膜的方法、原料混合物及该薄膜
CN1113407C (zh) 形成沟槽隔离结构的方法
CN1303619C (zh) 形成具有低介电常数的薄膜的方法
CN1185694C (zh) 在基体上形成膜的方法和装置
KR101352816B1 (ko) 실리카질 막의 제조 방법 및 이 제조 방법에 의하여 제조된실리카질 막이 부착된 기판
TWI600614B (zh) 矽石質膜之形成方法及以相同方法形成之矽石質膜
CN1446374A (zh) 低介电氮化硅膜及其制造方法和半导体器件及其制造工艺
CN1839468A (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
EP2392629A1 (en) Temporary adhesive composition, and method of producing thin wafer
CN1382304A (zh) 用于超大规模集成电路的经硅氧烷聚合物处理的微孔二氧化硅
CN1832120A (zh) 制备半导体器件的方法
JPWO2008029834A1 (ja) シリカ質膜形成用組成物およびそれを用いたシリカ質膜の製造法
CN1644753A (zh) 低介电常数层间介质薄膜及其形成方法
CN1551298A (zh) 图形形成方法和应用该方法的半导体器件的制造方法
CN1681737A (zh) 多孔质薄膜的改质方法及被改质的多孔质薄膜及其用途
JP2005347636A (ja) トレンチ・アイソレーション構造の形成方法
CN1957020A (zh) 有机二氧化硅系膜及形成法、布线结构体、半导体装置及膜形成用组合物
CN1220253C (zh) 生成掩膜数据的方法、掩膜、以及制造半导体器件的方法
CN1536023A (zh) 多孔膜形成用组合物,多孔膜的制备方法,多孔膜、层间绝缘膜和半导体器件
CN1836320A (zh) 由双面施予晶片生成半导体材料薄层的方法
CN1507015A (zh) 低介电常数材料以及化学气相沉积（cvd）制备方法
TWI539522B (zh) 隔離構造之形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Free format text: FORMER NAME: AZ ELECTRONIC MATERIALS (JAPAN) K.K.

CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: AZ electronic material IP (Japan) Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: AZ ELECTRONIC MATERIALS (JAPAN) Kabushiki Kaisha

ASS Succession or assignment of patent right

Owner name: MERCK PATENT GMBH

Free format text: FORMER OWNER: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Effective date: 20150410

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150410

Address after: Darmstadt

Patentee after: MERCK PATENT GmbH

Address before: Tokyo, Japan

Patentee before: AZ electronic material IP (Japan) Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070509

CF01 Termination of patent right due to non-payment of annual fee