CN110890314A - 一种半导体器件的绝缘层的制备方法 - Google Patents

一种半导体器件的绝缘层的制备方法 Download PDF

Info

Publication number
CN110890314A
CN110890314A CN201811057365.2A CN201811057365A CN110890314A CN 110890314 A CN110890314 A CN 110890314A CN 201811057365 A CN201811057365 A CN 201811057365A CN 110890314 A CN110890314 A CN 110890314A
Authority
CN
China
Prior art keywords
baking
baking step
stage
temperature
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811057365.2A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811057365.2A priority Critical patent/CN110890314A/zh
Publication of CN110890314A publication Critical patent/CN110890314A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种半导体器件的绝缘层的制备方法，包括前驱体材料与溶剂的混合物的施用步骤、去除溶剂的烘烤步骤以及前驱体材料向绝缘材料的转变步骤，其中的烘烤步骤中，以50～70℃为起始温度，通过两段或两段以上的阶段升温方式进行烘烤。本发明还提供了一种半导体器件，其包括所述制备方法制得的绝缘层。本发明的制备方法改进了烘烤步骤，可使得到的绝缘层中溶剂、气泡排出更加完全，所得膜层更加致密、均匀，隔离、绝缘的效果更好，避免了导线短路的风险，继而所得的半导体器件的性能更优。本发明的制备方法还可降低热量消耗，更加简便、经济。

Description

一种半导体器件的绝缘层的制备方法
技术领域
本发明涉及半导体器件制造技术领域，具体涉及一种半导体器件的绝缘层的制备方法。
背景技术
在半导体器件中，绝缘层是重要构成之一，如有源区之间的绝缘层。有源区之间一般形成有沟槽，采用绝缘材料将沟槽填充后得到填充结构具有隔离和绝缘的功能，填充结构的材料通常为二氧化硅、氮化硅等。
目前在半导体制造领域，绝缘层的制备可以为以下过程：首先将可以形成绝缘层的前驱体材料与溶剂混合形成混合物，然后通过沉积、涂布等方式将混合物填充至沟槽或形成薄膜，接着进行烘烤去除溶剂，退火后前驱体材料转变形成绝缘层。在绝缘层的制备工艺中，旋涂工艺(SOD，Spin-On Dielectric)已逐渐被广泛应用，其主要是通过旋转涂布的方式将前驱体材料(通常为含硅聚合物)与有机溶剂的混合物填充至沟槽或形成薄膜。
无论是传统的沉积工艺还是SOD工艺，都需要制得的绝缘层具有均匀致密、孔缺陷数量少的特点，否则会减弱绝缘效果而产生载流子短路的风险，严重影响半导体器件的性能和产品良率。
发明内容
为解决现有技术存在的缺陷，本发明的一个目的是提供一种半导体器件的绝缘层的制备方法，其所制得的绝缘层具有均匀致密、孔缺陷数量少的优点，隔离和绝缘效果好，由此可使得半导体器件具备更好的性能。
本发明的另一目的是提供一种半导体器件。
本发明提供的半导体器件的绝缘层的制备方法，包括前驱体材料与溶剂的混合物的施用步骤、去除所述溶剂的烘烤步骤以及所述前驱体材料向绝缘材料的转变步骤，其中，所述烘烤步骤中，以50～70℃为起始温度，通过两段或两段以上的阶段升温方式进行烘烤。
本发明提供的制备方法中，所述烘烤步骤依次分为60～110℃下的低温烘烤步骤以及130～180℃下的高温烘烤步骤。
本发明提供的制备方法中，所述低温烘烤步骤通过一段或一段以上的阶段升温方式进行，总烘烤时间为90～120s。
本发明提供的制备方法中，所述高温烘烤步骤通过一段或一段以上的阶段升温方式进行，总烘烤时间为90～120s。
本发明提供的制备方法中，所述烘烤步骤依次分为60～80℃下的第一烘烤步骤、100～120℃下的第二烘烤步骤以及130～180℃下的第三烘烤步骤。
本发明提供的制备方法中，所述第一烘烤步骤通过一段或一段以上的阶段升温方式进行，总烘烤时间为60～80s。
本发明提供的制备方法中，所述第二烘烤步骤通过一段或一段以上的阶段升温方式进行，总烘烤时间为60～80s。
本发明提供的制备方法中，所述第三烘烤步骤通过一段或一段以上的阶段升温方式进行，总烘烤时间为60～80s。
本发明提供的制备方法中，所述施用步骤中的施用方式为沉积、旋转涂布、狭缝涂布或喷墨印刷。
本发明提供的制备方法中，所述烘烤步骤中的相对湿度控制为30～50％。
本发明提供的制备方法中，所述烘烤步骤中的压力控制为0.5～2个大气压。
本发明提供的制备方法中，所述绝缘层为用于填充隔离沟槽的二氧化硅层、氮化硅层中的一种或多种。
本发明提供的制备方法中，所述前驱体材料为含硅聚合物，所述溶剂为酯类溶剂。
本发明还提供了一种半导体器件，包括由以上技术方案任一项所述的制备方法制得的绝缘层。
本发明提供的半导体器件中，所述绝缘层为用于填充隔离沟槽的二氧化硅层、氮化硅层中的一种或多种。
本发明的制备方法改进了传统的绝缘层制程，可使得到的绝缘层中溶剂、气泡排出更加完全，所得膜层更加致密、均匀，隔离、绝缘的效果更好，避免了导线短路的风险，继而所得的半导体器件的性能更优。而且，本发明的制备方法还可明显降低烘烤过程中的热量消耗，不会增加烘烤时间，使制造方法更加简便、经济。
附图说明
图1A-1D依次为常规的隔离沟槽填充过程的工艺流程图。
图2为常规的烘烤步骤与本发明实施例1的烘烤步骤的对比图表。
图3A-3B依次为本发明实施例1的烘烤过程中前期与后期的隔离沟槽内的剖面示意图。
图4A-4D依次为本发明实施例2的浅沟槽隔离填充的工艺流程图。
其中，附图标记说明如下：
101、硅衬底；102、多晶硅层；103、金属层；104、氮化硅层；105、内衬层；106、填充物；107、气泡；108、二氧化硅层；
201、硅衬底；202、氧化硅层；203、氮化硅层；204、二氧化硅保护层；205、填充物；206、气泡；207、二氧化硅层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将进一步描述本发明的示例性实施例的技术方案。
一般的隔离沟槽填充过程包括以下步骤：
1.在硅衬底101上依次形成多晶硅层102、金属层103、氮化硅层104，然后在所得的多层结构上形成隔离沟槽，并于隔离沟槽的内壁形成SiON内衬层105，如图1A所示。
2.使用旋转涂布装置涂布含硅聚合物(例如聚硅氮烷)和有机溶剂(例如醚类溶剂)的混合物，混合物填充至隔离沟槽之中成为填充物106，其中形成有气泡107，如图1B所示。
3.将旋涂后的衬底进行烘烤去除溶剂，并进行退火使含硅聚合物逐渐固化形成二氧化硅层108，如图1C所示，其中，烘烤过程为高温130～180℃下，均温处理180～240s，如图2左图所示。
4.将烘烤退火后的衬底冷却，并将多余的二氧化硅经过化学机械抛光(CMP)处理后得到最终的隔离沟槽填充层，如图1D所示。可见其中残留有少量未排出的气泡。
随着半导体器件的高密度化和细微化，隔离沟槽的深宽比(aspect ratio)在逐渐增加。在烘烤过程中，由于温度较高，前驱体材料向二氧化硅的转化速度较快，隔离沟槽底部的溶剂以及涂布过程产生的气泡不能及时排出，由此在隔离结构中形成较多的孔缺陷，如图1C-1D所示，进而导致载流子之间绝缘效果变差，引发设备短路，影响半导体器件的性能。
为克服上述缺陷，本发明的一个方面为提供一种半导体器件的绝缘层的制备方法，包括前驱体材料与溶剂的混合物的施用步骤、去除所述溶剂的烘烤步骤以及所述前驱体材料向绝缘材料的转变步骤，其中，所述烘烤步骤中，以50～70℃为起始温度，通过两段或两段以上的阶段升温方式进行烘烤。
本发明的制备方法中，以较低的温度为起始温度，通过阶段升温的方式进行烘烤，烘烤前期，前驱体材料基本保持原有形态，有利于沟槽底部的溶剂、气泡上升至沟槽表面，随着温度的逐步提高，溶剂、气泡不断向沟槽表面聚集并被排出，即使烘烤后期前驱体材料开始向硬度更高的绝缘材料转化，溶剂、气泡也可以顺利被排出。由此制得的绝缘层结构中几乎不含气泡，结构更加致密、均匀，孔缺陷数量更少，相应的半导体器件的性能也更好。而且，相对于原有的烘烤方式，本发明的制备方法还能有效减少热量消耗，且不会影响后续退火步骤。
本发明的制备方法中，升温的阶段可分为多个阶段，包括但不限于两段、三段、四段、五段、六段、七段、八段或更多；每阶段的控温时间可以为相同，也可以不同；各阶段的升温梯度可以相同，也可以不同。此外，阶段升温的方式还可以根据前驱体材料的性质、溶剂的种类、沟槽的深度、工艺的难易度等进行调整。
在根据本发明的一个实施方式中，烘烤步骤可以为两段升温的方式，即烘烤步骤依次分为60～110℃下的低温烘烤步骤以及130～180℃下的高温烘烤步骤，如图2右图所示。
在根据本发明的一个优选实施方式中，低温烘烤步骤和高温烘烤步骤各自独立地可以为恒温烘烤(即一段式升温)，也可以为阶段升温烘烤。其中的阶段升温烘烤可分为多个阶段，包括但不限于两段、三段、四段、五段、六段、七段、八段或更多；每阶段的控温时间可以为相同，也可以不同；各阶段的升温梯度可以相同，也可以不同。
在根据本发明的一个优选实施方式中，低温烘烤步骤和高温烘烤步骤的总时间不超过现有技术中烘烤步骤所用的总时间，因此不会增加工艺负担。在烘烤的总时间内，低温烘烤步骤和高温烘烤步骤各自的时间可以根据前驱体材料的性质、溶剂的种类、沟槽的深度、工艺的难易度等由本领域技术人员选择。在根据本发明的一个优选实施方式中，低温烘烤步骤的总时间可以为90～120s；在根据本发明的另一个优选实施方式中，高温烘烤步骤的总时间可以为90～120s。
在根据本发明的一个实施方式中，烘烤步骤还可以为三段升温的方式，即烘烤步骤依次分为60～80℃下的第一烘烤步骤、100～120℃下的第二烘烤步骤以及130～180℃下的第三烘烤步骤。
在根据本发明的一个优选实施方式中，第一烘烤步骤至第三烘烤步骤各自独立地可以为恒温烘烤(即一段式升温)，也可以为阶段升温烘烤。其中的阶段升温烘烤可分为多个阶段，包括但不限于两段、三段、四段、五段、六段、七段、八段或更多；每阶段的控温时间可以为相同，也可以不同；各阶段的升温梯度可以相同，也可以不同。
在根据本发明的一个优选实施方式中，第一烘烤步骤至第三烘烤步骤的总时间不超过现有技术中烘烤步骤所用的总时间。在根据本发明的一个优选实施方式中，第一烘烤步骤的总时间可以为60～80s，也可以为40～60s；在根据本发明的另一个优选实施方式中，第二烘烤步骤的总时间可以为60～80s，也可以为40～60s；在根据本发明的另一个优选实施方式中，第三烘烤步骤的总时间可以为60～80s，也可以为40～60s。
在根据本发明的一个实施方式中，前驱体材料与溶剂的混合物的施用步骤可以为半导体制造领域中常见的工艺步骤，施用方式可以为沉积、涂覆等方式，包括但不限于流动式化学气相沉积(FCVD)、旋转涂布、狭缝涂布、喷墨印刷等方式，只要能够将前驱体材料与溶剂的混合物填充或形成薄膜，并不影响后续工艺制程即可。沉积、涂覆等步骤可采用现有半导体制造领域的常见装置。
在根据本发明的一个实施方式中，烘烤步骤的其他工艺条件，包括但不限于相对湿度、惰性气体保护、压力等，都可采用现有的工艺参数或由本领域技术人员适当调节。例如，相对湿度可控制为30～50％；又例如，压力可控制为0.5～2个大气压。
在根据本发明的一个实施方式中，本发明的制备方法适用于填充隔离沟槽的二氧化硅层、氮化硅层结构的制造、尤其是高深高比的隔离沟槽的填充。
当制备二氧化硅层、氮化硅层时，前驱体材料优选为可以固化转变为SiO2、SiN的所有含硅聚合物，例如常见的聚硅氧烷、聚硅氮烷或其组合，还可以包括对其进行改性后所得的聚合物；溶剂亦可以为用于含硅聚合物的所有可用溶剂种类，例如醚类、酯类、酮类等，包括但不限于环己烷、戊烷、己烷、乙基环己烷、甲基环己烷、二丙醚、二丁醚、乙酸丁酯、乙酸戊酯、甲基异丁酮等；含硅聚合物与溶剂的混合物中，还可根据需要添加常规助剂，包括但不限于表面活性剂、消泡剂等。
本发明的另一方面提供了一种半导体器件，其包括有绝缘层结构，该绝缘层由以上技术方案任一项所述的方法制备所得。
进一步地，所述的绝缘层为填充隔离沟槽的二氧化硅层、氮化硅层，通过本发明制备方法制得的绝缘层具有更均匀、致密的结构，孔缺陷更少，特别适用于动态随机存取存储器(DRAM)、NAND FLASH存储器、中央处理器(CPU)等器件的制造。
实施例1
1.在硅衬底101上依次形成多晶硅层102、金属层103、氮化硅层104，然后在所得的多层结构上形成隔离沟槽，并于隔离沟槽中形成内衬层105，如图1A所示。
2.使用旋转涂布装置涂布含硅聚合物(例如聚硅氮烷)和有机溶剂(例如醚类溶剂)的混合物，混合物填充至隔离沟槽之中成为填充物106，其中形成有气泡107，如图1B所示。
3.将旋涂后的衬底进行烘烤去除溶剂，并进行退火使含硅聚合物逐渐固化，形成二氧化硅层108。其中，烘烤过程为先于60～110℃下烘烤90～180s，然后再于130～180℃下继续烘烤90～180s，如图2右图所示。隔离沟槽中的气泡变化情况如图3A、3B所示，二氧化硅层108内部不含气泡。
4.将烘烤退火后的衬底冷却，并将多余的二氧化硅经过CMP处理后得到最终的隔离沟槽填充层。
实施例2浅沟槽隔离(STI)
1.在硅衬底201上依次沉积氧化硅层(pad oxide)202与氮化硅层(padnitride)203，然后通过刻蚀形成沟槽，接着在沟槽的内壁生长二氧化硅保护层(liner oxide)204，如图4A所示。
2.将前驱体材料与溶剂的混合物通过旋涂或FCVD方式填充至沟槽之中成为填充物205，其中形成有气泡206，如图4B所示。
3.将硅衬底进行烘烤去除溶剂，并进行退火使前驱体材料逐渐固化形成二氧化硅，其中，烘烤过程为先于60～80℃下烘烤40～60s，然后于100～120℃下继续烘烤40～60s，接着升温至150～180℃下烘烤40～60s。
经过烘烤、退火处理后，填充至沟槽的前驱体材料转变为均匀、致密的二氧化硅层207，内部不含气泡，如图4C所示。
4.将衬底冷却，并将多余的二氧化硅去除后得到最终的填充结构，如图4D所示。
虽然为了说明本发明，已经公开了本发明的优选实施方案，但是本领域的技术人员应当理解，在不脱离权利要求书所限定的本发明构思和范围的情况下，可以对本发明做出各种修改、添加和替换。

Claims (10)

1.一种半导体器件的绝缘层的制备方法，包括前驱体材料与溶剂的混合物的施用步骤、去除所述溶剂的烘烤步骤以及所述前驱体材料向绝缘材料的转变步骤，其特征在于，所述烘烤步骤中，以50～70℃为起始温度，通过两段或两段以上的阶段升温方式进行烘烤。
2.根据权利要求1所述的制备方法，其特征在于，所述烘烤步骤依次分为60～110℃下的低温烘烤步骤以及130～180℃下的高温烘烤步骤。
3.根据权利要求2所述的制备方法，其特征在于，所述低温烘烤步骤通过一段或一段以上的阶段升温方式进行，总烘烤时间为90～120s；和/或
所述高温烘烤步骤通过一段或一段以上的阶段升温方式进行，总烘烤时间为90～120s。
4.根据权利要求1所述的制备方法，其特征在于，所述烘烤步骤依次分为60～80℃下的第一烘烤步骤、100～120℃下的第二烘烤步骤以及130～180℃下的第三烘烤步骤。
5.根据权利要求4所述的制备方法，其特征在于，所述第一烘烤步骤通过一段或一段以上的阶段升温方式进行，总烘烤时间为60～80s；和/或
所述第二烘烤步骤通过一段或一段以上的阶段升温方式进行，总烘烤时间为60～80s；和/或
所述第三烘烤步骤通过一段或一段以上的阶段升温方式进行，总烘烤时间为60～80s。
6.根据权利要求1所述的制备方法，其特征在于，所述施用步骤中的施用方式为沉积、旋转涂布、狭缝涂布或喷墨印刷。
7.根据权利要求1-6任一项所述的制备方法，其特征在于，所述绝缘层为用于填充隔离沟槽的二氧化硅层、氮化硅层中的一种或多种。
8.根据权利要求7所述的制备方法，其特征在于，所述前驱体材料为含硅聚合物，所述溶剂为酯类溶剂。
9.一种半导体器件，包括由权利要求1-6任一项所述的制备方法制得的绝缘层。
10.根据权利要求9所述的半导体器件，其特征在于，所述绝缘层为用于填充隔离沟槽的二氧化硅层、氮化硅层中的一种或多种。
CN201811057365.2A 2018-09-11 2018-09-11 一种半导体器件的绝缘层的制备方法 Pending CN110890314A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811057365.2A CN110890314A (zh) 2018-09-11 2018-09-11 一种半导体器件的绝缘层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811057365.2A CN110890314A (zh) 2018-09-11 2018-09-11 一种半导体器件的绝缘层的制备方法

Publications (1)

Publication Number Publication Date
CN110890314A true CN110890314A (zh) 2020-03-17

Family

ID=69745577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811057365.2A Pending CN110890314A (zh) 2018-09-11 2018-09-11 一种半导体器件的绝缘层的制备方法

Country Status (1)

Country Link
CN (1) CN110890314A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114664556A (zh) * 2022-02-07 2022-06-24 昆山磁通新材料科技有限公司 一体成型电感及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1218988A (zh) * 1997-12-01 1999-06-09 三星电子株式会社 在半导体器件中形成隔离沟槽的方法
CN1757105A (zh) * 2003-03-05 2006-04-05 Az电子材料（日本）株式会社 形成沟槽隔离结构的方法
US20100105217A1 (en) * 2007-03-29 2010-04-29 S.O.I.Tec Silicon On Insulator Technologies Defectivity of post thin layer separation by modification of its separation annealing
CN103515289A (zh) * 2013-10-18 2014-01-15 上海华力微电子有限公司 一种浅沟槽隔离结构的形成方法
CN107393864A (zh) * 2017-08-29 2017-11-24 睿力集成电路有限公司 一种隔离结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1218988A (zh) * 1997-12-01 1999-06-09 三星电子株式会社 在半导体器件中形成隔离沟槽的方法
CN1757105A (zh) * 2003-03-05 2006-04-05 Az电子材料（日本）株式会社 形成沟槽隔离结构的方法
US20100105217A1 (en) * 2007-03-29 2010-04-29 S.O.I.Tec Silicon On Insulator Technologies Defectivity of post thin layer separation by modification of its separation annealing
CN103515289A (zh) * 2013-10-18 2014-01-15 上海华力微电子有限公司 一种浅沟槽隔离结构的形成方法
CN107393864A (zh) * 2017-08-29 2017-11-24 睿力集成电路有限公司 一种隔离结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114664556A (zh) * 2022-02-07 2022-06-24 昆山磁通新材料科技有限公司 一体成型电感及其制备方法
CN114664556B (zh) * 2022-02-07 2023-12-01 昆山磁通新材料科技有限公司 一体成型电感及其制备方法

Similar Documents

Publication Publication Date Title
US20020123206A1 (en) Method of forming an insulating layer in a trench isolation type semiconductor device
US6191002B1 (en) Method of forming trench isolation structure
US7947551B1 (en) Method of forming a shallow trench isolation structure
US7557420B2 (en) Low temperature process for polysilazane oxidation/densification
JP4077606B2 (ja) スピンオンガラス組成物及びこれを利用した半導体装置のシリコン酸化膜の形成方法
EP1978548B1 (en) Process for producing siliceous film
US20040224496A1 (en) Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
US9786542B2 (en) Mechanisms for forming semiconductor device having isolation structure
JP5535583B2 (ja) トレンチ・アイソレーション構造の形成方法
EP1768175A1 (en) Method for forming trench isolation structure
CN110890314A (zh) 一种半导体器件的绝缘层的制备方法
US20030054616A1 (en) Electronic devices and methods of manufacture
CN101473426A (zh) 用于从下向上填充间隙的介电材料沉积与回蚀方法
KR20160041728A (ko) 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스
JPH05190663A (ja) 半導体集積回路の製造方法
KR20180013520A (ko) 미세 갭필용 중합체 및 이를 이용한 반도체 소자의 제조 방법
US20120276714A1 (en) Method of oxidizing polysilazane
US6271142B1 (en) Process for manufacture of trench DRAM capacitor buried plates
CN102148216B (zh) 用于互连工艺的半导体结构及其制造方法
JP2007019486A (ja) スピンオンガラス組成物、その製造方法、及びそれを用いた多孔性シリコン酸化膜の製造方法
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
US20160020139A1 (en) Gap-filling dielectric layer method for manufacturing the same and applications thereof
US6573152B1 (en) Self-planarizing process for shallow trench isolation
CN110211916B (zh) 浅沟槽隔离结构的制造方法
KR100314806B1 (ko) 스핀온글래스막형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200317