KR100338827B1 - 반도체 메모리장치의 스토리지노드 전극 제조방법 - Google Patents

Abstract

본 발명은 반도체 메모리장치의 스토리지노드 전극 제조방법에 관한 것으로서, 특히 이 방법은 반도체기판의 구조물 전체에 스토리지노드 전극의 패턴 영역을 정의하기 위한 희생 절연막을 형성하고, 희생 절연막을 식각해서 하부 구조물의 콘택플러그가 개방되는 개구부를 형성하고, 개구부가 형성된 희생 절연막에 Ti_xAl_ySi_zN을 형성한 후에, 희생 절연막 표면이 노출될 때까지 결과물을 평탄화하여 Ti_xAl_ySi_zN로 이루어진 스토리지노드 전극을 형성한다. 이에 따라, 본 발명은 스토리지노드 전극의 물질을 산화 저항성이 낮은 Ti_xAl_ySi_zN로 사용하므로 콘택 플러그와 스토리지노드 전극의 오믹 콘택을 양호하게 하면서 제조 공정의 단순화를 도모할 수 있다.

Description

반도체 메모리장치의 스토리지노드 전극 제조방법{Method for forming a storage node electrode of memory device}

본 발명은 반도체 메모리장치의 커패시터 제조방법에 관한 것으로서, 특히 3차원 구조의 스토리지노드 전극 제조 공정시 전극 물질을 산화저항성이 우수한 Ti_xAl_ySi_zN을 사용하여 상기 스토리지노드 전극과 하부 기판을 수직으로 연결하는 플러그의 복잡한 공정을 생략할 수 있는 반도체 메모리장치의 스토리지노드 전극 제조방법에 관한 것이다.

현재, 반도체 소자는 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있다. 더구나, 반도체 소자의 고집적화가 이루어질수록 커패시터의 면적은 급격하게 감소하고 있기 때문에 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 커패시턴스를 더욱 증가시켜야만 한다.

한편, DRAM 등의 메모리소자의 셀에 사용되는 커패시터의 기본 구조는 스토리지노드(storage node)용 스토리지노드 전극, 유전체막 및 플레이트노드(plate node)용 상부 전극으로 구성된다. 이러한 커패시터는 작은 면적 내에서 보다 큰 고정전용량을 얻기 위해서 첫째 얇은 유전체막 두께를 확보하거나, 둘째 3차원적인 커패시터의 구조를 통해서 유효 면적을 증가하거나, 셋째 유전율이 높은 물질을 사용하여 유전체막을 형성하는 등의 몇 가지 조건이 만족되어야만 한다.

최근에는, 이와 같이 커패시터의 용량을 증가시키기 위한 한 방법으로서 3차원 구조를 채택하고 있다. 그리나, 메모리 소자의 고집적화에 따라 충분한 커패시턴스를 확보하기 위해서 3차원 구조의 커패시터가 형성되는 단위 면적의 감소만큼커패시터의 높이가 증가되여야만 한다.

도 1a 내지 도 1j는 종래 기술에 의한 반도체 메모리장치의 스토리지노드 전극 제조방법을 설명하기 위한 공정 순서도이다.

우선, 도 1a에 도시된 바와 같이, 반도체기판으로서 실리콘 기판(10)에 필드 산화막(12)을 형성하여 소자의 활성 영역과 비활성 영역을 정의하고, 그 기판 상부면에 일련의 소자 공정으로 게이트산화막(미도시함), 게이트전극(22), 하드 마스크(24), 스페이서(26) 및 소스/드레인 영역(미도시함)을 갖는 셀 트랜지스터(20)를 형성한다. 그리고, 상기 셀 트랜지스터(20)의 스페이서(26) 사이에 소스 또는 드레인 영역과 접하는 콘택전극(30)을 형성한다. 그리고나서, 콘택전극(30)이 형성되지 않는 결과물에 층간 절연물질을 매립하고 그 표면을 화학적기계적 연마 공정으로 평탄화한다. 그 다음, 상기 결과물 위에 비트라인(40)을 형성하고, 비트라인(40) 사이의 개구부에 하부 콘택전극(30)과 수직으로 연결되는 콘택 플러그(50)를 형성한다. 이때, 비트라인(40)은 하부 셀 트랜지스터의 게이트와 동일한 구조로 형성되는데, 도전체(42)와 하드 마스크(44) 및 스페이서(46)를 포함한다.

계속해서 도 1b에 도시된 바와 같이, 콘택 플러그(50)로 사용된 폴리실리콘을 약 1500Å 타겟으로 리세스(50')한다.

그리고 도 1c 및 도 1d에 도시된 바와 같이 콘택 플러그상부면을 실리사이드화하기 위하여 구조물 전면에 금속으로서 Ti(60)을 약 200Å 증착하고 열 공정을 실시하여 TiSix(62)를 형성한다.

도 1e 및 도 1f에 도시된 바와 같이, 미반응된 Ti(60)을 제거한 후에 확산 방지막으로서 TiN(64)을 증착하고 평탄화 공정으로 비트라인(40)의 하드 마스크(44)가 드러날 때까지 TiN을 식각해서 비트라인 사이의 TiSi(62) 상부에만 TiN(64)이 남도록 한다.

그리고나서 도 1g에 도시된 바와 같이, 기판 전면에 식각 방지막으로서 질화박막(66)을 증착하고, 그 위에 희생 절연막으로서, HDP(High Density Plasma) 산화막(68)과, USG(Undoped Silicate Glass), PSG(Phospho Silicate Glass),BPSG(Boro Phospho Silicate Glass) 중에서 선택한 절연 물질(70)을 증착한다. 이때, 희생 절연막로 사용된 상부 물질(70)은 이너 실린더구조의 전극을 형성하기 위하여 두껍게 증착한다.

그 다음 도 1h에 도시된 바와 같이, 스토리지노드 전극 영역을 정의하는 마스크를 이용한 사진 및 식각 공정을 진행하여 상기 희생절연막(70,68)과 식각 방지막(66)을 식각해서 확산 방지막인 TiN(64)이 드러나는 개구부(72)를 형성한다.

그리고 도 1i에 도시된 바와 같이, 개구부(72)가 형성된 결과물에 스토리지노드 전극의 도전체로서 도프트 폴리실리콘막을 증착하고 화학기계적 연마(chemical mechanical polishing) 공정을 실시하여 희생절연막(70) 표면이 드러날때까지 도프트 폴리실리콘막을 연마한다. 이로 인해, 개구부(72)에는 3차원 실린더 구조의 스토리지노드 전극(74)이 형성된다.

계속 해서 도 1j에 도시된 바와 같이, HF 또는 BOE 등의 산화물 식각 용액을 이용한 딥아웃(dip-out) 공정을 실시하여 희생절연막(70)을 제거한다. 희생절연막(70)의 제거로 실린더 구조의 스토리지노드 전극(74)에 유전체박막(76)과 그 위에 도전물질로 이루어진 플레이트노드 전극(78)을 형성하여 메모리셀의 커패시터를 완성한다.

현재 고집적 기술에 따라 반도체소자가 점차 축소화되고 이로 인해 셀과 셀 사이의 공간도 점차 줄어 결국, 스토리지노드 전극(74)과 기판 접합 영역 사이를 수직으로 연결하는 콘택 플러그(50)의 면적또한 크게 줄어든다. 이러한 콘택 플러그의 축소는 스토리지노드 전극과 콘택 플러그 사이에서 면저항이 높게 하는 주요 원인이 된다.

이를 방지하고자 종래의 제조 방법에서는 콘택 플러그와 스토리지노드 전극 사이에 실리사이드막과 확산 방지막을 추가하여 오믹 콘택을 향상시킨다.

그러나, 이러한 제조 방법은 제조 방법이 다소 복잡할 뿐만 아니라, 평탄화 공정으로 콘택 플러그 부위에 확산 방지막이 매립될 때 확산 방지막인 TiN에서 크랙이 발생하는 경우가 있다. 이러한 크랙은 전기 누설의 요인이 되어 반도체 소자의 비정상적인 작동을 유발시키고 반도체 수율을 크게 낮춘다.

본 발명의 목적은 상기와 같은 종래기술의 문제점을 해결하기 위하여 스토리지노드 전극 물질로서 산화 저항성이 낮은 Ti_xAl_ySi_zN을 사용하여 콘택 플러그와의오믹 콘택을 크게 향상시키면서 동시에 제조 공정을 단순화시키는 반도체 메모리장치의 스토리지노드 전극 제조방법을 제공하는데 있다.

도 1a 내지 도 1j는 종래 기술에 의한 반도체 메모리장치의 스토리지노드 전극 제조방법을 설명하기 위한 공정 순서도,

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 메모리장치의 스토리지노드 전극 제조방법을 설명하기 위한 공정 순서도.

- 도면의 주요 부분에 대한 부호 설명 -

100: 실리콘 기판 110: 셀 트랜지스터

120: 콘택 전극 130: 비트라인

140: 콘택 플러그 150: 식각방지막

152,154: 희생 절연막 156: 개구부

158: 스토리지노드 전극(Ti_xAl_ySi_zN) 160: 유전체박막

162: 플레이트노드 전극

상기 목적을 달성하기 위하여 본 발명은 반도체 메모리장치의 스토리지노드 전극 제조방법에 있어서, 반도체 기판의 하부 구조물에서 이후 형성될 스토리지노드 전극과 수직으로 연결되는 콘택 플러그를 형성하는 단계와, 콘택 플러그가 형성된 구조물 전체에 스토리지노드 전극의 패턴 영역을 정의하기 위한 희생 절연막을 형성하는 단계와, 희생 절연막 상부에 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 마스크로 삼아 희생 절연막을 식각해서 하부 구조물의 콘택플러그가 개방되는 개구부를 형성하는 단계와, 개구부가 형성된 희생 절연막에 Ti_xAl_ySi_zN을 형성하는 단계와, 희생 절연막 표면이 노출될 때까지 결과물을 평탄화하여 Ti_xAl_ySi_zN로 이루어진 스토리지노드 전극을 형성하는 단계를 포함한다.

이하, 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 메모리장치의 스토리지노드 전극 제조방법을 설명하기 위한 공정 순서도이다. 이를 참조하면, 본 발명의 일 실시예는 64M DRAM급 이상의 반도체 메모리장치의 실린더 구조를 채택한 스토리지노드 전극을 형성하는 방법이다.

우선, 도 2a에 도시된 바와 같이, 종래 기술과 동일하게 반도체기판으로서 실리콘 기판(100)에 필드 산화막(102)을 형성하여 소자의 활성 영역과 비활성 영역을 정의하고, 그 기판 상부면에 일련의 소자 공정으로 게이트산화막(미도시함), 게이트전극(112), 하드 마스크(114), 스페이서(116) 및 소스/드레인 영역(미도시함)을 갖는 셀 트랜지스터(110)를 형성한다. 그리고, 상기 셀 트랜지스터(110)의 스페이서(116) 사이에 소스 또는 드레인 영역과 접하는 콘택전극(120)을 형성한다. 그리고나서, 콘택전극(120)이 형성되지 않는 결과물에 층간 절연물질을 매립하고 그 표면을 화학적기계적 연마 공정으로 평탄화한다. 그 다음, 상기 결과물 위에 비트라인(40)을 형성하고, 비트라인(130) 사이의 개구부에 하부 콘택전극(120)과 수직으로 연결되는 콘택 플러그(140)를 형성한다. 이때, 비트라인(130)은 하부 셀 트랜지스터의 게이트와 동일한 구조로 형성되는데, 도전체(132)와 하드 마스크(134) 및 스페이서(136)를 포함한다.

도 2b에 도시된 바와 같이, 기판 전면에 식각 방지막으로서 질화박막(150)을 증착한다. 그리, 식각 방지막(150) 위에 스토리지노드 전극의 패턴 영역을 정의하기 위한 희생 절연막으로서, HDP(High Density Plasma) 산화막(152)과, USG, PSG, BPSG 중에서 선택한 절연 물질(154)을 증착한다. 이때, 희생 절연막로 사용된 상부 물질(154)은 이너 실린더구조의 전극을 형성하기 위하여 두껍게 증착한다.

그 다음 도 2c에 도시된 바와 같이, 스토리지노드 전극 영역을 정의하는 마스크를 이용한 사진 및 식각 공정을 진행하여 상기 희생절연막(154,152)과 식각 방지막(150)을 식각해서 콘택 플러그(140) 표면이 드러나는 개구부(156)를 형성한다.

그리고 도 2d에 도시된 바와 같이, 개구부(156)가 형성된 결과물에 스토리지노드 전극(158)의 도전체로서 Ti_xAl_ySi_zN을 형성한다. 이러한 Ti_xAl_ySi_zN은 산화 저항성이 높아 콘택 플러그(140)와의 오믹 콘택(ohmic contact)을 향상시키는 역할을 한다.

이때, Ti_xAl_ySi_zN의 조성비는 x:0.05∼0.8, y:0.05∼0.8, z:0.05∼0.8로 하고 그 증착 두께는 50∼500Å으로 한다.

그리고 Ti_xAl_ySi_zN은 물리적기상증착법, 화학기상증착법, 플라즈마를 이용한 화학기상증착법, 원자막 증착법 중에서 어느 하나로 형성한다. 물리적기상증착법의 조건은 Ti, Al, Si을 멀티 타겟으로 이용하고 반응 가스로는 NH₃, N₂, Ar를 사용한다. 반면에, Ti_xAl_ySi_zN을 화학기상증착법으로 형성할 때의 조건은 반응 가스로 NH₃, N₂, Ar를 사용하고 300℃∼700℃의 증착 온도와 1mTorr∼10Torr의 압력에서 진행하는 것이 바람직하다. Ti_xAl_ySi_zN을 플라즈마방식의 화학기상증착법으로 형성할 때의 조건은 200℃∼500℃의 증착 온도와 1mTorr∼10Torr의 압력과 플라즈마 전원을 50W∼1000W에서 진행한다.

계속해서, 희생 절연막 표면이 노출될 때까지 결과물을 평탄화하여 Ti_xAl_ySi_zN로 이루어진 스토리지노드 전극(158)을 형성한다. 이로 인해, 개구부(156)에는 3차원 실린더 구조의 Ti_xAl_ySi_zN를 사용한 스토리지노드 전극(158)이 형성된다.

그리고나서 도 2e에 도시된 바와 같이, HF 또는 BOE 등의 산화물 식각 용액을 이용한 딥아웃(dip-out) 공정을 실시하여 희생절연막(154)을 제거한다. 희생절연막(154)의 제거로 실린더 구조의 스토리지노드 전극(158)에 유전체박막(160)과 그 위에 도전물질로 이루어진 플레이트노드 전극(162)을 형성하여 메모리셀의 커패시터를 완성한다.

상술한 바와 같이, 본 발명은 콘택 플러그와 스토리지노드 전극의 오믹 콘택을 양호하게 하면서 제조 공정의 단순화를 도모할 수 있도록 스토리지노드 전극의 물질을 산화 저항성이 낮은 Ti_xAl_ySi_zN로 사용한다.

이에, 본 발명은 종래 기술의 콘택 플러그와 스토리지노드 전극 사이에 추가된 실리사이드막과 확산 방지막의 제조 공정을 생략할 수 있다.

그러므로, 본 발명의 제조 방법은 공정이 단순화되고 특히 종래 기술에서 평탄화 공정으로 콘택 플러그 부위에 확산 방지막이 매립될 때 확산 방지막인 TiN에서 발생하는 크랙으로 인해 반도체 수율이 크게 낮아지는 것을 방지할 수 있다.

Claims (9)

1. 반도체 메모리장치의 스토리지노드 전극 제조방법에 있어서,

   반도체 기판의 하부 구조물에서 이후 형성될 스토리지노드 전극과 수직으로 연결되는 콘택 플러그를 형성하는 단계;

   상기 콘택 플러그가 형성된 구조물 전체에 스토리지노드 전극의 패턴 영역을 정의하기 위한 희생 절연막을 형성하는 단계;

   상기 희생 절연막 상부에 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴을 마스크로 삼아 희생 절연막을 식각해서 하부 구조물의 콘택플러그가 개방되는 개구부를 형성하는 단계;

   상기 개구부가 형성된 희생 절연막에 Ti_xAl_ySi_zN을 형성하는 단계; 및

   상기 희생 절연막 표면이 노출될 때까지 결과물을 평탄화하여 Ti_xAl_ySi_zN로 이루어진 스토리지노드 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조방법.
2. 제 1항에 있어서, 상기 Ti_xAl_ySi_zN은 물리적기상증착법, 화학기상증착법, 플라즈마를 이용한 화학기상증착법, 원자막 증착법 중에서 어느 하나로 형성하는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조방법.
3. 제 2항에 있어서, 상기 Ti_xAl_ySi_zN을 물리적기상증착법으로 형성할 때의 조건은 Ti, Al, Si을 멀티 타겟으로 이용하고 반응 가스로는 NH₃, N₂, Ar를 사용하는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조방법.
4. 제 2항에 있어서, 상기 Ti_xAl_ySi_zN을 화학기상증착법으로 형성할 때의 조건은 반응 가스로 NH₃, N₂, Ar를 사용하고 300℃∼700℃의 증착 온도와 1mTorr∼10Torr의 압력에서 진행하는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조방법.
5. 제 2항에 있어서, 상기 Ti_xAl_ySi_zN을 플라즈마방식의 화학기상증착법으로 형성할 때의 조건은 200℃∼500℃의 증착 온도와 1mTorr∼10Torr의 압력과 플라즈마 전원을 50W∼1000W에서 진행하는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조방법.
6. 제 1항에 있어서, 상기 Ti_xAl_ySi_zN의 조성비는 x:0.05∼0.8, y:0.05∼0.8, z:0.05∼0.8로 하는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조방법.
7. 제 1항에 있어서, 상기 Ti_xAl_ySi_zN의 두께는 50∼500Å으로 하는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조방법.
8. 제 1항에 있어서, 상기 희생 절연막을 형성하기 전에 하부 구조물 상부에 식각 방지막을 추가하는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조방법.
9. 제 1항에 있어서, 상기 희생 절연막은 HDP과 PSG,USG,BPSG 중에서 어느 한 절연물질을 적층한 구조를 갖는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조방법.