CN115662903B - 半导体器件的制作方法以及半导体器件 - Google Patents
半导体器件的制作方法以及半导体器件 Download PDFInfo
- Publication number
- CN115662903B CN115662903B CN202211417458.8A CN202211417458A CN115662903B CN 115662903 B CN115662903 B CN 115662903B CN 202211417458 A CN202211417458 A CN 202211417458A CN 115662903 B CN115662903 B CN 115662903B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- preliminary
- preparation
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Element Separation (AREA)
Abstract
本申请提供了一种半导体器件的制作方法以及半导体器件,该方法包括:首先,提供基底,基底包括基底本部以及位于基底本部中的第一凹槽;然后,在第一预定条件下,在基底本部的裸露表面以及第一凹槽中形成第一预备氧化层,得到预备结构,第一预备氧化层填满第一凹槽,第一预定条件包括:第一预定气体,其中,第一预定气体包括水蒸气;之后,在第二预定条件下,对预备结构进行预定处理,预定处理包括退火处理,第二预定条件包括:第二预定气体,第二预定气体包括氢气;最后,去除部分第一预备氧化层,使得部分基底本部裸露,形成第二凹槽,得到目标结构,剩余的第一预备氧化层形成第一氧化层。保证了半导体器件的性能较好以及制作成本较低。
Description
技术领域
本申请涉及半导体领域,具体而言,涉及一种半导体器件的制作方法以及半导体器件。
背景技术
如图1所示,在层叠的第三氧化层100以及第三隔离层200的表面上形成金属铝层300以及第四隔离层400后,造成较高的高度差(这种高度差是铝沉积的厚度要求导致),现行的第四氧化层500采用CVD(Chemical Vapor Deposition,化学气相沉积)方式沉积,CVD方式沉积第四氧化层500会继承这种高度差(没有办法降低高度差),如图2所示,氮化硅层600在接下来沉积的时候同样会继承这种高度差,如图3所示,在黄光工艺中形成的光阻层700由于这种高度差,会造成不同区域的光阻厚度覆盖不均匀,如图4所示,经过蚀刻工艺后由于光阻在该挡住的位置不够阻挡所以造成底下氮化硅层600的损伤。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解,因此,背景技术中可能包含某些信息,这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种半导体器件的制作方法以及半导体器件,以解决现有技术中的由于氧化层的厚度差异导致性能较差以及成本较高的问题。
根据本发明实施例的一个方面,提供了一种半导体器件的制作方法,所述方法包括:提供基底,所述基底包括基底本部以及位于所述基底本部中的第一凹槽;在第一预定条件下,在所述基底本部的裸露表面以及所述第一凹槽中形成第一预备氧化层,得到预备结构,所述第一预备氧化层填满所述第一凹槽,所述第一预定条件包括:第一预定气体,其中,所述第一预定气体包括水蒸气;在第二预定条件下,对所述预备结构进行预定处理,所述预定处理包括退火处理,所述第二预定条件包括:第二预定气体,所述第二预定气体包括氢气;去除部分所述第一预备氧化层,使得部分所述基底本部裸露,形成第二凹槽,得到目标结构,剩余的所述第一预备氧化层形成第一氧化层。
可选地,所述第一预定条件还包括第一预定温度,所述第二预定条件还包括第二预定温度,所述第二预定温度与所述第一预定温度的差值绝对值小于预定阈值。
可选地,所述第一预定温度以及所述第二预定温度的温度范围为300℃-500℃。
可选地,在第一预定条件下,在所述基底本部的裸露表面以及所述第一凹槽中形成第一预备氧化层,得到预备结构,包括:在所述第一预定条件下,在所述基底本部的裸露表面以及所述第一凹槽中形成旋涂玻璃层,所述旋涂玻璃层与所述第一预定气体发生反应,形成所述第一预备氧化层,所述第一预备氧化层与所述基底形成所述预备结构。
可选地,在第二预定条件下,对所述预备结构进行预定处理之后,在去除部分所述第一预备氧化层,使得部分所述基底本部裸露,形成第二凹槽之前,所述方法还包括:在所述第一预备氧化层的远离所述基底本部的表面上形成预备介质层;在所述预备介质层的远离所述第一预备氧化层的表面上形成掩膜层,所述掩膜层包括掩膜部以及位于所述掩膜部中的第三凹槽,所述第三凹槽使得部分所述预备介质层裸露。
可选地,在所述预备介质层的远离所述第一预备氧化层的表面上形成掩膜层,包括:通过预定工艺,在所述预备介质层的远离所述第一预备氧化层的表面上形成所述掩膜层,所述预定工艺包括旋涂工艺。
可选地,去除部分所述第一预备氧化层,使得部分所述基底本部裸露,形成第二凹槽,包括:去除裸露的所述预备介质层以及部分所述第一预备氧化层,形成所述第二凹槽,剩余的所述预备介质层形成介质层。
可选地,提供基底,包括:提供依次层叠的第二氧化层、第一预备隔离层、预备衬底以及第二预备隔离层;去除部分所述第一预备隔离层、部分所述预备衬底以及部分所述第二预备隔离层,形成所述第一凹槽,所述第一凹槽使得所述第二氧化层裸露,剩余的所述第一预备隔离层形成第一隔离层,剩余的所述预备衬底形成衬底,剩余的所述第二预备隔离层形成第二隔离层。
可选地,所述衬底的材料包括铝,所述第一隔离层以及所述第二隔离层的材料包括钛以及氮化钛。
根据本申请的另一方面,还提供了一种半导体器件,所述半导体器件为采用任一种所述的方法制作得到的。
应用本申请的技术方案,所述半导体器件的制作方法中,首先,提供基底,所述基底包括基底本部以及位于所述基底本部中的第一凹槽;然后,在第一预定条件下,在所述基底本部的裸露表面以及所述第一凹槽中形成第一预备氧化层,得到预备结构,所述第一预备氧化层填满所述第一凹槽,所述第一预定条件包括:第一预定气体,其中,所述第一预定气体包括水蒸气;之后,在第二预定条件下,对所述预备结构进行预定处理,所述预定处理包括退火处理,所述第二预定条件包括:第二预定气体,所述第二预定气体包括氢气;最后,去除部分所述第一预备氧化层,使得部分所述基底本部裸露,形成第二凹槽,得到目标结构,剩余的所述第一预备氧化层形成第一氧化层。相比现有技术中的由于氧化层的厚度差异导致性能较差以及成本较高的问题,本申请的所述半导体器件的制作方法,通过提供所述基底,并且在所述第一预定条件下,在所述衬底的裸露表面以及所述第一凹槽中形成所述预备氧化层,保证了所述预备氧化层可以填满所述第一凹槽,再通过在所述第二预定条件下,对所述预备结构进行所述退火处理,由于所述第二预定气体为氢气,使得氢气可以与栅氧层中的悬挂键结合,使得悬挂键的数量降低,解决了现有技术中由于氧化层的厚度差异导致性能较差以及成本较高的问题,以及避免了现有技术中为了降低悬挂键数量需要增加工艺过程导致成本较高的问题,保证了所述半导体器件的性能较好,同时保证了所述半导体器件的制作成本较低。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有技术中形成第四氧化层后得到的结构示意图;
图2示出了现有技术中形成氮化硅层后得到的结构示意图;
图3示出了现有技术中形成光阻层后得到的结构示意图;
图4示出了现有技术中进行蚀刻工艺导致氮化硅层损伤的结构示意图;
图5示出了根据本申请的实施例的半导体器件的制作方法的流程示意图;
图6示出了根据本申请的一种实施例的形成第二预备隔离层后得到的结构示意图;
图7示出了根据本申请的一种实施例的形成第一凹槽后得到的结构示意图;
图8示出了根据本申请的一种实施例的预备结构的结构示意图;
图9示出了根据本申请的一种实施例的形成掩膜层后得到的结构示意图;
图10示出了根据本申请的一种实施例的目标结构的结构示意图。
其中,上述附图包括以下附图标记:
10、基底;20、第一预备氧化层;30、预备结构;40、目标结构;50、第一氧化层;60、预备介质层;70、掩膜层;80、介质层;90、第二氧化层;100、第三氧化层;101、基底本部;102、第一凹槽;103、第二凹槽;110、第一预备隔离层;120、预备衬底;130、第二预备隔离层;140、第一隔离层;150、衬底;160、第二隔离层;200、第三隔离层;300、金属铝层;400、第四隔离层;500、第四氧化层;600、氮化硅层;700、光阻层;701、掩膜部;702、第三凹槽。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是,当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时,该元件可直接在该另一元件上,或者也可存在中间元件。而且,在说明书以及权利要求书中,当描述有元件“连接”至另一元件时,该元件可“直接连接”至该另一元件,或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的,现有技术中的由于氧化层的厚度差异导致性能较差以及成本较高的问题,为了解决上述问题,本申请的一种典型的实施方式中,提供了一种半导体器件的制作方法以及半导体器件。
根据本申请的一种典型的实施例,提供了一种半导体器件的制作方法。
图5是根据本申请实施例的半导体器件的制作方法的流程图。如图5所示,该方法包括以下步骤:
步骤S101,如图7所示,提供基底10,上述基底10包括基底本部101以及位于上述基底本部101中的第一凹槽102;
步骤S102,如图7至图8所示,在第一预定条件下,在上述基底本部101的裸露表面以及上述第一凹槽102中形成第一预备氧化层20,得到预备结构30,上述第一预备氧化层20填满上述第一凹槽102,上述第一预定条件包括:第一预定气体,其中,上述第一预定气体包括水蒸气;
步骤S103,在第二预定条件下,对上述预备结构进行预定处理,上述预定处理包括退火处理,上述第二预定条件包括:第二预定气体,上述第二预定气体包括氢气;
步骤S104,如图10所示,去除部分上述第一预备氧化层,使得部分上述基底本部101裸露,形成第二凹槽103,得到目标结构40,剩余的上述第一预备氧化层形成第一氧化层50。
上述半导体器件的制作方法中,首先,提供基底,上述基底包括基底本部以及位于上述基底本部中的第一凹槽;然后,在第一预定条件下,在上述基底本部的裸露表面以及上述第一凹槽中形成第一预备氧化层,得到预备结构,上述第一预备氧化层填满上述第一凹槽,上述第一预定条件包括:第一预定气体,其中,上述第一预定气体包括水蒸气;之后,在第二预定条件下,对上述预备结构进行预定处理,上述预定处理包括退火处理,上述第二预定条件包括:第二预定气体,上述第二预定气体包括氢气;最后,去除部分上述第一预备氧化层,使得部分上述基底本部裸露,形成第二凹槽,得到目标结构,剩余的上述第一预备氧化层形成第一氧化层。相比现有技术中的由于氧化层的厚度差异导致性能较差以及成本较高的问题,本申请的上述半导体器件的制作方法,通过提供上述基底,并且在上述第一预定条件下,在上述衬底的裸露表面以及上述第一凹槽中形成上述预备氧化层,保证了上述预备氧化层可以填满上述第一凹槽,再通过在上述第二预定条件下,对上述预备结构进行上述退火处理,由于上述第二预定气体为氢气,使得氢气可以与栅氧层中的悬挂键结合,使得悬挂键的数量降低,解决了现有技术中由于氧化层的厚度差异导致性能较差以及成本较高的问题,以及避免了现有技术中为了降低悬挂键数量需要增加工艺过程导致成本较高的问题,保证了上述半导体器件的性能较好,同时保证了上述半导体器件的制作成本较低。
现有技术中,由于金属铝层较厚,使得金属铝层的顶部与被蚀刻的位置具有较大的高度差,而CVD方式无法降低这种高度差,使得后续形成的上述氮化硅层以及光阻层也会继承这种高度差,使得根据上述光阻层去除上述第四氧化层以及上述氮化硅层的过程中,会因为较薄位置的的上述光阻层不能很好保护上述氮化硅层,使得上述氮化硅层受到损伤,进而影响上述半导体结构的性能,如果通过传统的旋涂玻璃技术的方式沉积上述第四氧化层,由于旋涂玻璃技术形成的层的流动性较好,会保证上述第四氧化层的平坦度较高,但是,为了修复上述半导体器件中的栅极氧化层的悬挂键问题,在工艺上需格外增加氢气退火工艺,也就是先CVD沉积完上述第四氧化层后,需要再额外有一道工艺解决栅极氧化层的悬挂键问题,导致了成本以及工艺的复杂度较高,而本申请的上述半导体器件的制作方法,通过在第一预定条件下,在上述基地本部的裸露表面以及上述第一凹槽中形成上述第一预备氧化层,具体的工艺过程为在上述第一预定条件下,在上述基底本部的裸露表面以及上述第一凹槽中形成旋涂玻璃层,由于旋涂玻璃层的流动性较好,使得上述旋涂玻璃层与上述第一预定气体发生反应,形成上述第一预备氧化层的平整性较好,即保证了在平整性较好的上述第一预备氧化层的表面上后续形成氮化硅和氮化硅和光阻层的较为平坦,保证了氮化硅层在后续刻蚀过程中不会受到损伤,保证了上述半导体器件的性能较好。
具体地,上述旋涂玻璃层又名SOG(Spin On Glass Coating,旋转涂布玻璃),是通过旋涂玻璃技术形成的。
另外,再通过在上述第二预定条件下,对上述预备结构进行上述退火处理,且上述退火处理的退火环境为氢气,使得氢气可以修复栅极氧化层中的悬挂键问题,由于上述第一预定条件与上述第二预定条件只要差别是通入的气体不同,因此,可以使用相同的仪器,只改变通入的气体,就可以同时实现形成上述第一预备氧化层以及上述氢气退火的过程,避免了现有技术中需要CVD沉积氧化层后再通过另一道工艺进行氢气退火,导致成本较高以及工艺的复杂度较高的问题,保证了上述半导体器件的制作方法的工艺复杂度较低以及成本较低,同时保证了上述半导体器件的性能较好。
为了进一步保证上述半导体器件的制作方法的工艺复杂度较低以及成本较低,根据本申请的一种实施例,上述第一预定条件还包括第一预定温度,上述第二预定条件还包括第二预定温度,上述第二预定温度与上述第一预定温度的差值绝对值小于预定阈值。上述第一预定条件包括上述第一预定温度,且上述第二预定条件包括上述第二预定温度,由于上述第二预定温度与上述第一预定温度的差值绝对值小于上述预定阈值,保证了上述第一预定温度与上述第二预定温度的差异较小,保证了上述第一预定条件与上述第二预定条件的差异较小,即在相同的设备中,只需要改变通入的气体,另外小范围改变反应的温度,就可以沉积上述第一预备氧化层以及实现上述退火工艺,进一步保证了上述半导体器件的制作方法的工艺复杂度较低以及成本较低。
根据本申请的另一种实施例,上述第一预定温度以及上述第二预定温度的温度范围为300℃-500℃。
一种具体的实施例中,上述第二预定温度较上述第一预定温度高50℃。
具体地,在形成上述预备结构后,关闭上述水蒸气,再通入上述氢气,且氢气中的H离子会在栅极氧化层的位置与悬挂键结合。
目前,栅极氧化层在二氧化硅和硅的界面处存在各种电荷陷阱,通过通入上述氢气并退火,会使得氢离子与表面的悬挂键进行结合,从而使界面电荷降低2-3个数量级,之所以在这一步进行氢气和悬挂键的结合,是由于前期很多制程中会设计到等离子的工艺,氢气退火如果前期执行,会影响实际的效果。
为了进一步保证上述半导体器件的性能较好,根据本申请的又一种实施例,在第一预定条件下,在上述基底本部的裸露表面以及上述第一凹槽中形成第一预备氧化层,得到预备结构,包括:如图8所示,在上述第一预定条件下,在上述基底本部101的裸露表面以及上述第一凹槽中形成旋涂玻璃层,上述旋涂玻璃层与上述第一预定气体发生反应,形成上述第一预备氧化层20,上述第一预备氧化层20与上述基底形成上述预备结构30。通过在上述第一预定条件下,在上述基底本部的裸露表面以及上述第一凹槽中旋涂上述旋涂玻璃层,使得上述旋涂玻璃层可以填满上述第一凹槽,且由于上述旋涂玻璃层可以与水蒸气发生反应,使得可以形成上述第一预备氧化层,保证了上述第一预备氧化层的平坦性较好,使得后续再上述第一预备氧化层上形成的上述介质层以及上述掩膜层的平坦型较好,保证了在后续刻蚀过程中不会损坏上述介质层,进一步保证了上述半导体器件的性能较好。
一种具体的实施例中,上述预备介质层对应现有技术中的氮化硅层,上述掩膜层对应现有技术中的光阻层,即由于上述第一预备氧化层是通过旋涂玻璃层与上述水蒸气反应得到的,保证了上述第一预备氧化层可以填满上述第一凹槽(旋涂玻璃层具有流动性),进而保证了上述预备介质层以及上述掩膜层的平整度较高,不会在后续刻蚀过程中损坏上述氮化硅层,进一步保证了上述半导体器件的性能较好。
具体地,上述水蒸气与上述旋涂玻璃层的反应过程主要为:上述水蒸气通过其中的氧取代上述旋涂玻璃层中的氮,然后重新结合形成SI-O键,得到上述第一预备氧化层,上述第一预备氧化层的材料包括TEOS。
一种具体的实施例中,在上述第一预定条件下,将含有介电材料的液态溶剂(SOG)均匀地旋涂在晶圆表面,经过退火,将溶剂去除,使晶圆表面的上述第二氧化层完成固化,然后再上述第二预定条件下,将氢气气体通入腔体并将温度升高50度左右,以此修复悬挂键。
根据本申请的一种实施例,在第二预定条件下,对上述预备结构进行预定处理之后,在去除部分上述第一预备氧化层,使得部分上述基底本部裸露,形成第二凹槽之前,上述方法还包括:如图9所示,在上述第一预备氧化层20的远离上述基底本部101的表面上形成预备介质层60;在上述预备介质层60的远离上述第一预备氧化层20的表面上形成掩膜层70,上述掩膜层70包括掩膜部701以及位于上述掩膜部701中的第三凹槽702,上述第三凹槽702使得部分上述预备介质层60裸露。通过在上述第一预备氧化层的远离上述基地本部的表面上形成上述预备介质层,使得上述预备介质层的平整度较好,不会存在高度差,再通过在上述预备介质层的远离上述第一预备氧化层的表面上形成上述掩膜层,使得上述掩膜层的平整度较好,保证了后续根据上述掩膜层刻蚀上述第一预备氧化层以及上述预备介质层的过程中,避免了现有技术中由于上述掩膜层的厚度不均匀而损坏上述预备介质层,进一步保证了上述半导体器件的性能较好。
一种具体的实施例中,上述预备介质层的材料包括SiN。
根据本申请的另一种实施例,在上述预备介质层的远离上述第一预备氧化层的表面上形成掩膜层,包括:如图9所示,通过预定工艺,在上述预备介质层60的远离上述第一预备氧化层20的表面上形成上述掩膜层70,上述预定工艺包括旋涂工艺。通过上述旋涂工艺在上述预备介质层的原理上述第一预备氧化层的表面上形成上述掩膜层,使得可以较为简单且形成质量较好的掩膜层,进一步保证了上述半导体器件的制作方法中的工艺复杂度较低且成本较低。
根据本申请的又一种实施例,去除部分上述第一预备氧化层,使得部分上述基底本部裸露,形成第二凹槽,包括:如图10所示,去除裸露的上述预备介质层以及部分上述第一预备氧化层,形成上述第二凹槽103,剩余的上述预备介质层形成介质层80。通过去除裸露的上述预备介质层以及部分上述第一预备氧化层,使得上述基底裸露,使得后续可以实现上述半导体器件的性能。
具体地,通过去除裸露的上述预备介质层以及部分上述第一预备氧化层,得到上述第二凹槽,主要是通过蚀刻钝化层开PAD。
为了进一步保证上述半导体器件的性能较好,根据本申请的一种实施例,提供基底,包括:如图6所示,提供依次层叠的第二氧化层90、第一预备隔离层110、预备衬底120以及第二预备隔离层130;如图6至图7所示,去除部分上述第一预备隔离层110、部分上述预备衬底120以及部分上述第二预备隔离层130,形成上述第一凹槽102,上述第一凹槽102使得上述第二氧化层90裸露,剩余的上述第一预备隔离层110形成第一隔离层140,剩余的上述预备衬底120形成衬底150,剩余的上述第二预备隔离层130形成第二隔离层160。通过提供依次层叠的上述第二氧化层、上述第一预备隔离层、上述预备衬底以及上述第二预备隔离层,使得可以通过上述第一预备隔离层以及上述第二预备隔离层隔离上述预备衬底,保证了上述预备沉底中的元素不会扩散至其他层,从而影响上述半导体器件的性能,保证了上述半导体器件的性能较好。
一种具体的实施例中,上述第二氧化层的材料与上述第一氧化层的材料相同,均为TEOS,上述第一隔离层以及上述第二隔离层的材料包括TI以及TIN,且TI以及TIN可以保证上述预备衬底中的金属AL不会扩散到其他层,从而影响上述半导体器件的性能,进一步保证了上述半导体器件的性能较好。
根据本申请的另一种实施例,上述衬底的材料包括铝,上述第一隔离层以及上述第二隔离层的材料包括钛以及氮化钛。
具体地,上述第一隔离层以及上述第二隔离层的材料为钛以及氮化钛,保证了上述第一隔离层以及上述第二隔离层可以阻挡上述衬底扩散至其他层,进一步保证了上述半导体器件的性能较好。
一种具体的实施例中,上述衬底的材料为铝,上述介质层的材料为氮化硅。
根据本申请的一种实施例,还提供了一种半导体器件,上述半导体器件为采用任一种上述的方法制作得到的。
上述的半导体器件为采用任一种上述的方法制作得到的,相比现有技术中的由于氧化层的厚度差异导致性能较差以及成本较高的问题,本申请的上述半导体器件,通过提供上述基底,并且在上述第一预定条件下,在上述衬底的裸露表面以及上述第一凹槽中形成上述预备氧化层,保证了上述预备氧化层可以填满上述第一凹槽,再通过在上述第二预定条件下,对上述预备结构进行上述退火处理,由于上述第二预定气体为氢气,使得氢气可以与栅氧层中的悬挂键结合,使得悬挂键的数量降低,解决了现有技术中由于氧化层的厚度差异导致性能较差以及成本较高的问题,以及避免了现有技术中为了降低悬挂键数量需要增加工艺过程导致成本较高的问题,保证了上述半导体器件的性能较好,同时保证了上述半导体器件的制作成本较低。
在本发明的上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)、本申请上述的半导体器件的制作方法中,首先,提供基底,上述基底包括基底本部以及位于上述基底本部中的第一凹槽;然后,在第一预定条件下,在上述基底本部的裸露表面以及上述第一凹槽中形成第一预备氧化层,得到预备结构,上述第一预备氧化层填满上述第一凹槽,上述第一预定条件包括:第一预定气体,其中,上述第一预定气体包括水蒸气;之后,在第二预定条件下,对上述预备结构进行预定处理,上述预定处理包括退火处理,上述第二预定条件包括:第二预定气体,上述第二预定气体包括氢气;最后,去除部分上述第一预备氧化层,使得部分上述基底本部裸露,形成第二凹槽,得到目标结构,剩余的上述第一预备氧化层形成第一氧化层。相比现有技术中的由于氧化层的厚度差异导致性能较差以及成本较高的问题,本申请的上述半导体器件的制作方法,通过提供上述基底,并且在上述第一预定条件下,在上述衬底的裸露表面以及上述第一凹槽中形成上述预备氧化层,保证了上述预备氧化层可以填满上述第一凹槽,再通过在上述第二预定条件下,对上述预备结构进行上述退火处理,由于上述第二预定气体为氢气,使得氢气可以与栅氧层中的悬挂键结合,使得悬挂键的数量降低,解决了现有技术中由于氧化层的厚度差异导致性能较差以及成本较高的问题,以及避免了现有技术中为了降低悬挂键数量需要增加工艺过程导致成本较高的问题,保证了上述半导体器件的性能较好,同时保证了上述半导体器件的制作成本较低。
2)、本申请的上述半导体器件为采用任一种上述的方法制作得到的,相比现有技术中的由于氧化层的厚度差异导致性能较差以及成本较高的问题,本申请的上述半导体器件,通过提供上述基底,并且在上述第一预定条件下,在上述衬底的裸露表面以及上述第一凹槽中形成上述预备氧化层,保证了上述预备氧化层可以填满上述第一凹槽,再通过在上述第二预定条件下,对上述预备结构进行上述退火处理,由于上述第二预定气体为氢气,使得氢气可以与栅氧层中的悬挂键结合,使得悬挂键的数量降低,解决了现有技术中由于氧化层的厚度差异导致性能较差以及成本较高的问题,以及避免了现有技术中为了降低悬挂键数量需要增加工艺过程导致成本较高的问题,保证了上述半导体器件的性能较好,同时保证了上述半导体器件的制作成本较低。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (8)
1.一种半导体器件的制作方法,其特征在于,所述方法包括:
提供基底,所述基底包括基底本部以及位于所述基底本部中的第一凹槽;
在第一预定条件下,在所述基底本部的裸露表面以及所述第一凹槽中形成第一预备氧化层,得到预备结构,所述第一预备氧化层填满所述第一凹槽,所述第一预定条件包括:第一预定气体,其中,所述第一预定气体包括水蒸气;
在第二预定条件下,对所述预备结构进行预定处理,所述预定处理包括退火处理,所述第二预定条件包括:第二预定气体,所述第二预定气体包括氢气;
去除部分所述第一预备氧化层,使得部分所述基底本部裸露,形成第二凹槽,得到目标结构,剩余的所述第一预备氧化层形成第一氧化层,
在第一预定条件下,在所述基底本部的裸露表面以及所述第一凹槽中形成第一预备氧化层,得到预备结构,包括:
在所述第一预定条件下,在所述基底本部的裸露表面以及所述第一凹槽中形成旋涂玻璃层,所述旋涂玻璃层与所述第一预定气体发生反应,形成所述第一预备氧化层,所述第一预备氧化层与所述基底形成所述预备结构,
在第二预定条件下,对所述预备结构进行预定处理之后,在去除部分所述第一预备氧化层,使得部分所述基底本部裸露,形成第二凹槽之前,所述方法还包括:
在所述第一预备氧化层的远离所述基底本部的表面上形成预备介质层;
在所述预备介质层的远离所述第一预备氧化层的表面上形成掩膜层,所述掩膜层包括掩膜部以及位于所述掩膜部中的第三凹槽,所述第三凹槽使得部分所述预备介质层裸露。
2.根据权利要求1所述的方法,其特征在于,所述第一预定条件还包括第一预定温度,所述第二预定条件还包括第二预定温度,所述第二预定温度与所述第一预定温度的差值绝对值小于预定阈值。
3.根据权利要求2所述的方法,其特征在于,所述第一预定温度以及所述第二预定温度的温度范围为300℃-500℃。
4.根据权利要求1所述的方法,其特征在于,在所述预备介质层的远离所述第一预备氧化层的表面上形成掩膜层,包括:
通过预定工艺,在所述预备介质层的远离所述第一预备氧化层的表面上形成所述掩膜层,所述预定工艺包括旋涂工艺。
5.根据权利要求4所述的方法,其特征在于,去除部分所述第一预备氧化层,使得部分所述基底本部裸露,形成第二凹槽,包括:
去除裸露的所述预备介质层以及部分所述第一预备氧化层,形成所述第二凹槽,剩余的所述预备介质层形成介质层。
6.根据权利要求1所述的方法,其特征在于,提供基底,包括:
提供依次层叠的第二氧化层、第一预备隔离层、预备衬底以及第二预备隔离层;
去除部分所述第一预备隔离层、部分所述预备衬底以及部分所述第二预备隔离层,形成所述第一凹槽,所述第一凹槽使得所述第二氧化层裸露,剩余的所述第一预备隔离层形成第一隔离层,剩余的所述预备衬底形成衬底,剩余的所述第二预备隔离层形成第二隔离层。
7.根据权利要求6所述的方法,其特征在于,所述衬底的材料包括铝,所述第一隔离层以及所述第二隔离层的材料包括钛以及氮化钛。
8.一种半导体器件,其特征在于,所述半导体器件为采用权利要求1至7中任一项所述的方法制作得到的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211417458.8A CN115662903B (zh) | 2022-11-14 | 2022-11-14 | 半导体器件的制作方法以及半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211417458.8A CN115662903B (zh) | 2022-11-14 | 2022-11-14 | 半导体器件的制作方法以及半导体器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115662903A CN115662903A (zh) | 2023-01-31 |
CN115662903B true CN115662903B (zh) | 2023-05-26 |
Family
ID=85021380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211417458.8A Active CN115662903B (zh) | 2022-11-14 | 2022-11-14 | 半导体器件的制作方法以及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115662903B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116013853B (zh) * | 2023-03-27 | 2023-06-02 | 合肥晶合集成电路股份有限公司 | 互连结构的制备方法 |
CN116770264B (zh) * | 2023-08-21 | 2023-11-14 | 合肥晶合集成电路股份有限公司 | 半导体器件的加工方法、装置、处理器和半导体加工设备 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3109449B2 (ja) * | 1997-04-25 | 2000-11-13 | 日本電気株式会社 | 多層配線構造の形成方法 |
TW386295B (en) * | 1997-11-15 | 2000-04-01 | Mosel Vitelic Inc | Method for forming vias in inter metal dielectric containing spin on glass layer |
KR100248159B1 (ko) * | 1997-12-26 | 2000-03-15 | 김영환 | 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 |
EP0948035A1 (en) * | 1998-03-19 | 1999-10-06 | Applied Materials, Inc. | Method for applying a dielectric cap film to a dielectric stack |
US20030148631A1 (en) * | 1999-11-08 | 2003-08-07 | Taiwan Semiconductor Manufacturing Company | Oxidative annealing method for forming etched spin-on-glass (SOG) planarizing layer with uniform etch profile |
KR100362834B1 (ko) * | 2000-05-02 | 2002-11-29 | 삼성전자 주식회사 | 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치 |
CN100444331C (zh) * | 2003-11-11 | 2008-12-17 | 三星电子株式会社 | 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法 |
KR100548571B1 (ko) * | 2003-11-27 | 2006-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
KR100729911B1 (ko) * | 2006-01-02 | 2007-06-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
CN101572250B (zh) * | 2008-04-30 | 2011-07-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件、p型MOS晶体管及其制作方法 |
CN104795396B (zh) * | 2014-01-21 | 2018-06-22 | 华邦电子股份有限公司 | 快闪存储器及其制造方法 |
CN112018073B (zh) * | 2020-10-16 | 2021-04-09 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制备方法 |
CN114256065A (zh) * | 2021-12-30 | 2022-03-29 | 苏州华太电子技术有限公司 | SiC MOSFET器件的栅氧化层的制作方法 |
-
2022
- 2022-11-14 CN CN202211417458.8A patent/CN115662903B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115662903A (zh) | 2023-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115662903B (zh) | 半导体器件的制作方法以及半导体器件 | |
US7803708B2 (en) | Method for reducing amine based contaminants | |
US20020187627A1 (en) | Method of fabricating a dual damascene structure | |
US5932487A (en) | Method for forming a planar intermetal dielectric layer | |
CN108538712A (zh) | 接触孔的制造方法 | |
US6432843B1 (en) | Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern | |
JPH10242139A (ja) | 半導体装置の製造方法 | |
US6790772B2 (en) | Dual damascene processing method using silicon rich oxide layer thereof and its structure | |
US20050009373A1 (en) | Semiconductor device and method for preventing damage to anti-reflective structure during removing an overlying photoresist layer | |
US6037251A (en) | Process for intermetal SOG/SOP dielectric planarization | |
US7687392B2 (en) | Semiconductor device having metal wiring and method for fabricating the same | |
US6559009B2 (en) | Method of fabricating a high-coupling ratio flash memory | |
US6833318B2 (en) | Gap-filling process | |
US5872066A (en) | Method of forming inter-metal dielectric layer for WVIA process | |
TWI469269B (zh) | 嵌入式快閃記憶體之字元線的製造方法 | |
CN112864003B (zh) | 降低表面缺陷影响的刻蚀方法 | |
TWI714423B (zh) | 半導體結構及其製造方法 | |
KR101129021B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
JPH0629400A (ja) | 半導体装置及びその製造方法 | |
KR100414733B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
JP3197315B2 (ja) | 半導体装置の製造方法 | |
KR20070045578A (ko) | 반도체 소자의 제조방법 | |
US6537917B2 (en) | Method for fabricating electrically insulating layers | |
US7608536B2 (en) | Method of manufacturing contact opening | |
TW413899B (en) | Manufacturing process of unlanded via |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |