KR100695028B1 - 집적회로용 대머신 커패시터 - Google Patents

집적회로용 대머신 커패시터 Download PDF

Info

Publication number
KR100695028B1
KR100695028B1 KR1020000025275A KR20000025275A KR100695028B1 KR 100695028 B1 KR100695028 B1 KR 100695028B1 KR 1020000025275 A KR1020000025275 A KR 1020000025275A KR 20000025275 A KR20000025275 A KR 20000025275A KR 100695028 B1 KR100695028 B1 KR 100695028B1
Authority
KR
South Korea
Prior art keywords
delete delete
layer
integrated circuit
dielectric
disposed
Prior art date
Application number
KR1020000025275A
Other languages
English (en)
Other versions
KR20010014901A (ko
Inventor
알레스글렌비.
이트셍-중
메이나드헬렌루이스
비트카베이지다니엘조셉
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20010014901A publication Critical patent/KR20010014901A/ko
Application granted granted Critical
Publication of KR100695028B1 publication Critical patent/KR100695028B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

커패시터 구조는 집적회로의 유전체층의 윈도우에 형성된다. 하부 전극(플레이트)은 유전체의 상단 표면이 아니라, 캐비티의 측면의 부분에 배치된다. 유전 물질층은 하부 전극과 집적 회로 유전체의 상단 표면상에 배치된다. 결국, 상부 전극(플레이트)은 유전 물질층상에 배치된다. 하부 전극이 캐비티의 측벽의 부분과 상기 유전체의 상단 표면으로부터 제거되기 때문에, 평탄화동안에 생기는 단락 문제점들(shorting problems)이 제거된다. 다중층 구조들에 사용하기 위한 집적 회로(IC)를 제조하는 기술이 또한 개시되었다. 이 기술은 표준 다중층 처리 기술들로 쉽게 통합된다. 윈도우가 IC의 특정 유전체 층내에서 개방된 후에, 도전 층이 그 윈도우에 배치되고, 커패시터의 하부 플레이트를 형성한다. 그후에, 하부 플레이트는 측벽들의 부분과 유전체 층의 상단 표면으로부터 제거되도록 에칭된다. 하부 전극이 에칭된 후에, 유전 물질은 캐비티와 상기 유전체 층의 상단 표면상에 배치된다. 도체의 제 2 층은 유전체층의 상단 표면 및 캐비티에 배치되고, 따라서 커패시터 구조를 완성시킨다.
개구, 유전체, 하부 플레이트, 하부 커패시터 플레이트, 플러그, 윈도우

Description

집적회로용 대머신 커패시터{Damascene capacitors for integrated circuits}
도1은 IC의 유전체 층의 개구에서 하부 전극의 증착 후에 예시적인 커패시터 제조 공정 시퀀스에 있어서의 하나의 단계에 대한 단면도.
도2는 도1의 예시적인 커패시터의 하부 플레이트의 에칭을 도시하는 단면도.
도3은 예시적인 커패시터 구조내의 하부 전극의 에칭백(etchback)을 도시하는 확대된 단면도.
도4는 산화물 및 상부 전극의 증착 후에 예시적인 커패시터 구조를 도시하는 단면도.
도5는 예를 들어 텅스텐인 적절한 도체로 다시 채워진(back filling) 이후의 예시적인 커패시터를 도시하는 단면도.
도6은 평탄화 단계로서 화학적 기계 연마(chemical mechanical polishing)가 사용된 후에 본 발명의 현재 개시물에 대한 예시적인 커패시터 구조를 도시하는 도면.
도7은 종래기술의 다중층의 집적회로(IC)구조를 도시하는 도면.
※도면의 주요부분에 대한 부호의 설명※
102 : 개구 102 : 하부 캐패시터 플레이트
기술분야
본 발명은 집적회로들에서 사용하기 위한 커패시터 구조 및 그 제조 방법에 관한 것이다.
본 발명의 배경
DRAM(Dynamic random access memory)은 셀들이 주기 간격들로 판독 및 리후레쉬(refresh)되기 전에 제한된 시간동안만 정보를 보유할 수 있는 셀들로 구성된 전자 장치들에 관한 것이다. 통상적인 DRAM 셀은 적어도 하나의 트랜지스터와 저장 커패시터로 구성된다. 일반적으로, DRAM들을 위해 사용되는 집적회로는 트랜지스터 구성요소로서 MOS(metal oxide semiconductor)와 특히 CMOS(complementary MOS structure)로 구성된다. 최근에 그러한 DRAM구조들의 커패시터는 1메가 비트로부터 대략 1기가 비트까지 확장되었다. 메모리에서의 이러한 증가는 대략 1,25 마이크론의 게이트 형상 크기(gate feature size)를 대략 0.25 마이크론 또는 보다 작게 하는 진전을 필요로 한다. DRAM 커패시터 요구들이 증가됨에 따라, 커패시터들상에 배치되는 요구들도 또한 증가된다. 증가된 커패시턴스에 대한 요구가 존재할 뿐만 아니라 또한 감소된 커패시터 영역에 대한 요구도 존재한다. 따라서, 이런 요구를 충족시키는 물질들과 구조들에 대하여 발전을 위한 노력들이 집중되었다.
상호 접속 저항을 최소화시키고 고가의 칩 영역의 사용을 극대화시키기 위해, 진보된 VLSI와 ULSI 로직 집적 반도체 회로들은 장치들내의 영역들을 상호 접속시키고 상기 집적회로내에 하나 이상의 장치들을 상호 접속시키기 위해 다중 레벨 배선 라인 구조들을 이용한다. 다중 레벨 금속화(metallization)는 회로 설계에 있어 큰 유연성, 다이(die)의 크기의 감소를 제공하여, 이에 의해 칩의 비용의 감소를 제공한다. 그러한 구조들을 제조하는데 있어, 종래의 접근 방법은 저 레벨 배선 라인들(또는 상호 접속 구조들)을 형성하고, 그 후 제 1 레벨 배선 라인들과 상호 접속되는 하나 이상의 상부 레벨 배선 라인들을 형성시키는 것이다. 제 1 레벨 상호 접속 구조는 집적 회로 장치의 기판내의 도핑된 영역(예를 들어 통상의 MOSFET의 소스 또는 드레인)과 접촉 될 수 있다. 하나 이상의 상호 접속들은 제 1 레벨 상호 접속과 집적회로 장치의 다른 부분들 사이에 또는 상기 집적 회로장치의 외부의 구조들에 통상적으로 형성된다. 이는 배선 라인들의 제 2 및 후속 레벨들을 통해 성취된다. 종래의 VLSI와 ULSI구조들에서 사용된 다중층의 상호접속 구조의 예가 도 7에 도시된다. 701에서 일반적으로 도시된 도전 비아(vias)는 하나의 레벨에서 또 다른 레벨로 접속시키기 위해 사용된다. 도 7에 도시된 바와 같이, 제 1 레벨의 금속층(M-1)은 집적회로의 기판층에 형성된 소스(S)(702)에 접속된다. 이 금속층(M-1)은 도시된 바와 같은 비아 구조를 사용하여 레벨 1 뿐만 아니라 더 높은 레벨들에서 전기 접속들을 행하기 위해 사용된다.
임베딩된 DRAM 구조는 상기 회로에 고밀도 메모리 셀들을 부가하기 위해 로직 트랜지스터들에 집적된 커패시터들을 부가한다. 이러한 집적된 커패시터들은 메모리 셀을 형성하기 위해 MOS 장치의 소스 금속화부에 접속될 수 있다. 종래의 DRAM 커패시터들은 종종 하단 전극으로서 폴리 실리콘 층을, 절연체로서 실리콘 이산화물 또는 실리콘 질화물층을, 상단 전극을 형성하는 상단 금속층을 가진다. 그러한 구조는 폴리-실리콘(Si) 커패시터들의 부가된 복잡성과 실리콘 산화물/질화물 층을 성장시키기 위해 필요한 높은 온도 때문에 임베딩된 DRAM의 기술과 일반적으로 호환되지 않는다. 예를 들어, 다중층 구조의 상호접속부들로 사용되는 알루미늄 금속층들은 폴리실리콘 증착에 사용되는 비교적 높은 온도들에 의해 악 영향받을 수 있다. 또한 전극으로서 폴리실리콘의 사용은 장치의 전기적 특성들에 유해한 영향을 줄 수 있다. 이를 위해, 실리콘 이산화물 또는 실리콘 질화물과 비교하여 더 높은 유전체 상수로 인해 커패시터의 유전체로서 탄탈 5 산화물을 사용하는 것이 공지되었다. 탄탈 5 산화물을 형성시키는데 사용되는 화학 기상 증착 동안에, 탄탈 5 산화물의 환원(reduction)과 이에 따른 누설 전류를 방지하기 위해 폴리실리콘층과 탄탈 5 산화물층 사이에 실리콘 이산화물의 필수층이 형성된다. 인지된 바와 같이, 이러한 실리콘 이산화물 층은 커패시터의 커패시턴스에 악 영향을 주는 경향이 있으므로 커패시터에서 바람직하지 않다. 따라서, 폴리실리콘 전극들을 사용하지 않는 DRAM들의 커패시터 구조에 대한 필요성이 존재한다.
트렌치(trench) 커패시터 구조들은 평면 커패시터들과 비교하여 커패시턴스 밀도를 증가시키기 위해 다중층 집적 회로(IC)구조에 사용된다. 트렌치 커패시터들이 고가의 칩의 실제 영역을 더 효율적으로 사용가능하게 하는 반면, 출원자들은 공지된 트렌치 커패시터 구조들이 다중층의 제조기술들에 적합하지 않을 수 있음을 인지하였다. 특히, 평탄화는 다중층의 집적회로들의 제조에 있어 중요한 역할을 한다. 이를 위해 회로 제조의 공정동안에, 절연 및 도전 층들을 형성시키는데 사용된 다양한 성장 및 증착기술들이 2개의 주요 문제점을 제공하는 증가적 비-평면 구조를 초래한다. 첫 번째 문제점은 연속되는 미세 라인 구조들의 연속성에서 끊김없이 스텝 커버리지(step coverage)를 유지시키는 것이다. 두 번째 문제점은 광학 해상도에 있어서의 감소와 그에 따른 웨이퍼 구조에 걸쳐 미세 라인 패턴들을 이미징하는 능력에 있어서의 감소이다. 따라서, 연마 기술들이 다중 레벨 구조의 각 레벨에서 평탄성을 유지시키는데 사용된다. 평탄화를 위해 넓게 채택되는 하나의 기술은 화학적 기계 연마(CMP)이다. 그러한 연마 단계는 예를 들어 평면 토폴로지를 유지하기 위해 커패시터의 제조 후에 이용되어야 한다. 커패시터의 제조후에, CMP 또는 다른 평탄화 단계가 사용되고 다중 레벨 구조의 다음 레벨을 위해 금속 및 유전체 층들의 후속 증착이 수행되어야 한다. 그러나, 공지된 트렌치 커패시터 구조들에서, CMP와 다른 평탄화 기술들은 예를 들어 플레이트들(전극들)의 단락과 같이 커패시터에 유해한 영향을 줄 수 있다.
따라서, 위에 기술된 커패시터 구조들은 다중층 구조들의 ULSI 제조에 사용되는 처리 기술들에 대해 쉽게 받아들여지지 않는다. 필요한 것은 표준/낮은 온도 처리 기술들로 쉽게 적응되며 커패시턴스 밀도를 향상시키고 원하는 레벨의 평탄성을 유지하기 위해 다중층 구조들에 사용되는 화학적 기계 연마와 호환되는 커패시터 구조이다.
발명의 개요
커패시터 구조는 집적회로의 유전체층내의 개구에 형성된다. 하부 전극(플레이트)은 유전체의 상단 표면이 아니라 적어도 개구의 측면(들)의 부분으로 확장된다. 유전 물질층은 하부 전극과 집적 회로 유전체의 상단 표면상에 배치된다. 결국, 상부 전극(플레이트)은 유전 물질층상에 배치된다. 하부 전극이 상기 유전체의 상부 표면으로부터 제거되므로, 유전체의 상부 표면을 따라 상부 및 하부 전극들의 오버랩이 존재하지 않으며, 따라서 평탄화동안에 생기는 단락 문제점들이 방지된다.
본 발명의 상세한 설명
본 발명은 일반적으로 예시적인 제조 순서의 단면도들인 도면들(1 내지 4)을 참조하여 이해될 수 있다. 101에서 개괄적으로 도시된 개구는 포토레지스트(PR), 마스킹, 및 후속 에칭과 같은 종래의 패터닝에 의해 층(D2)에서 개방된다. 상기 층(D2)은 예시적으로는 유전체이나 통상의 기술의 숙련자가 이해하는 범위내에서 다른 물질들일 수 있다. 그 후에, 예를 들어 티타늄 질화물(TiN)인 하부 커패시터 플레이트(102)가 예시적으로 화학 기상 증착(CVD)에 의해 증착된다. 하부 플레이트(102)의 증착이 완료된 후에, 유전체의 상단 표면(203)에서 및 개구(101)의 측벽의 일부에서 필수적이지는 않지만 통상적으로, 하부 플레이트(102)를 제거하도록 등방성 에칭이 수행된다. 특히, 도2와 도3에 도시된 바와 같이, 플레이트(102)는 유전체(203)의 상단 표면과 예시적인 실시예에서 도시된 캐비티(cavity)의 측벽(들)의 부분(204)으로부터 제거된다. 도3에 더 상세하게 도시된 바와 같이, 하부 플레이트(102)의 에칭백(etchback)의 깊이는 일반적으로 d1으로서 도시된다. 이 깊이(d1)는 대략 0.1 내지 0.2 마이크론이다. 이층을 제거하는 것은 본 개시의 발명에 있어 중요하며 곧 나중에 상세히 설명될 것이다. 그 후에 커패시터 유전 물질(405)과 상부 플레이트(406)는 도4에 도시된 바와 같이 증착되고, 커패시터를 완성시킨다.
상술된 바와 같이, 개구(101)은 표준 기술에 의해 IC의 유전체 층으로 만들어 진다. 도면들의 기본 구조는 단지 예시적이며 제한적인 것이 아님을 주목하는 것이 중요하다. 이를 위해, 개구(101)는 하부로부터(예를 들어 도4에 도시된 바와 같이) 저 금속 비어(via)(또한 본원에서 플러그(409)로 불림)로 접속될 수 있다. 이 경우에, 개구는 본원에서 윈도우로서 불려진다. 대안적으로, 하부 전극에 대한 접촉이 상단 또는 측(도면들에서 도시도지 않음)으로부터 존재할 수 있다. 이 경우에, 개구는 본원에서 캐비티로서 불려진다. 비록, 상기 기술의 통상의 숙련된자가 이해하는 범위내의 다른 기술들이 하부 전극(102)의 부분의 선택적으로 제거하는데 사용될 수 있지만, 제 1 하부 전극 층(102)을 에칭하는데 사용되는 공정이 2가지 방법중 하나로 수행된되는 것이 바람직하다. 결국, 캐비티 또는 윈도우가 유전체 층내에 형성되고 기하학적 모양이 변할 수 있으며, 이는 상기 기술에 숙련된 자에 의해 쉽게 이해될 수 있다. 개구는 변화하는 편심률(eccentricity)를 가지는 타원형 단면일 수 있다. 이 경우에, 캐비티는 하나의 측벽을 가진다. 대안적으로, 개구는 정사각형, 직사각형 또는 다른 유사한 단면 모양일 수 있으며, 상기 경우에 개구는 하나의 측벽보다 많은 측벽을 가진다.
하부 전극의 에칭을 실행시키는 하나의 기술은 하부 전극층의 증착후에 적절한 포토레지스트(PR)로 윈도우(101)를 채우는 것이다. 그 후에, 블랭킷 포토레지스트 제거 또는 에칭백이 수행된다. 이 포토레지스트 제거는 예를 들어 포토레지스트의 플라즈마 제거 방법인 종래의 기술들에 의해 수행된다. 블랭킷 에칭백내의 포토레지스트의 제거 동작은 하부 전극 층의 표면상에서 정지한다. 그후에 포토레지스트 에칭 단계가 대략 100nm의 포토레지스트를 캐비티 또는 윈도우(101)로 에칭백하도록 계속된다. 포토레지스트가 에칭백된 후에, 표면(203)으로부터 포토레지스트와 예시적인 실시예에서 윈도우 또는 캐비티(101)의 측벽(들)로부터 대략 10nm의 전극(102)을 제거하도록 에칭단계가 수행된다. 대안적으로, 물리적 스퍼터링 에칭은 상단 표면(203)으로부터 도2의 예시적인 실시예에서 캐비티(101)의 측벽들의 부분으로부터 하부 전극을 제거시키는데 사용될 수 있다. 이 스퍼터링 에칭은 플라즈마를 사용하여 양호하게 실행되며, 물리적 스퍼터 구성요소가 상기 화학 에칭보다 우세하다. 상기 물리적 스퍼터 구성요소는 Ar과 같은 희귀한(noble)가스에 의해 제공될 수 있으며, 화학적 구성요소는 Cl과 같은 에칭제일 수 있다. 2개의 가스 구성요소의 혼합물을 플라즈마로 도입시킴으로서, 가스들의 특정 혼합물 뿐만 아니라 화학 반응에 대한 물리적 스퍼터링의 비는 사용되는 플라즈마의 형태(예를 들어, 고 밀도 플라즈마 또는 병렬 플레이트 에처(etcher)), 압력, 제어될 수 있는 흐름율과 전력에 의존한다. 파라미터들, 물질들 및 그들의 가치는 상기 플라즈마 에칭기술에 숙련된 자에게 명백하게 된다. 물리적 스퍼터링 에칭을 사용하면 윈도우 또는 개구(101)의 상단 에지들 내부에서 제거된 티타늄 질화물의 코너들을 둥글게 하는 경향이 있다(도3을 참조). 윈도우의 종횡비가 하부 플레이트층 또는 전극(102)의 에칭을 손쉽게 한다는 것을 주목하는 것이 중요하다. 특히, 종횡비는 도4에 도시된 바와 같이 실질적으로 X-Z평면에서 플레이트의 에칭을 허용한다. 일반적으로 “a”로서 도시된 깊이는 대략 1 마이크론이며, “b”로 도시된 직경은 대략 0.2 내지 0.3 마이크론이다. 하부 전극의 원하는 부분을 제거하기 위해 위에 논의되며 선호되는 에칭 기술들중 하나가 수행된 후에, 커패시터용 유전 물질의 적절한 층의 증착이 예를 들어 화학 기상 증착인 표준 기술에 의해 수행된다. 양호하게, Ta2O5는 커패시터의 유전 물질로서 사용된다. 이 유전체 층(405)은 일반적으로 도4에 도시된다. 그 후에, 표준기술들에 의해, 상부 도체(406)가 증착된다. 탄탈 5 산화물이 커패시터 유전체에 대해 선호되는 물질인 반면, 티타늄 질화물, 실리톤 질화물, 바륨 스트론튬 티탄산염 또는 납 질코니아 티탄산염을 포함하는 다른 물질들은 또한 유전체로서 사용될 수 있다. 결국, 상부 전극이 단일층으로서 도시되는 반면에 다중층의 도체들이 사용될 수 있음을 주목하는 것은 중요하다. 탄탈 질화물, 텅스텐 질화물, 텅스템, 백금, 루테늄 또는 알루미늄 또는 이들의 조합들과 같은 물질들이 또한 사용될 수 있다.
도4에 개괄적으로 도시된 구조가 결과적인 커패시터 구조이다. 위에 언급된 바와 같이, 윈도우 또는 캐비티(101)의 비교적 높은 종횡비는 커패시터의 제조에 있어 중요한 역할을 한다. 이를 위해, 비교적 높은 종횡비가 유전체 층의 상단 표면(203)과 예시적인 실시예에서 개구의 측벽들의 부분으로부터 티타늄 질화물 층(102)을 에칭 가능하게 한다. 즉, 본 개시의 발명에 사용되는 물리적 에칭 기술들이 도4의 좌표축들에 의해 도시된 바와 같이 X-Z 평면의 표면들로부터 티타늄 질화물 층(102)을 제거가능하게 한다. 따라서, 상단 표면(203)과 개구의 측벽들의 부분으로부터 티타늄 질화물의 등방적인 제거는 위에 기술된 물리적 에칭 기술들에 의해 용이하게 된다. 측벽들의 부분과 하부 표면(408)으로부터의 물질 제거가 X-Z평면에서만 일어나므로, 따라서 티타늄 질화물 층이 캐비티의 측벽들의 중요한 부분과 캐비티의 하부 표면의 중요한 부분을 따라 남겨진다. 물론, 티타늄 질화물의 과도한 에칭이 하부 표면(408)에서 일어나면, 캐비티의 하부 표면이 저 레벨에서 상기 장치에서 상호접속되는 텅스텐 플러그(409)(예)와 전기적으로 접촉될 수 있으므로, 수용가능하다.
커패시터의 형성 후에, 적절한 도체층, 양호하게는 텅스텐이 507에 도시된 바와 같이 다시 채워진다. 텅스텐을 다시 채우는것은 회로의 로직 부분을 채우는 것과 동시에 완료되므로, 통상적으로 Ti에 이은 TiN의 초기 증착 후 텅스텐의 화학 기상 증착을 포함할 수 있다. 산화물층상의 TiN 또는 TaN의 상부 전극이 산화물층을 환원시키고 유전체 특성들을 열화시키는 산화물층을 티타늄으로부터 보호하려는 부가적인 목적을 위해 사용된다. 그 후에 이 층은 위에 논의된 바와 같이 다중층 구조들에서 평탄화의 목적을 위해 화학적이고 기계적으로 연마된다. 결과적인 구조는 도6에 도시된다. 유전체의 상단 표면으로부터 하부 전극(102)의 부분을 제거함으로써 현재 개시물의 본 발명이 현재 기술이 성취된다. 특히, 화학적 기계 연마의 평탄화 단계로 인해 층들(102, 406)이 짧아지는 경향은 2개의 층의 물리적 분리에 의해 방지된다.
위에 기술된 바와 같이, 본 발명의 제조 기술들은 많은 ULSI 구조, 물질, 처리와 호환된다. CMP에 부가적으로, 본 발명 개시물의 캐패시터 구조에 사용되는 유전 물질은 표준 VLSI와 ULSI 구조 및 처리와 또한 호환된다. 도6에 도시된 커패시터들을 형성시키는데 예를 들어 고 유전체 상수(높은 k)물질인 탄탈 5 산화물을 사용한다. 탄탈 5 산화물과 같은 금속-호환 물질을 사용하는 것은 그것의 제조에 사용되는 증착기술이 대략 500℃ 또는 그 보다 낮은 저 온도 증착기술이므로 특히 중요하다. 따라서, 이것은 위에 기술된 이유들에 대하여 숙지된 기술들과의 호환성에 의해 유리하게 된다.
본 발명은 상세히 기술되었으며, 양호한 처리 단계들과 물질들이 개시되는 반면에, 상기 기술에 통상의 숙련된 자가 이해하는 범위에서의 대안적인 처리들과 물질들이 사용될 수 있다는 것은 명료하다. 이러한 대안적인 처리들과 물질들이 커패시터의 구조와 그 제조 방법을 향상시키는 만큼, 그것은 본 발명의 범위내에 존재하는 것으로 간주된다.
커패시터 구조에 관한 것이며 집적회로들에 사용하기 위한 그 제조 방법에 관한 것이다.
본 발명은 표준/낮은 온도 처리 기술들로 쉽게 적응되며 커패시턴스 밀도를 향상시키는 커패시터 구조와 원하는 레벨의 평탄성을 유지하기 위해 다중층 구조들에 사용되는 화학적 기계 연마와 호환되는 방법에 관한 것이다.

Claims (30)

  1. 집적 회로로서,
    상단 표면과 거기에 형성된 개구(opening)를 갖는 층으로서, 상기 개구는 높은 종횡비를 갖는, 상기 층과,
    하부 전극으로서, 상기 하부 전극의 상단 단부들이 상기 상단 표면 아래의 깊이에 배치되도록 상기 개구의 표면상에 부분적으로 배치되고, 폴리 실리콘을 포함하지 않는, 상기 하부 전극과,
    상기 하부 전극상에 배치되며 폴리 실리콘에 의해 환원되기 쉬운 유전 물질층과,
    상기 유전 물질층상에 배치되는 상부 전극을 포함하는, 집적 회로.
  2. 제 1 항에 있어서, 상기 유전 물질층은 상기 층의 상기 상단 표면상으로 확장하는, 집적회로.
  3. 제 2 항에 있어서, 상기 상부 전극은 상기 층의 상기 상단 표면위에서 확장하는, 집적 회로.
  4. 제 1 항에 있어서, 상기 하부 전극은 도전성 플러그와 접촉하는, 집적 회로.
  5. 제 1 항에 있어서, 상기 유전 물질층은 탄탈 산화물, 티타늄 질화물, 바륨 스트론튬 티탄산염(barium strontium titanate) 및 납 질코니아 티탄산염(lead zirconuim titanate)으로 구성된 그룹으로부터 선택되는, 집적회로.
  6. 제 1 항에 있어서, 상기 개구는 대략 1 마이크론의 깊이와 0.2 마이크론 내지 0.3 마이크론 범위의 직경을 갖는, 집적 회로
  7. 제 6 항에 있어서, 상기 직경은 대략 0.2 마이크론인, 집적 회로.
  8. 제 1 항에 있어서, 금속층이 상기 상부 전극상에 배치되는, 집적 회로.
  9. 제 1 항에 있어서, 상기 깊이는 약 0.2 마이크론인, 집적 회로.
  10. 제 1 항에 있어서, 상기 하부 전극의 상기 상단 단부들은 원형인, 집적회로.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020000025275A 1999-05-12 2000-05-12 집적회로용 대머신 커패시터 KR100695028B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/310,388 US6750495B1 (en) 1999-05-12 1999-05-12 Damascene capacitors for integrated circuits
US09/310388 1999-05-12

Publications (2)

Publication Number Publication Date
KR20010014901A KR20010014901A (ko) 2001-02-26
KR100695028B1 true KR100695028B1 (ko) 2007-03-14

Family

ID=23202276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000025275A KR100695028B1 (ko) 1999-05-12 2000-05-12 집적회로용 대머신 커패시터

Country Status (5)

Country Link
US (1) US6750495B1 (ko)
JP (3) JP2000332221A (ko)
KR (1) KR100695028B1 (ko)
GB (1) GB2350929B (ko)
TW (1) TW463304B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4497260B2 (ja) * 2000-08-31 2010-07-07 エルピーダメモリ株式会社 半導体集積回路装置およびその製造方法
KR100414873B1 (ko) * 2001-05-11 2004-01-13 주식회사 하이닉스반도체 강유전체 메모리소자의 제조 방법
US20030052365A1 (en) * 2001-09-18 2003-03-20 Samir Chaudhry Structure and fabrication method for capacitors integratible with vertical replacement gate transistors
KR100456577B1 (ko) * 2002-01-10 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
US6953724B2 (en) * 2003-09-25 2005-10-11 International Business Machines Corporation Self-limited metal recess for deep trench metal fill
JP2005294841A (ja) * 2004-03-31 2005-10-20 Hynix Semiconductor Inc 半導体素子の製造方法
JP4571836B2 (ja) * 2004-07-23 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4646595B2 (ja) * 2004-10-27 2011-03-09 パナソニック株式会社 半導体記憶装置
FR2885452A1 (fr) * 2005-05-04 2006-11-10 St Microelectronics Sa Circuit integre comprenant au moins un condensateur et procede de formation de condensateur
KR100778850B1 (ko) * 2005-10-28 2007-11-22 동부일렉트로닉스 주식회사 반도체 소자의 커패시터 및 그 형성방법
US7880268B2 (en) 2006-05-12 2011-02-01 Stmicroelectronics S.A. MIM capacitor
US8441097B2 (en) * 2009-12-23 2013-05-14 Intel Corporation Methods to form memory devices having a capacitor with a recessed electrode
JP2013098216A (ja) * 2011-10-28 2013-05-20 Elpida Memory Inc 半導体装置、メモリカード、データ処理システムおよび半導体装置の製造方法
US9991333B1 (en) * 2017-02-09 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor structure and method for forming the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2723530B2 (ja) * 1988-04-13 1998-03-09 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置の製造方法
JPH07114260B2 (ja) * 1989-11-23 1995-12-06 財団法人韓国電子通信研究所 コップ状のポリシリコン貯蔵電極を有するスタック構造のｄｒａｍセル，およびその製造方法
JP3222188B2 (ja) * 1992-04-14 2001-10-22 株式会社日立製作所 半導体装置及びその製造方法
KR960011655B1 (en) 1993-04-20 1996-08-24 Hyundai Electronics Ind Dram cell capacitor and the method
JPH08139293A (ja) * 1994-09-17 1996-05-31 Toshiba Corp 半導体基板
US5691219A (en) * 1994-09-17 1997-11-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor memory device
ATE223108T1 (de) * 1995-04-24 2002-09-15 Infineon Technologies Ag Halbleiter-speichervorrichtung unter verwendung eines ferroelektrischen dielektrikums und verfahren zur herstellung
US6617205B1 (en) * 1995-11-20 2003-09-09 Hitachi, Ltd. Semiconductor storage device and process for manufacturing the same
US5716883A (en) 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
JPH10173148A (ja) * 1996-12-13 1998-06-26 Hitachi Ltd 半導体記憶装置
JP3466851B2 (ja) * 1997-01-20 2003-11-17 株式会社東芝 半導体装置及びその製造方法
US5888877A (en) * 1997-10-28 1999-03-30 Micron Technology, Inc. Method of forming recessed container cells
US6057571A (en) * 1998-03-31 2000-05-02 Lsi Logic Corporation High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit
US6017790A (en) * 1998-07-06 2000-01-25 United Microelectronics Corp. Method of manufacturing embedded dynamic random access memory
KR100292938B1 (ko) 1998-07-16 2001-07-12 윤종용 고집적디램셀커패시터및그의제조방법
US6207524B1 (en) * 1998-09-29 2001-03-27 Siemens Aktiengesellschaft Memory cell with a stacked capacitor
JP3189813B2 (ja) 1998-11-30 2001-07-16 日本電気株式会社 半導体装置の製造方法
US6346454B1 (en) 1999-01-12 2002-02-12 Agere Systems Guardian Corp. Method of making dual damascene interconnect structure and metal electrode capacitor

Also Published As

Publication number Publication date
GB2350929A (en) 2000-12-13
US6750495B1 (en) 2004-06-15
JP2000332221A (ja) 2000-11-30
TW463304B (en) 2001-11-11
GB0009611D0 (en) 2000-06-07
GB2350929B (en) 2002-05-22
JP2012199572A (ja) 2012-10-18
JP2008205481A (ja) 2008-09-04
JP5744790B2 (ja) 2015-07-08
KR20010014901A (ko) 2001-02-26

Similar Documents

Publication Publication Date Title
JP5744790B2 (ja) 集積回路とその方法
KR100695026B1 (ko) 이중 다마스크 캐패시터를 갖는 집적 회로 디바이스 및 관련 제조 방법
US6346454B1 (en) Method of making dual damascene interconnect structure and metal electrode capacitor
US6461930B2 (en) Capacitor and method for forming the same
US6794694B2 (en) Inter-wiring-layer capacitors
US6559499B1 (en) Process for fabricating an integrated circuit device having capacitors with a multilevel metallization
KR100572829B1 (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
JP2001308181A (ja) 半導体装置とその製造方法
KR100658954B1 (ko) 집적 회로용 다마신 캐패시터들
KR20000053455A (ko) 엠오엠 캐패시터를 제조하기 위한 방법
KR100415537B1 (ko) 반도체 소자 제조 방법
KR100442106B1 (ko) 도전성 콘택 구조 및 그 제조방법
KR20000053391A (ko) 다이나믹 램 셀을 포함하는 집적 회로 및 집적 회로 형성방법
JP3030812B2 (ja) 化学的機械研磨法を利用したｄｒａｍキャパシタの製造法
KR100605231B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR100542498B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR100572830B1 (ko) 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
KR100444773B1 (ko) 반도체 소자의 제조 방법
KR20030002872A (ko) 반도체 메모리장치의 콘택 형성방법
KR20050047661A (ko) 구리 배선 및 커패시터를 포함하는 반도체 장치의 제조방법.
KR100351011B1 (ko) 다이나믹 램 캐패시터 형성 방법 및 다이나믹 램 셀
KR20010061021A (ko) 반도체소자의 저장전극 형성방법
KR100835411B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2005109379A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150309

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee