TW463304B - Damascene capacitors for integrated circuits - Google Patents
Damascene capacitors for integrated circuits Download PDFInfo
- Publication number
- TW463304B TW463304B TW089104065A TW89104065A TW463304B TW 463304 B TW463304 B TW 463304B TW 089104065 A TW089104065 A TW 089104065A TW 89104065 A TW89104065 A TW 89104065A TW 463304 B TW463304 B TW 463304B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- integrated circuit
- scope
- patent application
- opening
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
4 6 33 0 4 A7 .- ——— _______B7 五、發明説明(〗) 發明領迠 本發明肖—種積體電路的電容器結構及其Μ造方法有 關。 發明背景 動態隨機存取記憶體(DRAM)與由許多單元組成的電子 裝置有:,廷些單元在其必須被週期性讀取且重新窝入之 則1、以有限時間儲存資料β 一般動態隨機存取記憶 體單元至少由-個電晶體與—個儲存電容器组成…般而 σ作為動態隨機存取記憶體的積體電路是由金屬氧化半 導體(MOS) ’尤其是互補式金屬氧化半導體(cm〇s)結構當 作電晶體7L件所组成^最近,這種動態隨機存取記憶體結 構的谷量已經從百萬位元發展到十億位元的等級,記憶量 的增加已經使得閘極特徵尺寸的發展需求由125微米的等 級往下減少至〇,25微米甚至更小的等級。當動態隨機存取 1己憶體更大容量的需求増加時,對電容器的要求也就跟著 增加。不只是電容值增加的要求,電容器的面積也必須縮 小。因此,為了達到這個目標,發展方向便針對材質及結 構而努力。 ° 經濟部中央橾準局貝工消費合作杜印製 為了使互連電阻值最小以及有價值的晶片面積使用最大 化’先進的超大型積體電路(VLSI)及極大型積體電路 (ULSI)之邏輯性積體半導體電路使用多層導線結構以互連 元件内不同的區域,並在積體電路内互連—至多個元件、 多層金屬化提供電路設計更大的彈性、面積的縮小及因而 導致晶片成本的減少。在製造這種結構時,傳統的作法是 • 4 · ----- (請先閲讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇x297公楚) 經濟部中央樣準局員工消f合作社印裝 4 633 0 4 A7 A7 B7 五'發明説明(2 ) 先做出底層的導線(或互連結構),然後再做出一或多層的 上層導線與第一層導線互連。第一層的互連結構可以與位 於積體電路裝置基底(substrate)的摻雜區接觸(例如,典型 金屬氧化導體場效電晶體的源極或汲極)。第一層互連會 與積體電路的其它部份或積體電路之外的結構典型地形成 一或多個互連。這是透過第二及後續之導線層所完成的。 使用於傳統超大型積體電路及極大型積體電路之多層互連 結構的例子請看圖7,一般以701表示的傳導通道是用於 層間連接的。如圖7所示,位於第一層的金屬層M-1與積 體電路基底層内的源極(S)702連接在一起。這個金屬層 M-1是用來達成第一層與如圖示的其它更高層利用通道以 互相作電氣連接。 一種内嵌式動態隨機存取記憶體結構在邏輯電晶體中加 入積體电谷器以提高電路的高密度記憶量。這些積體電容 器了以與金屬乳化半導體的金屬化源極連接以形成記憶單 位。傳統動態隨機存取記憶體之電容器通常有—層多晶梦 當作底層電極;一層二氧化矽或一氮化矽當作絕緣體;以 及形成上層電極之上層金屬層。因為增加了多晶矽電容器 的複雜性以及在生長氧化/氮化矽層時所需的高溫,—般 而言,這種結構與内嵌式動態隨機存取記憶體技術並不相 容。例如,在相當高溫下沉積多晶矽時,會使多層結構中 當作互連點的鋁金屬層受到不利的影響。更甚者,以多# 矽當作電極會使元件的電氣特性產生不利的影響。因此, 己知用五氧化起當作t容器的介電冑,因為與氧化硬或氮 I___ _ 5 本紙张尺i適财sm家樣準“)A4規格(2數297公们 ---------V -------1T------5.- I t請先閲讀背面之注項再填寫本頁) 4 633 〇4 A7 B7 五、發明説明( 化矽比較起來,五氧仆名 丄 ^ 軋化t有較高的介電係數》為了防止五 我化的減少及因而所 化學汽相沉積法(Chemicl ^,在產生五乳化知的 t nenucaI vapor deposition)期間,於多品 碎層與五氧化㉖層之間必需形成-層二氧切。可想而 知,由於二氧化矽會對電容器的電容值產生負面影響,因 此應該避免在電容器裏產生二氧化碎層。所以,在動態 隨機存取<憶體中的電容器應該避免使用多晶♦電核。 與平面電容器互相比較’在多層積趙電路結構内的渠溝 電容器結構可以增加電容值密度。雖然渠溝電容器可以更 有效地使用有價值的晶片空間,應用者發現已知的渠溝電 容器結構可能不適用於多層製造技術。特別的是,平面化 在多層積體電路的製造上扮演—個重要的地位,因此,在 電路的製程期間,產生絕緣層與導電層的不同長晶技術與 沉積技術會導致非平面結構的增加,這樣會產生兩個問 題。第一個問題是如何在不打斷細線結構連續性的情況下 經濟部中央樣準局員工消費合作社印製 維持梯階覆蓋(maintaining step coverage),第二個問題是 光學解析度的減少及其衍生出在晶圓上陕製細線圖樣能力 的減少。因此,在多層結構的每一層使用研磨技術以維持 平面性。化學機械研磨法(CMP)是一種廣泛使用在平面化 的技術,例如為了維持平面拓樸(t〇p〇1〇gy),而在製造電容 器之後使用該研磨步駿:〇在製造電容器之後,接下來便是 化學機械研磨法或者是其它的平面化步驟以及其後為了多 層結構的下一層而作的金屬與介電層沉積,然而,在已知 的渠溝電容器結構中,化學機械研磨法和其它的平面化技 -6- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4 633 0 4 Α Α7 ____ Β7 五、發明説明(4 ) -- 術會造成諸如平板(電極)間短路的負面效應。 因此’上述的電容器結構無法立即適歸多層結構極大 (請先閎讀背面之注意事項再填寫本頁 型積體電路中使用的製程技術1此需有—種適合於常/ 低溫製程技術下增加電容值密度,以及可以在多層結構中 進行化學機械研磨法以維持所需要之乎面性程度的電容器 結構β 發明概要 一種電容器結構是形成於積體電路介電層内的開口中。 底層電極(或平板)至少在開口的侧表面向上延伸—部份, 但不延伸至介電質的上表Φ —層介電材質接著覆置在底 層電極及積體電路介電質上表面的上面β最後將頂層電極 (平板)覆置在介電材質層之上,因為底層電極己從介電質 上表面移除,不會出現沿著介電質上表面頂層電極與底層 電極重疊的情況,因而排除了平面化過程中的短路問題。s 圖示簡诚. 圖1表示在積體電路介電層開口處沉積底層電極之後, 典型電容器製造程序之一步驟的橫切面。 圖2表示圖1中典型電容器經過底層平板蝕刻的橫切面。 經濟部中央標隼局貝工消費合作社印製 圖3表示典型電容器内底層電極回蝕的放大橫切面。 圖4表示典型電容器結構經過氧化物及頂層電極沉積後 的橫切面。 圖5表示典型電容器在例如鎢之適當導電體回填之後的 橫切面。 圖ό表示以化學機械研磨法實行平面化步驟之後,本發 -7- 本紙乐尺度通用中國國家標準(CNS ) Α4说格(210X297公釐) 463304 A7 B7 五、發明説明(5 ) 明所揭示的典型電容器。 圖7是先前技藝多層積體電路結構β 普細發明說明 藉由圖1-4可以瞭解本發明,這4份圖是典型製造順序的 橫切面。在Da層的開口 1〇 1是經由如光阻(pR)的傳統圖 樣、光罩和之後的蝕刻而形成。D 2層是典型介電質,但就 一般技藝人士而言也可以是其它材質。再來以像是化學蒸 鍍沉積(C VD)的方法將例如氮化鈦(TiN)的材質沉積成底層 平板102。底層平板1〇2完成沉積之後,以,等向蝕刻法將底 層平板102由介電質203的上表面移除,雖然不一定需要, 仍典型地從開口 101的部份側壁移除底層平板1〇2。尤其如 圖2及圖3所示*平板1〇2由介電質203的上表面移除,並且 在此典型具體實施例下,平板102係由凹口 204的部份側壁 移除。如圖3的詳細圖示’底層平板1 〇2的回蝕深度一般表 示如h ’深度d丨是介於〇. 1-〇_2微米的等級。這一層的移除 對本發明是重要的,稍後會詳細說明。再來是如圖4沉積 電容器介電材質405與上層平板406並完成此電容器》 M濟部中央橾準局員工消費合作社印製 如上所述’開口 1 〇 1是依照標準技術在積體電路的介電 層内做成的。請注意開口形狀並不受限制,圖中形狀所示 的基本結構只是典型的》因此,開口 101的製作可使其下 部與下方的金屬通道(參照圖4之栓409)連接(例如圖4所 示)。在此情況下,將開口稱為窗口。也可以選擇性地自 上面或者側邊(未示於圖中)與底層電極接觸,在此情況 下,開口便稱為凹口。達成蝕刻第一底層電極102的製程 -8- 本紙張尺度適用中圉國家標準(CNS ) A4規格(210X297公釐} 經濟部中央標準局貝工消費合作社印製 463304 A7 ____B7_ 五、發明説明(6 ) 是由兩種方法中的一種適當地選出並執行的;雖然也可利 用本行技藝中人士所知的其它技術來選擇性移除底層電極 102的一部份。最後’不論介電層中所做成者為凹形或窗 形’其幾何形狀能有變化,此點為本行技藝人士所能理解 者。開口橫切面可由具有不同偏心的橢圓形構成》此例中 凹口有一個側邊,另外開口可以是正方形、長方形或類似 的橫切形狀構成,這些開口形狀的側邊都超過一個。 —種蝕刻底層電極的技術是在底層電極沉積之後,用適 當的光阻(PR)填覆在窗口 101之上。然後實施毯覆(blanket) 光阻移除或蝕刻。光阻移除是用例如光阻電漿移除法等傳 統技術達成的。毯覆回蝕裏的光阻移除在底層電極的表面 停止’然後’光阻姓刻步驟持續地往凹口或窗口 1 〇丨進行 大約100奈米的光阻回蝕。在光阻回蝕之後,接著的蝕刻 步驟從表面203開始移除光阻,在此具體實施例中,窗口 或凹口 101側壁大約1 〇 〇奈米的電極i 〇2也一併移除β也可 以用物理濺擊蝕刻法從上表面203移除底層電極以及在圖2 典型具體實施例中部份凹口 1 〇 1的側壁的雇層電極β最好 是以電漿來濺擊蝕刻’電漿中物理濺擊成份比化學蝕刻多 (dominant”物理濺擊成份可由如氬等惰性氣體構成,而 化學成份則可以是如氣等蝕刻劑。將這兩種氣體混合加入 電漿之中,物理濺擊對化學反應的比例以及氣體的特殊混 合由所使用之電漿種類來決定(例如,高密度電漿或平行 平板触刻器),壓力、流動速率和電力是可以控制的。此 等參數、材質及其數值皆為熟悉電漿蝕刻技藝者所知者。 -9 - 本纸張尺度適用中國國家標準(CNS > A*規格(21〇χ297公釐) (請先Η讀背面之注意事項再填寫本頁)
•1T 463304 A7 B7 五、發明説明(7 ) 物理減擊蚀刻的使用致使從窗口或開口 1 〇丨上邊緣内移除 之氮化鈇的稜角圓滑(見圖3 )。值得注意的是,窗口的寬 向比(aspect ratio)有助於底層或電極層ι〇2之蝕刻,特別的 疋’見鬲比可以使平板蝕刻大體上落在如圖4所示的又_2平 面。一般標示為” a__之深度為!微米的等級,而標示為„b ”的 直徑則為0.2-0.3微米的等級。 在由上述移除所需之部份底層電極的合適蝕刻技術擇一 並實行之後,便用例如化學汽相沉積等標準技術沉積適合 的電谷器介電材質層。五氧化二每適合用做電容器的介電 材質。這層介電質一般表示在圖4中405的地方。然後再用 標準技術沉積頂層導電體406。然而,不只五氧化二鈕可 被用作電容器的介電質材,其它材質包括氮化鈦、氧化 矽、相銘鈥合物(barium strontium titanate)或船锆鈇合物 (lead zirconium titanate)也可用作介電質。最後值得注意的 是,雖然圖示之頂層電極為單一層,但多層導電體也可使 用。像是氣化is、氮化鎮、鶴、舶、匆、紹或以上所列混 合物的材質皆可使用之。 經濟部中央橾準局貝工消费合作社印製 (锖先閲讀背面之注意事項再填寫本頁) 取後電容器結構即如圖4所示的結構一樣。如上所述, 窗口或凹口 101較高的寬高比在製造電容器時扮演了重要 的角色。因此,較高之寬高比可以使氮化鈦層1〇2從介電 質層203之上表面,且在此典型具體實施例中係從開口的 部份側壁開始蝕刻,也就是說,本發明中所使用的物理蝕 刻技術可以從如圖4之X-Z平面的表面開始移除氮化鈦層 1 02。所以,可以藉由上述的物理蝕刻技術移除上表面203 -10- 本紙張尺度適用中國國家標準(CNS ) A4^格(210X297公釐) 經濟部中央橾準局負工消費合作社印製 633 0 4 A7 --------B7 五、發明説明(8 ) ~~' 〜 -- 及部份開口側壁上之氮化鈇。從部份側壁及底層表面楊 之材質移除步羯只發生在χ_ζ平面,於是沿著相當多部份 i凹口侧壁及相當多部份之凹口下表面還留有氮化妖層。 ^然,.值得汪意的是’當凹口下表面可以藉由鎢栓409(舉 例)互連至未緣出的下一層元件作電氣接觸時,在下表面 408產生氮化鈦超蝕刻現象是允許的。 在電容器成形之後,接著便是回填適合如鶴的適當導電 層如507所示。回填鎢與填入邏輯部份電路是一起做 的,因此,可以包括初始沉積典型的鈦,接著是氮化鈦, 再來便是鎢的化學汽相沉積。氧化層上氮化鈦或氮化鈕頂 層電極尚有保護氧化層{吏其不f因為欽而《少份量及減低 介電氣特性的目的β如上所述,為了多層結構平面化的目 的,接著以化學機械研磨法處理這—層。最終結構如囷6 所示。藉著由介電質上表面移除部份底層電極1〇2,本發 明達到一個重要的有利面。特別的是,化學機械研磨法之 平面化步驟易導致1〇2層與406層短路的問題,已藉由這兩 層之實際分離得以避免。 如前所述’本發明的製造技術與許多的極大型積體電路 結構、材質與製程相容。除了化學機械研磨法之外,本發 明之電谷器結構裏使用的介電材質也相容於標準的超大型 積體電路與極大型積體電路結構以及製程。如圖6所示電 容器的製作使用了像是五氧化叙等高介電常數(高k值)的 材質。當製造上的沉積技術是介於5〇〇r等級的低溫沉積 時’使用如五氧化钽等金屬相容材質便有特殊的好處,所 __-11- 本紙張尺度適用中國國家標隼(〇阳)八4规格(210乂297公爱:} (讀先閲讀背面之注意事項再填寫本 ,?τ 4 6 33 0 4 A7 _______ B7________ 五、發明説明(9 ) 以,藉著與内嵌技術的相容性,以上所列的理由是有利 的。 本發明已經詳細敘述,顯而易見地,雖然合適的製程步 驟及材質已經揭露,本行人士仍可使用其它的製程及材 質。這些可產生電容結構及製造方法進步的替代製程和 質皆视為本發明的範疇。 (請先閲讀背面之注意事項再填寫本頁) 1 - -
、1T 經濟部中央樣準局負工消费合作社印製 -12- 本紙張尺度適用中國國家橾準(CNS ) Α4说格(2丨Ο X 297公釐)
Claims (1)
- ί633 Ο 4六、申請專利範圍 A8 B8 C8 D8經濟部中央榇隼局累工消費合作社印製 L 一種積體電路,包括: 有一個上表面及一個開口的_層, 侧壁; 〕層,該開口有至少一個 一底層電極置於在部份喷s ,卜 加/ s , n物这至少一個側壁上’該底層電 極未置於該層之上表面之上; -至少置於該底層電極之上的介電材質層;以及 一上層電極置於該介電材質層之上。 2.如申請專利範圍第1項的積體電路 層向上延伸至該層之上表面β 3·如申請專利範圍第1項的積體電路 係置於該開口的底部表面。 4. 如申請專利範圍第1項的積體電路 與一導電栓接觸。 5. 如申請專利範圍第1項的積體電路穴τ π ^ 氧化鈕、氮化鈦、鋇鳃鈦化物和鉛锆鈦化物之化合物中 選擇作為該介電材質層。 6. —種積體電路,包括: 有一個上表面及一個開口的一層,該開口有一個底部 表面和至少一個側表面; 一個底層電極,置於該至少一個側表面之至少一部份 和該底部表面之上’該底層電極沒有放置在該層的上表 面之上; 一放置於該底層電極並向上延伸至該層之上表面之上 的介電材質層;以及 其中,該介電材質 其中,該底層電極 其中*該底層電極 其中,從一群包含 f請先«讀背面之注意事項再填寫本頁) 訂 -13- 本紙張Λ度適用中®國家搞準(CNS ) Α4規格(2丨0X297公嫠) 4 6 33 04 A8 B8 C8 D8 經濟部中央標牟局負工消费合作社印製 申請專利範圍 -放置在該介電材質層之上的了黃層電極。 7. 如申請專利範圍第6項的積體電路,其+,該底層與— 導電栓接觸。 8. 如申請專利範圍第6項的積體電路,其中,⑽一群包含 氧化& '氮化鈇、鎖域化物和叙锆鈥化物之化合物中 選出該介電材質層6 9. 如:請專利範園第6項的積體電路,其中,該開口有— 個等級在1微米的深度和—個等級在〇2微米的直徑。 10. 如申請專利範圍第1項的積體電路,其中,一金屬層放 置在該頂層電極之上。 11_如申請專利範圍第!項的積體電路,其+,該底層電極 有-個頂端且該頂端位於離該上層表面有一個深度等級 為0.2微米的位置。 12.如申請專利範圍第6项的積體電路,其中,在該頂層電 極上放置一層金屬。 13·如申請專利範圍第6項的積體電路,其中,該底層電極 有一個頂端,且該頂端離該上層表面有—個等級為〇·2微 米的深度。 14. 一種製造積體電路的製程,該製程包括: 在一層内產生一個開口,該層有一個上表面,且該開 口有至少一個側壁; 沿著該至少一個側壁放置一第一層導電材質且不置於 該上表面之上; 將一介電材質層置於至少該第一層導電材質之上;且 -14- 衣紙伕尺度適用中國國家標準(CNS ) A4jlt格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) <π. 線 4 6 3 3 0 4 会88 C8 _;__D8 六、申請專利範圍 將一第二層導電材質置於該介電材質層之上並往上延 伸至該層的上表面。 15. 如申請專利範圍第14項的製程,其中,放置該第一層導 電材質之步驟進一步包括在該至少一個侧壁及該上表面 之上沉積該第一層以及從該上表面移除該第一層。 16. 如申請專利範圍第1 5項的製程,其中,該第一層是藉由 電漿蝕刻進行移除的。 17. 如申請專利範圍第丨4項的製程,其中,該開口有一個等 級為1微米的深度和一個等級為〇.2微米的直徑》 18 如申請專利範圍第1 4項的製程,其中,放置該第一層導 電材質之步驟進一步包括:在該層的上表面、該至少一 個側壁和該開口的底部面之上放置該第—層導電材質; 在該上表面之上和該開口内沉積一光阻層;以及從該上 表面和該至少一個側壁的一部份進行蝕刻以移除該光阻 和該第一層導電材質。 19. 如申請專利範圍第丨8項的製程,其中,以反應離子電漿 蝕刻法進行該蝕刻。 20. 如申請專利範園第丨8項的製程,其中,以濺擊蝕刻法進 行該蚀刻。 經濟部4-央橾準局員工消費合作社印装 (請先閲讀背面之注意事項再填寫本頁) 、1T 21·如申請專利範圍第2 〇項的製程,其中,該濺擊蝕刻是 一種氬及氯的電漿。 22.—種製造積體電路的製程,包括: 在一介電層内產生一開口,該開口有至少一個側壁和 一個底部表面並且該介電層有一個上表面; -15-4S33 04 A8 BS C8 D8 該成部表面和該上表面之上故置 申請專利範圍 在該至少一個側壁 一第一導電層; 從該上表面和該至少一個側壁的一部份移除該第一導 電層; 在該第一導電層和往上延伸至該介電層的該上表面之 上放置一介電電材質層;以及 ίίίί 冷 ΆΓ. 在該介電材質之上放置—第二導電層職$ 23.如申請專利範圍第22項的製程,其中第一導電層的 放置步螺進一步包括:在該介電層的面之上、該至 少一個側壁之上和該開口的該底部表面之上沉積該第一 導電層;在該上表面之上和該開口之内沉積一光阻層; 以及以蚀%的方法從該上表面和該至少一個側壁的一部 份移除該光阻。 24_如申請專利範圍第22項的製程,其中,該製程進一步包 括在忒第一導電層义上沉積一金屬層以及用化學機械研 磨法研磨該金屬層。 25. 如申請專利範圍第18項的製程’其中,該第二導電層和 該介電材質層是放置於上表面之上。 26. 如申請專利範圍第14項的製程,進—步包括沉積—金屬 層於該第—層導電材f層之上,以及以化學機械研磨法 研磨該金屬層。 27·如申請專利範圍第22項的製程,其中,藉著姓刻法從該 至少-個側壁的-部份和該上表面移除該第一層導電 層。 -16- 本紙張纽it财B®家揉準(CNS—公着) (請先閲讀背面之注意Ϋ項再填窝本頁) 訂 經濟部中央揉隼局負工消費合作社印製 463304 A8 BS C8 D8 六、申請專利範圍 28. 如申請專利範圍第23項的製程,其中,該蝕刻法是反應 離子電漿蝕刻法。 29. 如申請專利範圍第23項的製程,其中,該物理蝕刻法是 一物理濺擊蝕刻法β 30. 如申諳專利範圍第2 9項的製程,其中,該濺擊蝕刻是氬 和氯的電漿。 n In I I I I n - - I I n I n T ------ I · _ _ (請先閲讀背面之注意事項再填寫本頁) 經濟部t央標準局貞工消费合作社印裝 -17. 本纸張尺度適用中囷蹰家棣準(CNS ) Λ4规格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/310,388 US6750495B1 (en) | 1999-05-12 | 1999-05-12 | Damascene capacitors for integrated circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
TW463304B true TW463304B (en) | 2001-11-11 |
Family
ID=23202276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089104065A TW463304B (en) | 1999-05-12 | 2000-03-07 | Damascene capacitors for integrated circuits |
Country Status (5)
Country | Link |
---|---|
US (1) | US6750495B1 (zh) |
JP (3) | JP2000332221A (zh) |
KR (1) | KR100695028B1 (zh) |
GB (1) | GB2350929B (zh) |
TW (1) | TW463304B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4497260B2 (ja) * | 2000-08-31 | 2010-07-07 | エルピーダメモリ株式会社 | 半導体集積回路装置およびその製造方法 |
KR100414873B1 (ko) * | 2001-05-11 | 2004-01-13 | 주식회사 하이닉스반도체 | 강유전체 메모리소자의 제조 방법 |
US20030052365A1 (en) * | 2001-09-18 | 2003-03-20 | Samir Chaudhry | Structure and fabrication method for capacitors integratible with vertical replacement gate transistors |
KR100456577B1 (ko) * | 2002-01-10 | 2004-11-09 | 삼성전자주식회사 | 반도체 장치의 커패시터 및 그 제조 방법 |
US6953724B2 (en) * | 2003-09-25 | 2005-10-11 | International Business Machines Corporation | Self-limited metal recess for deep trench metal fill |
JP2005294841A (ja) * | 2004-03-31 | 2005-10-20 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
JP4571836B2 (ja) * | 2004-07-23 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4646595B2 (ja) * | 2004-10-27 | 2011-03-09 | パナソニック株式会社 | 半導体記憶装置 |
FR2885452A1 (fr) * | 2005-05-04 | 2006-11-10 | St Microelectronics Sa | Circuit integre comprenant au moins un condensateur et procede de formation de condensateur |
KR100778850B1 (ko) * | 2005-10-28 | 2007-11-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 커패시터 및 그 형성방법 |
US7880268B2 (en) | 2006-05-12 | 2011-02-01 | Stmicroelectronics S.A. | MIM capacitor |
US8441097B2 (en) * | 2009-12-23 | 2013-05-14 | Intel Corporation | Methods to form memory devices having a capacitor with a recessed electrode |
JP2013098216A (ja) * | 2011-10-28 | 2013-05-20 | Elpida Memory Inc | 半導体装置、メモリカード、データ処理システムおよび半導体装置の製造方法 |
US9991333B1 (en) * | 2017-02-09 | 2018-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal (MIM) capacitor structure and method for forming the same |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2723530B2 (ja) * | 1988-04-13 | 1998-03-09 | 日本電気株式会社 | ダイナミック型ランダムアクセスメモリ装置の製造方法 |
JPH07114260B2 (ja) * | 1989-11-23 | 1995-12-06 | 財団法人韓国電子通信研究所 | コップ状のポリシリコン貯蔵電極を有するスタック構造のdramセル,およびその製造方法 |
JP3222188B2 (ja) * | 1992-04-14 | 2001-10-22 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
KR960011655B1 (en) | 1993-04-20 | 1996-08-24 | Hyundai Electronics Ind | Dram cell capacitor and the method |
JPH08139293A (ja) * | 1994-09-17 | 1996-05-31 | Toshiba Corp | 半導体基板 |
US5691219A (en) * | 1994-09-17 | 1997-11-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device |
ATE223108T1 (de) * | 1995-04-24 | 2002-09-15 | Infineon Technologies Ag | Halbleiter-speichervorrichtung unter verwendung eines ferroelektrischen dielektrikums und verfahren zur herstellung |
US6617205B1 (en) * | 1995-11-20 | 2003-09-09 | Hitachi, Ltd. | Semiconductor storage device and process for manufacturing the same |
US5716883A (en) | 1996-11-06 | 1998-02-10 | Vanguard International Semiconductor Corporation | Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns |
JPH10173148A (ja) * | 1996-12-13 | 1998-06-26 | Hitachi Ltd | 半導体記憶装置 |
JP3466851B2 (ja) * | 1997-01-20 | 2003-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5888877A (en) * | 1997-10-28 | 1999-03-30 | Micron Technology, Inc. | Method of forming recessed container cells |
US6057571A (en) * | 1998-03-31 | 2000-05-02 | Lsi Logic Corporation | High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit |
US6017790A (en) * | 1998-07-06 | 2000-01-25 | United Microelectronics Corp. | Method of manufacturing embedded dynamic random access memory |
KR100292938B1 (ko) | 1998-07-16 | 2001-07-12 | 윤종용 | 고집적디램셀커패시터및그의제조방법 |
US6207524B1 (en) * | 1998-09-29 | 2001-03-27 | Siemens Aktiengesellschaft | Memory cell with a stacked capacitor |
JP3189813B2 (ja) | 1998-11-30 | 2001-07-16 | 日本電気株式会社 | 半導体装置の製造方法 |
US6346454B1 (en) | 1999-01-12 | 2002-02-12 | Agere Systems Guardian Corp. | Method of making dual damascene interconnect structure and metal electrode capacitor |
-
1999
- 1999-05-12 US US09/310,388 patent/US6750495B1/en not_active Expired - Lifetime
-
2000
- 2000-03-07 TW TW089104065A patent/TW463304B/zh not_active IP Right Cessation
- 2000-04-18 GB GB0009611A patent/GB2350929B/en not_active Expired - Fee Related
- 2000-05-10 JP JP2000137225A patent/JP2000332221A/ja active Pending
- 2000-05-12 KR KR1020000025275A patent/KR100695028B1/ko not_active IP Right Cessation
-
2008
- 2008-03-13 JP JP2008064008A patent/JP2008205481A/ja active Pending
-
2012
- 2012-05-30 JP JP2012122801A patent/JP5744790B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100695028B1 (ko) | 2007-03-14 |
GB2350929A (en) | 2000-12-13 |
US6750495B1 (en) | 2004-06-15 |
JP2000332221A (ja) | 2000-11-30 |
GB0009611D0 (en) | 2000-06-07 |
GB2350929B (en) | 2002-05-22 |
JP2012199572A (ja) | 2012-10-18 |
JP2008205481A (ja) | 2008-09-04 |
JP5744790B2 (ja) | 2015-07-08 |
KR20010014901A (ko) | 2001-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW461085B (en) | Integrated circuit device having dual damascene capacitor and associated method for making | |
KR100643426B1 (ko) | 스택 캐패시터용 테이퍼형 전극 | |
JP5744790B2 (ja) | 集積回路とその方法 | |
US6461914B1 (en) | Process for making a MIM capacitor | |
JP5296010B2 (ja) | デュアル・ダマーシン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法 | |
TW508808B (en) | Stacked type capacitor structure and its manufacturing method | |
US20060054995A1 (en) | Metal-insulator-metal capacitor and method for manufacturing the same | |
JP4520562B2 (ja) | Dramキャパシタを形成する方法、及びそれにより作製されたキャパシタ | |
TW323405B (zh) | ||
US6559499B1 (en) | Process for fabricating an integrated circuit device having capacitors with a multilevel metallization | |
KR20000053435A (ko) | 집적회로용 다마스커스 캐패시터 | |
US7183170B2 (en) | Manufacturing method of semiconductor device | |
US11569127B2 (en) | Double patterning approach by direct metal etch | |
TW406415B (en) | Method for forming a memory integrated circuit | |
KR100510557B1 (ko) | 다미신 공정을 적용한 반도체 소자의 커패시터 및 그형성방법 | |
EP1020919A2 (en) | Stacked capacitor DRAM cell | |
TW552673B (en) | A method of fabricating a semiconductor device | |
TW543175B (en) | Method for integrating MIM copper capacitor device, inductance device, and copper wire | |
TW582090B (en) | Structure with tapered landing and method of fabrication | |
KR100605231B1 (ko) | 반도체 소자의 엠아이엠 캐패시터 형성방법 | |
KR100843940B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
KR20030002872A (ko) | 반도체 메모리장치의 콘택 형성방법 | |
KR100835411B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR100542498B1 (ko) | 반도체 소자의 엠아이엠 캐패시터 형성방법 | |
KR20050052211A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |