TW323405B - - Google Patents
Download PDFInfo
- Publication number
- TW323405B TW323405B TW084107104A TW84107104A TW323405B TW 323405 B TW323405 B TW 323405B TW 084107104 A TW084107104 A TW 084107104A TW 84107104 A TW84107104 A TW 84107104A TW 323405 B TW323405 B TW 323405B
- Authority
- TW
- Taiwan
- Prior art keywords
- etched
- materials
- etching
- pores
- patent application
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
Description
323405 A7 B7 五、發明説明(〜J) j 發明背景 發明領域 本發明一般係有關於積體電路元件的形成,且更特定而 言,本發明係有關於適合做爲高電容記憶體裝置及其他元 件之電容器,其對在次石版印刷尺寸之元件的形成是有利 的0 先前技藝説明 <所有數位式的處理系統,主要的元件爲隨機存取記憶體 (RAM)裝置。已知許多確實與電容器的貯存電荷有關的 隨機存取記憶體裝置的設計,顯示數據或指令位元的邏輯 狀態。該設計通常與動態隨機存取記憶體(D R A M s )有關 ,因其必須週期性地更新以補償損失的貯存電荷。在择高 速操作的情況下,爲達成高貯存電容量,貯存單元之積體 高密度是最重要的。然而,同時每個記憶體單元還必須儘 可能地貯存最大量的電荷,爲避免記憶體頻繁重寫,須與 集積密度一致。 經濟部中央標隼局負工消費合作社印製 (請先閲請背面之注意事項再填寫本頁) 眾所皆A,給是電壓之電荷貯存量隨所/提供電容器板面 板之減少而降低。由於所有電容器結構透過洩漏及其他;'效 應有電荷損失,故希望能儘可能地貯存最大量的電荷。然 而,當集積密度增加時,形成電容器板之晶片所需空間也 會增加其受限性。 爲此,且因同樣眾所皆知之電荷貯存電容量會隨電容器 板間間隔降低、和置於板間之絕緣材料的電介質常數增加 而增加的事實,欲發展不同幾何構造之垂直堆疊電容器, -4- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ^^S40S A7 B7 五、發明説明(—2 ) — 以在晶片所給”印痕”内,用非常薄的電介質層在板間提供 額外的板面積。然而,垂直堆疊電容器之設計,已受限於 用來明確達成該等幾何構造之石版印刷方法的解析度。因 此,即使是使用新近研發之高電介質常數材料體,石版印 刷方法的實際限制已成爲發展單一晶片記憶體超過6 4 ·Μ b 的困擾。 此外,發展複雜幾何構造以增加記憶體單元之電容器板 表面積,會增加製程步驟。因爲製造半導體裝置之每個步 驟可能有瑕疵,該裝置的製造產量通常也隨製程步驟的增. 加而降低。 用來發展如半球粒、粗糙多晶矽及其‘類似物之表面特徵 的製程步驟,其可明顯增加有效電容器板表面積,亦爲明 顯的事實,其常統稱爲隨機表面技術。對特定石版印刷解 析度或最小形體尺寸之設計以符合特定電容器之印痕面積 而言,該隨機表面技術實際上是唯一可以增加電容器板表 面積的技術。表面積常可增加至約1 . 5至2.0倍,控制該表 面之形成一’常增加在相同晶片和晶片至晶/片之記憶體早元-間電容量的變化。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 對記憶體裝置而言,有限尺寸之電容器貯存電荷量的增 加特別重要,因爲在單一片上所須之電容器數、許多需要 電容器和積體電路中之其他元件(如分離結構)的其他應用 已知係受限於尺寸,且常常受限於石版印刷法之曝光工具 解析度的整體結構。因此,需要發展一種技術,形成較由 特定石版印刷曝光工具所產生者來得小的電路元件形體的 -5- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央#準局a貝工消費合作社印製 32S405 技術 發明摘述 因此本發日日n n丄 術,。 目的在於提供—種電容器的設計及製造的技 ^ 了減少製程步驟,並確實能使尺寸低於一般所用石版 印刷法之解析度。 - 本發明乏η . ~個目的在於提供一種垂直堆疊電容器結構 •、在、..0疋之晶片面積增加電荷存量。 _本發日月> Si . 、· —個目的在於提供一種垂直堆疊電容器結構 、,在不依賴高電介質常數材料或隨機表面技術的情況下, 增加電荷貯存量。 ,、=達成纟發明上述及其他目❺’所提,供之姓刻材料的方 :、、步驟如下·在基質表面部份形成待蚀刻之材料體、 第:材料之覆蓋層,其較該基質之待蝕刻面積的材料 月足厚,^基質園繞在待蚀刻材料體之周圍,該第一材科之 蝕刻速率不同於待蚀刻之材料、在覆蓋層至待蝕刻之材 體處形成孔隙、在該孔隙中以—致的方式沉積,以便形成 第二和第^材料的交替層,第二和第三材料各 同的飲刻速率,五第:和第三材料之至少其中-者ΐ = 速率與罘一材料相同、較佳蝕刻第二和第三材科之其中之 ―,以在待蝕刻材料體中形成貫穿第二和第三材料之交= 層的孔隙、貫穿該交替層之孔隙,選擇性地㈣待 材料體。 乂 根據本發明另一方面,一種形成次石版印刷形體尺寸的 万法,包括步驟如下:在基質區域塗覆第一材料之覆蓋層 (請先聞讀背面之注意事項再填寫本頁) 裝 訂 -6 «
A7 B7 323405 五、發明説明(-4 、在第#料(覆蓋層形成孔隙、在該孔隙中以一致的方 式沉積’以便至少形成三個第二和第三材料之交替層、該 第二和第三材料各別有顯著不同的蝕刻速率,且第二和第 三材料之至少其中一者的蝕刻速率與第—材料相同、較佳 .蝕刻第一和罘二材料之其中之一,以貫穿第二和第三材料 之交替層。 圖式簡要説明 ―參考圖式,由本發明之較佳具體實施例的下列詳細説明 ,可更瞭解本發明前述目的及其他㈣、觀點及優點,其 中: 圖1爲根據本發明形成電容器結構前.之基質的橫截面圖 ,孩基質包括互連的結構,以便得到積體電路記憶體之元 件., . 圖2爲形成電容器結構之先前階段的橫截面圖,該電容 器結構爲根據本發明之圖丨的互連結構, 圖3、4、5和6爲根據本發明形成電容器之中間階段的橫 截面圖, 圖7實免上爲根據本發明之電容器結構完成品的橫截,,面 圖。 較佳具體實施例説明 關於圖式,更詳細而言,圖1顯示了如在積電路記憶體 中所展現之互連結構〗0的橫截面圖。關於圖i,其實沒有 任何邵份可容許做爲先前技藝,不過爲了本發明討論的需 要,仍將圖1併入本發明參考,圖!之説明一般係參照.Fujii 本纸張纽顏㈣2丨叫297公董) (請先聞讀背面之注意事項再填寫本頁) 裝 ,-° 經濟部中央插準局員工消費合作社印製 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明*T_-5 ) . 等人在1992年加州舊金山所舉行之國際電子設計會議 (International Electron Devices Metting)中提出 ”Ba〇 7Sr〇 3Ti03 膜之 VLSI DRAM技術,該膜爲1.3奈米與Si02等厚且洩漏電 流爲1 0 _ 9安培/公分2 ”之文獻,文獻載於技術摘要 (Technical Digest)1992年12月13-16日第267頁,在此該文獻完全併 入參考’以洋細讨論本結構’但其對本結構之實施並不重 要。應瞭解本結構,較佳係在基質之内和/或之上形成, j亥基質不以另外方式説明,本結構僅僅被認爲是許多互連 結構的一個範例,利用該互連結構對本發明之製造及運用 是有利的。亦應瞭解本發明所提供的優點,係爲互連結構 設計的活用,其能在相當高集積密度下‘形成,且可或不可 與圖1描述相似。然而,應用於本發明之任何和所有互連 結構,依據下文的討論,對習知技藝者完全是明顯的。 特定而言,圖1結構所提供的三個接觸釘1 2,藉此製造 用來做爲兩個場效應電晶體1 4、1 4 '的源極/漏極接頭2 0 。較佳之電晶體1 4、1 4 ',在位於連接物1 8之下具有閘氧 化層1 6、一1 6 ’,該連接物係在多晶矽層九虫矽化鎢所構成 。此外相同構造之連接物2 2做爲字線。(此範例記憶體‘爲 所謂的折疊位元線型態。根據折疊位元線配置圖,圖左侧 之連接物1 8爲位元線,其係由橫截面之前側或後侧連接至 記憶體單元上)。此等連接物與接觸釘1 2藉由侧壁之絕緣 結構2 8而絕緣,且由鈍化層2 6所覆蓋,該鈍化層可爲任 何適當之材料體,如氮化矽。同樣的絕緣體被提供在位元 線3 0之上和位元線3 0之側壁上,該位元線在電晶體1 4、 -8- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝- 、-° 323^05
經濟部中夬標準局員工消費合作,钍印取 1心的共同節點處與接觸釘連接。 較佳位元線3 0爲矽化鎢或多晶矽或該材料之結合(該材 料對本發明之實施並不重要),該材料被施用在電晶體14 、1 4 ·之共同節點處的接觸釘上。如多晶矽之層3 2,可在 位元線結構形成前施用,以選擇性地使該位元線與下面結 構絕緣,除非是希望有連接物或爲增加黏滯力的緣故。較 佳情況是,也提供絕緣帽3 4和側壁3 6。 -如圖2顯示,有大的多晶矽塊或插塞3 8形成,且其可延 伸在位元線3 〇部份和絕緣帽3 4及側壁3 6之上。較佳藉由 任何已知方法,在覆蓋層提供厚的多晶矽沉積。然後,較 佳的是平面化該覆蓋層,接著並蝕刻以.分離該層成塊或插 塞’該塊或插塞與導電釘丨2接觸並連結至電晶體1 4,上。 只要該等塊38形成,甚至是較厚之絕緣層40的形成,較 佳係藉由已知的四乙基原矽酸鹽(T E 〇 S )方法。 然後,將此絕緣層平面化,且藉由石版印刷和氧化物反 應性離子蝕刻(RI Ε ),在多晶矽塊3 8表面形成相當寬的開 口 4 2。應—注意孔隙4 2可在對積體電路裝j之設計規則所 允許之最小形體尺寸下形成,至於尺寸,將被敘述之垂-直 堆疊電容器的所有結構,對任何其他部份或裝置元件而言 ’遠小於之石版印刷所需的解析度。亦應注意的是,在本 發明較佳具體實施例中,圖型化也可在全部或一些交替層 材料沉積之前或之後,在孔隙42内或重疊之上預形成,並 顯影該結構,參考圖3所述。 頃參考圖3’多層材料體44、46爲依序之以一致的方式 -9- 本紙張从適用中關家轉(CNS ) A4規格(210X297公董) (請先閱讀背面之注意事項再填寫本頁) 裝 *π A7 325405 _______ B7 玉、發明説明*7) /几積。較佳可利用化學蒸氣沉積,且可在單獨反應器中以 連續來進行。對本發明實施而言,多層材料體44、46並 (請先閲讀背面之注意事項再填寫本頁) 不特別重要,只要對特定蚀刻劑之蝕刻速率非常不同即可 。較佳範例材料,層44爲TEOS/〇3、層46爲6 Si N , X X y 其在氫氣RI E期間之蝕刻速率頗爲不同,所以可擇—而達 成較佳蝕刻效果。然而,重要的是,更慢之蚀刻材料的蝕 刻速率(如,層4 4 )應與層4 0蚀刻率爲相當的,較佳係利 J相似材料(如Τ Ε Ο S )來達成。 然後’此等以一致的方式沉積層將在T E 〇 S氧化層4 〇之 表面上平面化,如圖4所示。由圖3之橫截面來看,應瞭解 因該等層44、46在孔隙内42爲依序之.以一致的方式沉積 ’故其基本是杯狀的巢。將TEOS層40的表面平面化(其 在尺寸上並不重要,但較佳以化學-機械磨光法來進行), 以在裝置表面留下垂直之杯狀巢的形體邊緣。 經濟部中夬標率局員工消費合作社印製 關於此點,較佳的是選擇性地内凹將移除的層44氧化物 材料選擇性地内凹,且可收集杯狀沉積層之最内部之由平 面化所得》之冷,‘或殘餘,至少是杯的深度,如圖4之5 〇 所示的大小。此選擇性的内凹,較佳係由乾蝕法或氫氟.酸 之濕蝕法來完成。然後,將此内凹區域填充另—種材料5 2 ,如多晶矽,其在會產生各向異性之44和46兩層的蝕刻 條件下,該多晶矽比起層4 4材料之蝕刻速率低。因此填進 該選擇性地内凹區域的材料,將達成比其他型態之石版印 刷技術更精細解析度的光罩。若使用多晶矽,低壓化學蒸 發沉積(LPCVD)是較佳的方法。然後再度將層4〇的表面 -10- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公瘦) A7 B7 經濟部中央#準局員工消費合作社印製 立、發明説明(-8 ) 5 1平面化。 此點應被認清,若氧化物内凹及取代以另一種材料完成 ’則當表面剩餘爲氧化物(如T E 〇 s )絕緣體時,(以rE 和其他方法很容易地得到彼此非常不同的蝕刻速率)平面 化的表面頃包括有同心圓狀的多晶矽或其他材料之圖型·。 轉換表面圖型之材料的取代,在無結構性劣化由兩層所形 成形狀的情沉下,也允許達成的蝕刻法在44、46兩層和 ’晶矽塊38有各向異性。然而,視層44和46之材料及蚀 刻法的選擇,内凹多晶矽圖型的形成並非必需。此外,多 0Η秒塊3 8的蚀刻也不一定爲必需的(此例中,其可如預期 的薄),需視層4 4、4 6之形成結構和/·或電性而定,結構 可能實質如圖5所示,不須進一步的蝕刻。 爲繼續該較佳方法,假設使用内凹多晶矽光罩,進行各 向異性的蚀刻,約蚀刻掉一半的氧化物,至多晶碎插塞3 8 的表面,如圖5之54所示,當根據多晶矽光罩,進行各向 異性的银刻依TEOS氧化物以形成凹槽5 6。由於以一致的 方式沉秦·層4 4、*4 6不一定是導電性且其較佳材料包栝絕 緣Τ Ε 0 S氧化物,該氧化物係在導電之多晶矽塊或插塞彡8 上形成一層’爲得高導電性電容器板之高表面積,希望能 在插塞之導電性材料内蚀刻凹槽。由於利用多晶石夕光罩的 方法不能用來蚀刻多晶秒插塞,此時需要改變蚀刻劑或蚀 刻方法’因爲該方法也會損害多晶矽光罩。因此,較佳使 用乾蚀法,以各向異性地蚀刻插塞並移除多晶梦光罩,而 不對層4 6的B x S i χ N y、或層4 0所剩餘部份的τ Ε 0 S氧化物 -11 - (請先閲讀背面之注意事項再填寫本頁) 裝 訂 323405 A7 B7 五、發明説明( -9) . 或以一致的方式沉積層所剩餘之氧化物進行有效的蝕刻。 如圖6所示,該方法在多晶矽插塞中形成了深的凹槽。 要注意的是該蚀刻亦應避免在凹槽上形成任何氧化物,因 該氧化物將在電容器完成後之界面上造成問題。作爲光罩 之以一致的方式沉積的剩餘,現可由平面化而移除之,以 形成如圖7之多晶矽插塞3 8的結構。特別是將約5 0埃(A ) 之氧化物-氮化物-氧化物(Ο N 0 6 0 )以一致的方式沉積於 多晶矽插塞3 8之凹槽,且凹槽剩餘填以如鋁或多晶矽之導 電體6 2後,多晶矽插塞之凹槽結構,留存的是周圍的. TEOS氧化物,且包括實際上爲機械整體的同心圓,以便 完成剩下的電容器板。因此所得的電容器爲高強度和堅固 的結構,且可抵抗如振動之加速度力的損害。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 藉由具有相當高電介質常數之極薄Ο N 0絕緣體,彼此間 隔的巢狀圓形電容器板,係交叉形成(橫截面),比起前述 所謂冠形電容器的設計,^可提供更高的電容量,甚至新近 所發展設計是使用增強電介質常數之材料。更者,在多晶 矽插塞所-形成之凹槽深度只受限於厚度,/在不須改變形成^ 電容器之印痕的情況下,藉此以形成插塞3 8且可調整或1增 加電容量。 ' 由前文所述,可看出根據本發明之電容器提供一種電容 器結構,所形成電容器之結構形體的尺寸,遠小於對剩餘 結構所須之特定石版印刷方法的最小形體尺寸。根據本發 明之電容器結構上是堅固的,實質上的電容量是優於先前 技藝設計的,且其不一定需要特定之高電介質常數的材料 -12 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) A7 A7 經濟部中央標準肩員工消費合作社印製 五、發明説明飞一10) 或任何表面技術,該技術將造成元件至 ' 王凡件間、片至片間 t電容量的變化、和/或對生產產率之負面影響。 上述本發明之較佳具體實施例,係針對兩 τ %谷器的形成, 特別噢合記憶體的裝置,其大量增加電 %奋态板乏面積和電 介質厚度。然而,應了解的是特定修正的 - θ 万式對習知技藝 者是明顯的,修正的方式包括其他應用哎 、 j 4形成次石版印刷 形體之電容器結構的改變(如實質上小 <开疋石版印刷圖 型法或曝光技術之最小形體尺寸)。例 j邓,在上述 < 電容 器,層44、46以各向同性的方式做以—致的方式沉積, 但在孔隙42之側壁可達成較底部厚的最後沉積·在較厚之 以一致的方式層沉積後,也可藉各向異.性的蝕刻,蝕=每 層的底部。亦可以對層44、46之—進行明顯各向異性的 選擇性蝕刻,在孔隙42底部更慢蝕刻的部份層,可在垂直 邵份丈到明顯損傷前,整個蝕刻。任—種情形,由選擇性 内凹<光罩的形成和填充以另一種如多晶矽的材料,對形 成次石版印刷的形體並不一定是必須的。除電容器外之其 他應用,义石版印刷形態(如分離溝渠)的幾何本身,可允 許或指^上述較佳方法特定相同的簡化或修正。例如,Ο 、“之交替層不須爲同心圓,或甚至在圖4之表面5工形成 封閉曲線,因爲可藉由光罩避免交替層的部份沉積、或一 旦有沉積則選擇性地除去如圖型的部份。 根據本發明之單一較佳具體實施例的説明,習知技藝者 很容易在不遠離本發明精神及範圍内做修正。因此我^提 出要求保護的申請專利範圍如下。 -13- 本纸罐適用中國國家㈤CNS ) Α4規^^^ ---------< 裝------訂-----i,.VN (請先閲讀背面之注意事項再填寫本頁)
Claims (1)
- 申請專利範風賴兹委员明示..本:-£修正·,ίι是否變更原實質内.容 經濟部中央梯準局貝工消費合作社印製 —種蚀刻材料的方法,包括步驟如下 在基質表面部份形成待蝕刻之材料體, 塗覆第一材料之覆蓋層,其較該基質之待蝕刻面積的 材料體厚,孩基質圍繞在待蝕刻材料體之周圍,該第一 材料之蝕刻速率不同於待蝕刻之材料之蝕刻速率, 在覆蓋層至待蝕刻之材料體處形成孔隙, 在該〃孔隙中以一致的方式沉積第二和第三材料的交替 層―,第二和第三材料各別有顯著不同的蝕刻速率,且第 —和弟二材料之至少其中一者之蝕刻速率與第一材料相同, 一 . 選擇第二和第三材料之一進行較佳的蝕刻,以在待蝕 刻:料體:形成貫穿第二和第三材料之交替層的孔隙, 貫穿該交替層之孔隙,選擇性地蝕刻待蝕刻之材料 2. =據中請專利範園第押之方法,在該進㈣佳的蚀刻 則進一步包括如下的步驟 選擇性使該交替層之第二及第三材科凹入:,、以形成 入區,〜, 一 人用第四材㈣人該凹人區’該第四材料的㈣速率 1待蚀刻之材料的蝕刻速率。 3. 根據中請專利範園第2項之方法,其中待蚀刻之材料爲 電材料,該方法進一步包括如下的步聲 在孩塊材料之蝕刻區表面形成絕緣體,和 用導電材料填入該材料體的蝕刻區。 14- &張^(210χ297公羞 Γ II 裝 I 訂 (請先閲讀背面之注意事項再填寫本頁) 體 之 凹 低 導 六、申請專利系題 Α8 Β8 C8 D8 經濟部中央標準局員工消費合作杜印製 • ~種形成次石版印刷形體尺寸的方法,包括如下的步驟 在要蚀刻之材料上塗覆第一材料之覆蓋層, 在第一材料之覆蓋層形成孔隙, 一在該孔隙中以一致的方式沉積,以便至少形成三個第 和第一材料I交替層,該第二和第三材料各別有顯著 不同的條刻速率,且第二和第三材料之中至少有一種的 蝕刻速率與第—材料相同, 來該至少二層平面化至該第一材料之塗覆層的至少— :面’選擇第二和第三材料中之—進行較佳的蝕刻,以 Λ穿第二和第三材料之交替層,及 蝕刻要蚀刻之材料。 , 據申請專利範圍第4項之方法,在該進行較佳的蚀刻之 前進一步包括如下的步驟 在第二和第三材料之一的該至少三層之一,形成内凹 ,和 用第四材料填充該内凹區。 •根據申請t利範圍第4項之方法,包括如下的步'驟 在以一致的方式沉積步驟前,供給一塊;^料,放置 第—材料覆蓋層的孔隙中,和 透過第二和第三材料的孔隙,蝕刻該塊材料,兮 車父佳係藉由蝕刻第二和第三材料而形成。 孔 7.根據申請專利範圍第5項之方法,進一步包 观下的步聲 在以一致的方式沉積步驟前,供給一塊松 ^ ^竹,放置 弟—材料覆蓋層的孔隙中,和 在 隙 在 I I I I I 一 裝 II 訂 (請先閲讀背面之注意事項再填寫本頁} -15- 本紙張國家標準(CNS)八4辦(21〇χ297公釐A8 B8 C8 D8 以形成氧化物-氮化物-,其中形成絕緣體的步驟 以形成氧化物-氮化物- 申請專利裏凰 透過第二和第三材料的孔隙,蝕刻該塊材料,该孔隙 較佳係藉由蝕刻第二和第三材料而形成、 ". 8. 根據㈣專㈣圍第㈣之方法,其巾料材料爲導電材 料’ 5亥方法進一步包括如下的步驟 在该塊材料之蝕刻區表面形成絕緣體,和 用導電材料填入該塊材料的蝕刻區。 9. 祕中請專利範圍第7項之方法,其中該塊材料爲導電材 料’該方法進一步包括如下的步驟 在該塊材料之蝕刻區表面形成絕緣體,和 用導電材料塡入該塊材料的蝕刻區。 1〇·根據中請專利範園第8項之方法,其中形成絕緣體的步驟 包括 形成連續氧化物、和氮化物、層, 氧化物結構。 11.根據申請專利範園第9項之方法 包括 形成連續〜氧化物、和氮化物層, 氧化物結構D (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消费合作社印裝 -16-私紙⑽適用中(21〇χ297公釐
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/279,607 US5538592A (en) | 1994-07-22 | 1994-07-22 | Non-random sub-lithography vertical stack capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
TW323405B true TW323405B (zh) | 1997-12-21 |
Family
ID=23069678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW084107104A TW323405B (zh) | 1994-07-22 | 1995-07-10 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5538592A (zh) |
EP (1) | EP0696052A2 (zh) |
JP (1) | JP3086403B2 (zh) |
KR (1) | KR0157350B1 (zh) |
TW (1) | TW323405B (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5665622A (en) * | 1995-03-15 | 1997-09-09 | International Business Machines Corporation | Folded trench and rie/deposition process for high-value capacitors |
US5928969A (en) * | 1996-01-22 | 1999-07-27 | Micron Technology, Inc. | Method for controlled selective polysilicon etching |
US6083831A (en) * | 1996-03-26 | 2000-07-04 | Micron Technology, Inc. | Semiconductor processing method of forming a contact pedestal, of forming a storage node of a capacitor |
US5677227A (en) * | 1996-09-09 | 1997-10-14 | Vanguard International Semiconductor Corporation | Method of fabricating single crown, extendible to triple crown, stacked capacitor structures, using a self-aligned capacitor node contact |
US6066539A (en) | 1997-04-11 | 2000-05-23 | Micron Technology, Inc. | Honeycomb capacitor and method of fabrication |
TW375778B (en) * | 1997-04-29 | 1999-12-01 | Promos Technologies Inc | Process for forming rugged polysilicon |
US6221711B1 (en) * | 1998-05-11 | 2001-04-24 | Micron Technology, Inc. | Methods of electrically contacting to conductive plugs, methods of forming contact openings, and methods of forming dynamic random access memory circuitry |
US6239040B1 (en) * | 1998-06-23 | 2001-05-29 | United Microelectronics Corp. | Method of coating amorphous silicon film |
DE19844997A1 (de) * | 1998-09-30 | 2000-04-13 | Siemens Ag | Vertikaler Feldeffekttransistor mit innenliegendem Gate und Herstellverfahren |
US6271596B1 (en) * | 1999-01-12 | 2001-08-07 | Agere Systems Guardian Corp. | Damascene capacitors for integrated circuits |
DE10131627B4 (de) * | 2001-06-29 | 2006-08-10 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterspeichereinrichtung |
US7405147B2 (en) * | 2004-01-30 | 2008-07-29 | International Business Machines Corporation | Device and methodology for reducing effective dielectric constant in semiconductor devices |
US7112238B2 (en) * | 2004-12-27 | 2006-09-26 | Constantinos J Joannou | Electronic air filter with resistive screen and electronic modular assembly |
US7737049B2 (en) * | 2007-07-31 | 2010-06-15 | Qimonda Ag | Method for forming a structure on a substrate and device |
US7919413B2 (en) * | 2007-08-06 | 2011-04-05 | Industrial Technology Research Institute | Methods for forming patterns |
US8299573B2 (en) | 2010-06-18 | 2012-10-30 | International Business Machines Corporation | Trench capacitor |
US8673730B2 (en) * | 2011-11-21 | 2014-03-18 | Rexchip Electronics Corporation | Manufacturing method of charging capacity structure |
US10741488B2 (en) * | 2017-09-29 | 2020-08-11 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device with integrated capacitor and manufacturing method thereof |
KR20190061975A (ko) | 2017-11-28 | 2019-06-05 | 추예림 | 보행 보조 장치 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
KR960016837B1 (en) * | 1990-10-29 | 1996-12-21 | Nec Kk | Semiconductor memory device and manufacturing method thereof |
KR930009583B1 (ko) * | 1990-11-29 | 1993-10-07 | 삼성전자 주식회사 | 융모모양의 커패시터구조를 가진 반도체 메모리장치의 제조방법 |
US5061650A (en) * | 1991-01-17 | 1991-10-29 | Micron Technology, Inc. | Method for formation of a stacked capacitor |
KR930009593B1 (ko) * | 1991-01-30 | 1993-10-07 | 삼성전자 주식회사 | 고집적 반도체 메모리장치 및 그 제조방법(HCC Cell) |
US5126280A (en) * | 1991-02-08 | 1992-06-30 | Micron Technology, Inc. | Stacked multi-poly spacers with double cell plate capacitor |
KR940007391B1 (ko) * | 1991-08-23 | 1994-08-16 | 삼성전자 주식회사 | 고집적 반도체 메모리장치의 제조방법 |
KR940004606B1 (ko) * | 1991-09-13 | 1994-05-25 | 금성일렉트론 주식회사 | 반도체 메모리 커패시터 제조방법 |
US5213992A (en) * | 1991-10-02 | 1993-05-25 | Industrial Technology Research Institute | Rippled polysilicon surface capacitor electrode plate for high density DRAM |
US5168073A (en) * | 1991-10-31 | 1992-12-01 | Micron Technology, Inc. | Method for fabricating storage node capacitor having tungsten and etched tin storage node capacitor plate |
US5150276A (en) * | 1992-01-24 | 1992-09-22 | Micron Technology, Inc. | Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings |
US5162248A (en) * | 1992-03-13 | 1992-11-10 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
US5204280A (en) * | 1992-04-09 | 1993-04-20 | International Business Machines Corporation | Process for fabricating multiple pillars inside a dram trench for increased capacitor surface |
US5340763A (en) * | 1993-02-12 | 1994-08-23 | Micron Semiconductor, Inc. | Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same |
-
1994
- 1994-07-22 US US08/279,607 patent/US5538592A/en not_active Expired - Fee Related
-
1995
- 1995-06-22 EP EP95480080A patent/EP0696052A2/en not_active Withdrawn
- 1995-07-10 TW TW084107104A patent/TW323405B/zh active
- 1995-07-20 JP JP07183715A patent/JP3086403B2/ja not_active Expired - Fee Related
- 1995-07-21 KR KR1019950021541A patent/KR0157350B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5538592A (en) | 1996-07-23 |
KR960006038A (ko) | 1996-02-23 |
JP3086403B2 (ja) | 2000-09-11 |
JPH0864784A (ja) | 1996-03-08 |
KR0157350B1 (ko) | 1998-10-15 |
EP0696052A2 (en) | 1996-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW323405B (zh) | ||
TW425701B (en) | Manufacturing method of stack-type capacitor | |
KR100213209B1 (ko) | 반도체장치의 제조방법 | |
TW308727B (en) | Semiconductor memory device with capacitor (4) | |
TW311239B (zh) | ||
TWI260730B (en) | Semiconductor device substrate with embedded capacitor | |
TW318960B (en) | Structure and fabrication method for non-planar memory elements | |
US6790725B2 (en) | Double-sided capacitor structure for a semiconductor device and a method for forming the structure | |
TWI718859B (zh) | 動態隨機存取記憶體裝置及其製造方法 | |
TW201238006A (en) | Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (eDRAM) and method to form the same | |
KR20040078828A (ko) | 반도체소자의 캐패시터 형성방법 | |
TW463304B (en) | Damascene capacitors for integrated circuits | |
US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
US6570204B1 (en) | Integrated circuitry and DRAM circuitry | |
TW392282B (en) | Manufacturing method for cylindrical capacitor | |
US6214686B1 (en) | Spatially offset deep trenches for high density DRAMS | |
TW486773B (en) | Method for forming air gap in bit line structure | |
TW434886B (en) | Manufacturing method of stacked capacitor | |
TW410439B (en) | Method of manufacturing capacitors with twin-tub structure | |
TWI223387B (en) | Method for increasing the capacitance of deep trench capacitors | |
TW312828B (en) | Manufacturing method of semiconductor memory device with capacitor(5) | |
TW427015B (en) | Structure and manufacturing method of stacked-type capacitors | |
US7879671B2 (en) | Method for manufacturing a semiconductor device that is less prone to DC failures brought about by unwanted defects on capacitors therein | |
KR100929293B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
TW504839B (en) | Manufacture method of cup-shape capacitor for dynamic random access memory |