JPH10189723A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH10189723A
JPH10189723A JP8344726A JP34472696A JPH10189723A JP H10189723 A JPH10189723 A JP H10189723A JP 8344726 A JP8344726 A JP 8344726A JP 34472696 A JP34472696 A JP 34472696A JP H10189723 A JPH10189723 A JP H10189723A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
film
layer
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8344726A
Other languages
English (en)
Inventor
Tatsuya Usami
達矢 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8344726A priority Critical patent/JPH10189723A/ja
Priority to TW086119749A priority patent/TW357401B/zh
Priority to EP97122827A priority patent/EP0851491A3/en
Priority to KR1019970073787A priority patent/KR19980064633A/ko
Publication of JPH10189723A publication Critical patent/JPH10189723A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】微細な配線構造の信頼性を向上させるとともに
その高性能化を容易にする。 【解決手段】半導体素子を有する半導体基板上に層間絶
縁膜を介して複数の配線が配設され、配線の側壁にその
表面が順テーパ形状の第１の絶縁膜が形成され、第１の
絶縁膜で被覆された前記配線間下部の前記層間絶縁膜が
所定の深さ掘りに下げられ、前記配線間および前記層間
絶縁膜の掘り下げられた領域に低誘電率の第２の絶縁膜
が充填される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に微細な配線構造とその形成方法
に関する。
【０００２】
【従来の技術】半導体素子の微細化に伴い、半導体装置
の構成には微細な多層配線が必須になる。現在では、こ
のような多層配線を有する半導体装置の層間絶縁膜とし
ては、上層の配線層と下層の配線層との間および同層の
配線層間の寄生容量を低減する目的から、誘電率が比較
的に小さくしかも品質の安定したシリコン酸化膜系の絶
縁膜が主流になっている。
【０００３】この半導体素子の微細化により、下層の配
線幅および配線間隔は縮小されるが配線抵抗の増加を避
けるためには、ある程度の配線の断面積の確保が必要と
なる。その結果、配線層のアスペクト比（配線の高さ／
配線の幅）と共に配線間のアスペクト比（配線の高さ／
配線の配線間隔）は大きくなる。そして、配線層間の寄
生容量が大幅に増加し信号の伝達速度が低下したり、配
線層間のクロストーク（隣接する配線層間で信号ノイズ
が発生する現象）が多発するようになる。
【０００４】また、層間絶縁膜の表面に大きな段差があ
る場合、上層の配線層の形成時に、フォトリソグラフィ
技術において、フォーカス・マージンの不足から微細な
レジストパターンが形成できず、形成できたとしても、
大きな段差のために上層の配線層の断線および段差部で
の配線材料のエッチング残りが発生する。このため、層
間絶縁膜の表面が平坦になることも要求される。
【０００５】このような微細な多層配線で生じてくる問
題を解決するために、低い誘電率を有する層間絶縁膜を
適用する種々の手法が提案されている。例えば、月刊Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９９５年
８月号 ２６〜３０頁に記載されている技術がある。そ
こで、この技術について図面を参照して説明する。図７
および図８は、この従来の技術を説明する２層の配線構
造の製造工程順の断面図である。
【０００６】図７（ａ）に示すように、シリコン基板の
表面上に厚い絶縁膜１０１が形成される。そして、この
厚い絶縁膜１０１上に、第１バリアメタル膜１０２、第
１配線金属膜１０３および第２バリアメタル膜１０４が
積層して形成される。さらに、この第２バリアメタル膜
１０４上にマスク絶縁膜１０５が形成され、フォトリソ
グラフィ技術でレジストマスク１０１ａが設けられる。
【０００７】その後、このレジストマスク１０１ａをエ
ッチングマスクにしてマスク絶縁膜１０５が反応性イオ
ンエッチング（ＲＩＥ）されハードマスク層１０５ａ，
１０５ｂが形成される。そして、レジストマスク１０１
ａは除去され、ハードマスク層１０５ａ，１０５ｂをマ
スクにして第２バリアメタル膜１０４、第１配線金属膜
１０３および第１バリアメタル膜１０２が順次ドライエ
ッチングされる。このようにして、図７（ｂ）に示すよ
うに、厚い絶縁膜１０１上に第１バリアメタル層１０２
ａおよび１０２ｂが形成され、その上に第１配線層１０
３ａおよび１０３ｂが形成される。さらに、第１配線層
１０３ａおよび１０３ｂ上に第２バリアメタル層１０４
ａおよび１０４ｂが形成されるようになる。
【０００８】次に、図７（ｃ）に示すように、保護絶縁
膜１０６が全体を被覆するように形成され、次に、有機
ＳＯＧ膜１０７形成される。ここで、保護絶縁膜１０６
としては絶縁性および耐湿性に優れる絶縁膜が使用され
る。例えば、化学気相成長（ＣＶＤ）法であるプラズマ
ＣＶＤ法で堆積されるシリコン酸化膜等が用いられるよ
うになる。これに対し、有機ＳＯＧ膜１０７は誘電率が
シリコン酸化膜より小さくなるが、一般にその耐湿性は
あまり良くない。
【０００９】次に、図７（ｄ）に示すように、有機ＳＯ
Ｇ膜１０７は化学機械研磨（ＣＭＰ）法で研磨され平坦
化される。ここで、保護絶縁膜１０６はエッチングスト
ッパ膜として機能する。このようにして、保護絶縁膜１
０６と有機ＳＯＧ膜１０７とで構成される第１層間絶縁
膜が形成される。ここで、有機ＳＯＧ膜１０７の比誘電
率は３程度となり低誘電率絶縁膜である。ちなみにシリ
コン酸化膜の比誘電率は４程度である。
【００１０】次に、図８（ａ）に示すように、この第１
層間絶縁膜上に第２層間絶縁膜１０８が形成される。そ
して、第１配線層１０３ａ上の層間絶縁膜すなわち第２
層間絶縁膜１０８、保護絶縁膜１０６およびハードマス
ク層１０５ａに第２のバリアメタル層１０４ａに達する
スルーホール１０９が形成される。
【００１１】しかる後、図８（ｂ）に示すように、スル
ーホール内に第２バリアメタル層１０４ａに接続する金
属プラグ１１０が充填され、金属プラグ１１０に接続す
る第３バリアメタル層１１１、第２配線層１１２および
第４バリアメタル層１１３がそれぞれ形成される。
【００１２】このような配線構造では、互いに隣接する
第１配線層１０３ａと１０３ｂとが、保護絶縁膜１０６
と有機ＳＯＧ膜１０７とで構成される絶縁膜を挟んで厚
い絶縁膜１０１上に形成されるようになる。また、下層
の配線領域に形成される層間絶縁膜は平坦化されてい
る。
【００１３】
【発明が解決しようとする課題】しかし、以上に説明し
たような従来の技術では、半導体装置の配線構造におい
て、配線間隔の狭い領域にも低誘電率絶縁膜が形成され
る。すなわち、隣接する配線間に形成される絶縁膜は保
護絶縁膜１０６と低誘電率絶縁膜である有機ＳＯＧ膜１
０７とで構成される。しかし、配線底面に存在する厚い
絶縁膜１０１はシリコン酸化膜等で形成されている。こ
のため、隣接する配線、例えば、第１配線層１０３ａと
１０３ｂとの側面間に生じる寄生容量は低減するが、配
線の下部間の厚い絶縁膜１０１を通して生じるようにな
る寄生容量すなわちフリンジ効果による寄生容量は低減
しない。
【００１４】また、従来の技術では配線の断面形状が逆
テーパになり易い上に、保護絶縁膜１０６がオーバーハ
ング形状になり易い。このために、配線間隔の狭い領域
に低誘電率絶縁膜を充填することが困難になる。そし
て、配線構造の信頼性が低下するようになる。これは、
半導体装置が微細構造になり配線間隔が狭くなるほど顕
著になる。そして、このような配線構造の信頼性の低下
のために、層間絶縁膜の低誘電率化に限界が生じてく
る。
【００１５】本発明の目的は、微細配線構造の信頼性を
向上させるとともにその高性能化を容易にし、微細な多
層配線層に対応できる配線構造とその製造方法を提供す
ることにある。
【００１６】
【課題を解決するための手段】このために本発明の半導
体装置では、半導体素子を有する半導体基板上に層間絶
縁膜を介して複数の配線が配設され、前記配線の側壁に
その表面が順テーパ形状の第１の絶縁膜が形成され、前
記第１の絶縁膜で被覆された配線間に第２の絶縁膜が充
填されている。
【００１７】さらには、前記半導体基板上の層間絶縁膜
のうち前記第１の絶縁膜で被覆された配線間下部の前記
層間絶縁膜が所定の深さに掘り下げられ、前記配線間お
よび前記層間絶縁膜の掘り下げられた領域に前記第２の
絶縁膜が充填されている。
【００１８】そして、前記第２の絶縁膜の誘電率は前記
層間絶縁膜の誘電率より小さくなるように設定されてい
る。
【００１９】ここで、前記層間絶縁膜はシリコン酸化膜
で構成され前記第１の絶縁膜はシリコンキシナイトライ
ド膜で構成されている。
【００２０】また、半導体基板上に形成される多層配線
構造において、下層の配線構造および上層の配線構造が
共に上記のような配線構造になるように形成されてい
る。
【００２１】また、本発明の半導体装置の製造方法は、
半導体基板上に層間絶縁膜を介して金属膜とマスク絶縁
膜とを積層して形成する工程と、前記マスク絶縁膜をパ
ターニングしてハードマスク層を形成し前記ハードマス
ク層をエッチングマスクに前記金属膜をドライエッチン
グし配線を形成する工程と、前記配線の側壁にサイドウ
ォール絶縁層を形成すると共に前記配線間下部の前記層
間絶縁膜を所定の深さに掘り下げる工程と、前記配線間
および前記層間絶縁膜の掘り下げられた領域に低誘電率
絶縁膜を充填する工程とを含む。
【００２２】あるいは、本発明の半導体装置の製造方法
は、半導体基板上に層間絶縁膜とエッチングストッパ膜
と中間の層間絶縁膜とをこの順に積層して形成する工程
と、前記中間の層間絶縁膜上に金属膜とマスク絶縁膜と
を積層して形成する工程と、前記マスク絶縁膜をパター
ニングしてハードマスク層を形成し前記ハードマスク層
をエッチングマスクに前記金属膜をドライエッチングし
配線を形成する工程と、前記エッチングストッパ膜で前
記層間絶縁膜のエッチングを防止しながら、前記配線の
側壁にサイドウォール絶縁層を形成すると同時に前記配
線間下部の前記中間の層間絶縁膜をエッチング除去する
工程と、前記配線間および前記中間の層間絶縁膜の除去
された領域に低誘電率絶縁膜を充填する工程とを含む。
【００２３】このように、本発明の半導体装置では配線
の側壁に形成されるサイドウォール絶縁層の表面は順テ
ーパ状になる。このために、配線間隔の狭い領域にも低
誘電率絶縁膜が容易に充填されるようになる。また、配
線間下部の領域の層間絶縁膜に溝が設けられる。そし
て、この溝内にも低誘電率絶縁膜が充填される。このた
めに、配線の下部間の層間絶縁膜を通して生じるように
なる寄生容量すなわちフリンジ効果による寄生容量は大
幅に低減するようになる。
【００２４】
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態を説明する。図１は本発明の第１の実施の形態
を説明するための配線部の断面図である。そして、図２
および図３はこのような配線部構造を製造するための工
程順の断面図である。
【００２５】図１に示すように、例えばシリコン基板等
の半導体基板の表面に形成された第１層間絶縁膜１上に
複数の下層配線２および２ａが形成されている。このよ
うな下層配線２および２ａの上面にはハードマスク層３
が形成され、これらの側壁にはサイドウォール絶縁層４
が設けられている。ここで、サイドウォール絶縁層４は
順テーパ形状の無機絶縁膜で構成されている。また、下
層配線間の第１層間絶縁膜には溝５が形成されている。
【００２６】そして、この下層配線２あるいは２ａ間、
配線間隔の広い領域を充填するように低誘電率絶縁膜６
が形成されている。ここで、第１層間絶縁膜１は通常の
シリコン酸化膜で構成されその比誘電率は４程度にな
る。これに対し、低誘電率絶縁膜６は有機絶縁膜等で構
成されその比誘電率は第１層間絶縁膜１より小さくなる
ように設定される。
【００２７】このようにして形成された下層の配線層を
被覆するように、第２層間絶縁膜７が形成される。そし
て、この第２層間絶縁膜の所定の領域に金属プラグ８が
形成され下層配線２と電気接続される。そして、第２層
間絶縁膜７上に上層配線９が形成され、この金属プラグ
８と電気接続されるようになる。ここで、第２層間絶縁
膜７は耐湿性の高い通常のシリコン酸化膜等で構成され
る。
【００２８】また、上述した下層の配線層の場合と同様
に、この上層配線９の上面にはハードマスク層３が形成
され、これらの側壁にはサイドウォール絶縁層４が設け
られている。そして、上層配線間の第２層間絶縁膜７に
溝が形成され、これらの間には低誘電率絶縁膜６が形成
されている。
【００２９】以上に説明したように、本実施の形態での
配線構造の特徴は、配線の側壁に順テーパ形状のサイド
ウォール絶縁層が形成され、さらに、配線間に対応する
配線下の層間絶縁膜に溝５が設けられて、上記配線間に
低誘電率絶縁膜６が充填されている点にある。
【００３０】次に、以上のような配線構造の製造方法を
図２と図３に基づいて説明する。図２（ａ）に示すよう
に、シリコン酸化膜等で第１層間絶縁膜１がシリコン基
板上に形成される。そして、この第１層間絶縁膜１上に
配線金属膜１０が形成される。ここで、配線金属膜１０
はスパッタ法等で堆積される膜厚が５００ｎｍ程度のア
ルミ銅（ＡｌＣｕ）等の合金膜である。あるいはチタン
（Ｔｉ）、窒化チタン（ＴｉＮ）およびアルミ銅等の積
層金属膜である。
【００３１】次に、この配線金属膜１０の表面にマスク
絶縁膜１１が形成される。このマスク絶縁膜１１はプラ
ズマＣＶＤ法で堆積される膜厚３００ｎｍのシリコンオ
キシナイトライド膜である。そして、フォトリソグラフ
ィ技術でレジストマスク１２が形成される。ここで、レ
ジストマスク１２のパターン間隔は０．３μｍ程度に設
定される。
【００３２】次に、図２（ｂ）に示すように、マスク絶
縁膜１１がレジストマスク１２をエッチングマスクにし
たＲＩＥで加工されハードマスク層３が形成される。こ
こで、ＲＩＥの反応ガスとしてはＣＦ4 とＯ2 の混合ガ
スが使用される。そして、レジストマスク１２は除去さ
れ、ハードマスク層３をマスクにして配線金属膜１０が
ＲＩＥでパターニングされる。このようにして、下層配
線２および２ａが形成される。ここで、ＲＩＥの反応ガ
スとしてはＣｌ2 とＢＣｌ3 とＣＦ4 の混合ガスが使用
される。
【００３３】次に、図２（ｃ）に示すように下層配線２
および２ａ、ハードマスク層３および第１層間絶縁膜１
を被覆するようにサイドウォール用絶縁膜１３が形成さ
れる。このサイドウォール用絶縁膜はプラズマＣＶＤ法
で堆積される膜厚が３００ｎｍ程度のシリコンオキシナ
イトライド膜である。
【００３４】次に、異方性の高いＲＩＥで全面のエッチ
ングすなわちエッチバックがなされる。ここで、ＲＩＥ
の反応ガスとしてはＣＦ4 とＯ2 の混合ガスが使用され
る。このエッチバックの工程で、図２（ｄ）に示すよう
なサイドウォール絶縁層４が下層配線２および２ａの側
壁に形成される。ここで、このようにして形成されるサ
イドウォール絶縁層４は順テーパ形状になる。
【００３５】次に、図２（ｄ）に示すようにハードマス
ク層３およびサイドウォール絶縁層４をエッチングマス
クにしてＲＩＥで第１層間絶縁膜１の表面がエッチング
される。このようにして、その深さが０．３μｍ程度の
溝５が形成される。ここで、ＲＩＥの反応ガスとしてＣ
Ｈ2 Ｆ2 とＣＦ4 の混合ガスが使用される。
【００３６】次に、図３（ａ）に示すように、低誘電率
絶縁膜６が全面に形成される。例えば、有機ＳＯＧ膜を
形成する塗布溶液が全面に回転塗布される。ここで、塗
布溶液は、上記の第１層間絶縁膜１に形成された溝５、
ハードマスク層３およびサイドウォール絶縁層４で覆わ
れた下層配線２および２ａの間に充填される。次に、熱
処理が施されて塗布溶液は熱硬化され、上記の有機ＳＯ
Ｇ膜が形成されることになる。このように形成される有
機ＳＯＧ膜の比誘電率は３以下になる。
【００３７】次に、この低誘電率絶縁膜６である有機Ｓ
ＯＧ膜はＣＭＰ法で研磨され平坦化される。そして、不
要の部分は除去されて、図３（ｂ）に示すように、下層
配線２あるいは２ａ間に平坦化された低誘電率絶縁膜６
が形成されるようになる。ここで、ハードマスク層３は
ＣＭＰのエッチングストッパとして機能する。以上のよ
うにして下層の配線層が形成される。
【００３８】次に、図３（ｃ）に示すように、ハードマ
スク層３および低誘電率絶縁膜６を被覆するように、第
２層間絶縁膜７が形成される。ここで、第２層間絶縁膜
７はプラズマＣＶＤ法で堆積された膜厚５００ｎｍ程度
のシリコン酸化膜である。
【００３９】次に、ハードマスク層３および第２層間絶
縁膜７の所定の領域にスルーホール１４が設けられ、こ
のスルーホール１４に金属プラグ８が充填されて下層配
線２に電気接続するようになる。ここで、この金属プラ
グ８は、例えばＣＶＤ法によるタングステン膜の成膜と
ＣＭＰ法による研磨とで形成される。
【００４０】次に、図１で説明したように上層の配線層
が形成される。ここで、この形成方法は先述した下層の
配線層の形成方法と同じである。すなわち、上層配線９
上にハードマスク層３、その側壁にサイドウォール絶縁
層４がそれぞれ形成され、第２層間絶縁膜７にも溝が形
成される。そして、上層配線間に低誘電率絶縁膜６が充
填されるようになる。
【００４１】以上に説明したように、本発明では配線間
の下地の層間絶縁膜に溝が設けられる。そして、この溝
内にも低誘電率絶縁膜が充填される。このために、配線
の下部間の層間絶縁膜を通して生じるようになる寄生容
量すなわちフリンジ効果による寄生容量は大幅に低減す
る。
【００４２】また、配線の側壁に形成されるサイドウォ
ール絶縁層の表面は順テーパ状になる。このために、配
線間隔の狭い領域にも低誘電率絶縁膜が容易に充填され
るようになる。
【００４３】次に、本発明の第２の実施の形態を説明す
る。図４は第２の実施の形態を説明するための配線部の
断面図である。そして、図５および図６はこのような配
線部構造を製造するための工程順の断面図である。ここ
で、第１の実施の形態の場合と同一のものは同一符号で
示される。
【００４４】図４に示すように、シリコン基板等の半導
体基板の表面に形成された第１層間絶縁膜１上に、膜厚
の薄い第１ストッパ膜１５が形成されている。そして、
この第１ストッパ膜１５上に中間絶縁層１６が形成され
ている。この中間絶縁層１６上に複数の下層配線２ある
いは２ａ等が形成されるようになる。
【００４５】そして、第１の実施の形態と同様に、この
ような下層配線２および２ａの上面にはハードマスク層
３ａが形成され、これらの側壁にはサイドウォール絶縁
層４ａが設けられている。ここで、サイドウォール絶縁
層４ａは順テーパ形状の無機絶縁膜で構成される。
【００４６】そして、この下層配線２，２ａあるいは中
間絶縁層１６間および配線間隔の広い領域を充填するよ
うに低誘電率絶縁膜６が形成されている。
【００４７】このようにして形成された下層の配線層を
被覆するように、第２層間絶縁膜７、第２ストッパ膜１
７および中間絶縁層１６が積層して形成される。そし
て、この積層絶縁膜の所定の領域に金属プラグ８が形成
され下層配線２と電気接続される。そして、中間絶縁層
１６上に上層配線９が形成され、この金属プラグ９と電
気接続されるようになる。
【００４８】また、上述した下層の配線層の場合と同様
に、この上層配線９の上面にはハードマスク層３ａが形
成され、これらの側壁にはサイドウォール絶縁層４ａが
設けられている。そして、上層配線間には低誘電率絶縁
膜６が形成されている。
【００４９】次に、以上のような配線構造の製造方法を
図５と図６に基づいて説明する。
【００５０】図５（ａ）に示すように、シリコン酸化膜
である第１層間絶縁膜１上に第１ストッパ膜２が形成さ
れ、この第１ストッパ膜２上にＣＶＤ法で第１中間絶縁
膜１８が形成される。ここで、第１ストッパ膜２は膜厚
５０ｎｍ程度のシリコン窒化膜である。また、第１中間
絶縁膜１８は膜厚が３００ｎｍ程度のシリコン酸化膜で
ある。ここで、第１ストッパ膜２としてシリコン窒化膜
の代わりにシリコノキシナイトライド膜が用いられても
よい。
【００５１】次に、第１中間絶縁膜１８上に配線金属膜
１０が形成される。ここで、配線金属膜１０は第１の実
施の形態で説明したような金属膜である。
【００５２】次に、この配線金属膜１０の表面にマスク
絶縁膜１１ａが形成される。このマスク絶縁膜１１ａは
プラズマＣＶＤ法で堆積される膜厚８００ｎｍのシリコ
ン酸化膜である。そして、第１の実施の形態と同様に、
フォトリソグラフィ技術でレジストマスク１２が形成さ
れる。ここで、レジストマスク１２のパターン間隔は
０．５μｍ程度に設定される。
【００５３】次に、図５（ｂ）に示すように、マスク絶
縁膜１１ａがレジストマスク１２をエッチングマスクに
したＲＩＥで加工されハードマスク層３ａが形成され
る。ここで、ＲＩＥの反応ガスとしてはＣＨＦ3 ガスが
使用される。そして、レジストマスク１２は除去され、
第１の実施の形態と同様に、ハードマスク層３ａをマス
クにして配線金属膜１０がＲＩＥでパターニングされ
る。
【００５４】次に、図５（ｃ）に示すように下層配線２
および２ａ、ハードマスク層３ａおよび第１中間絶縁膜
１８を被覆するようにサイドウォール用絶縁膜１３ａが
形成される。このサイドウォール用絶縁膜はプラズマＣ
ＶＤ法で堆積される膜厚が２００ｎｍ程度のシリコン酸
化膜である。
【００５５】次に、第１の実施の形態で説明したよう
に、異方性ＲＩＥによる全面のエッチバックがなされ
る。ここで、ＲＩＥの反応ガスとしてはＣＨＦ3 ガスが
使用される。このエッチバックの工程で、配線間の第１
中間絶縁膜１８もエッチング除去される。ここで、第１
ストッパ膜１５は、第１層間絶縁膜１がこのエッチバッ
ク工程でエッチングされるのを防止する役割を有する。
【００５６】このようにして、図６（ａ）に示すよう
に、下層配線２および２ａの上面にハードマスク層３ａ
が形成され、これらの側壁にサイドウォール絶縁層４ａ
が形成される。ここで、形成されたサイドウォール絶縁
層４は順テーパ形状になる。
【００５７】次に、図６（ｂ）に示すように、第１の実
施の形態と同様に平坦化された低誘電率絶縁膜６が全面
に形成される。以上のようにして下層の配線層が形成さ
れることになる。ここで、低誘電率絶縁膜６として、吸
湿性のある有機絶縁膜、例えばポリイミド膜等が用いら
れてもよい。あるいは、ＳｉＯＦ膜、ＳｉＢＮ膜等の無
機絶縁膜が使用されてもよい。
【００５８】次に、図６（ｂ）に示すように、ハードマ
スク層３ａおよび低誘電率絶縁膜６を被覆するように、
第２層間絶縁膜７、第２ストッパ膜１７および第２中間
絶縁膜１９の積層絶縁膜が形成される。ここで、第２層
間絶縁膜７はプラズマＣＶＤ法で堆積された膜厚２００
ｎｍ程度のシリコン酸化膜であり、第２ストッパ膜１７
は膜厚５０ｎｍ程度のシリコン窒化膜である。また、第
２中間絶縁膜１９は膜厚が３００ｎｍ程度のシリコン酸
化膜である次に、ハードマスク層３ａおよび上記の積層
絶縁膜の所定の領域にスルーホール１４が設けられ、こ
のスルーホール１４に金属プラグ８が充填されて下層配
線２に電気接続するようになる。
【００５９】次に、図４で説明したように上層の配線層
が形成される。ここで、この形成方法は先述した下層の
配線層の形成方法と同じである。すなわち、中間絶縁層
１６上に上層配線９が形成され、上層配線９の上面にハ
ードマスク層３ａ、その側壁にサイドウォール絶縁層４
ａがそれぞれ形成される。そして、上層配線間に低誘電
率絶縁膜６が充填されるようになる。
【００６０】この場合も、第１の実施の形態と同様に、
配線間に形成される低誘電率絶縁膜は、配線底面の位置
より深い領域まで充填されている。このために、隣接す
る配線の下部間すなわち配線の端部間に形成される寄生
容量も低減されるようになる。また、この第２の実施の
形態では、第１ストッパ膜１５あるいは第２ストッパ膜
１７のようなストッパ膜が使用されて一定の深さの溝が
形成される。このために、半導体基板面内での溝の深さ
の均一性が第１の実施の形態の場合より大幅に向上する
ようになる。
【００６１】なお、本発明での低誘電率絶縁膜として
は、実施の形態で説明した以外に、ＨＳＱ（ハイドロゲ
ン シルセキオサン）、ポリアリルエーテル、フッ素化
ポリアリルエーテル、無機ポリシラザン、有機ポリシラ
ザン、ＢＣＢ（ベンゾシクロブテン）、ＭＳＱ（メチル
シルセキオサン）、フッ素化ポリイミド、プラズマＣＦ
ポリマー、プラズマＣＨポリマー、テフロンＡＦ、パリ
レンＮ、ＡＦ−４（ポリパラキシリレン）、ポリナフタ
レンＮ等が使用される。
【００６２】
【発明の効果】以上に説明したように、本発明では半導
体装置の配線構造において、配線底面に存在する層間絶
縁膜であって配線間に対応する領域が一定の深さ除去さ
れて溝が形成されるようになる。そして、配線間と共に
この溝部にも低誘電率絶縁膜が充填される。このため、
隣接する配線のフリンジ効果による寄生容量も低減し、
配線間の寄生容量が大幅に低減するようになる。この効
果は、特に微細配線になるほど顕著になる。
【００６３】また、本発明では配線の側壁に順テーパ形
状のサイドウォール絶縁層が形成される。このために、
配線間隔の狭い領域にも低誘電率絶縁膜を充填すること
が容易になる。そして、配線構造の信頼性が向上するよ
うになる。このような効果も、半導体装置が微細構造に
なり配線間隔が狭くなるほど顕著になる。
【００６４】このようにして、本発明は半導体装置の微
細化あるいは多機能化に伴う微細多層配線の高性能化お
よび信頼性の向上を容易にする。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための配
線部の断面図である。
【図２】上記の実施の形態の製造工程順の断面図であ
る。
【図３】上記の実施の形態の製造工程順の断面図であ
る。
【図４】本発明の第２の実施の形態を説明するための配
線部の断面図である。
【図５】上記の実施の形態の製造工程順の断面図であ
る。
【図６】上記の実施の形態の製造工程順の断面図であ
る。
【図７】従来を技術を説明するための製造工程順の断面
図である。
【図８】従来を技術を説明するための製造工程順の断面
図である。
【符号の説明】
１ 第１層間絶縁膜 ２，２ａ 下層配線 ３，３ａ，１０５ａ，１０５ｂ ハードマスク層 ４，４ａ サイドウォール絶縁層 ５ 溝 ６ 低誘電率絶縁膜 ７ 第２層間絶縁膜 ８，１１０ 金属プラグ ９ 上層配線 １０ 配線金属膜 １１，１１ａ，１０５ マスク絶縁膜 １２ レジストマスク １３，１３ａ サイドウォール用絶縁膜 １４，１０９ スルーホール １５ 第１ストッパ膜 １６ 中間絶縁層 １７ 第２ストッパ膜 １８ 第１中間絶縁膜 １９ 第２中間絶縁膜 １０１ 厚い絶縁膜 １０１ａ レジストマスク １０２ 第１バリアメタル膜 １０２ａ，１０２ｂ 第１バリアメタル層 １０３ 第１配線金属膜 １０３ａ，１０３ｂ 第１配線層 １０４ 第２バリアメタル膜 １０４ａ，１０４ｂ 第２バリアメタル層 １０７ 有機ＳＯＧ膜 １０８ 第２層間絶縁膜 １１１ 第３バリアメタル層 １１２ 第２配線層 １１３ 第４バリアメタル層

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を有する半導体基板上に層間
    絶縁膜を介して複数の配線が配設され、前記配線の側壁
    にその表面が順テーパ形状の第１の絶縁膜が形成され、
    前記第１の絶縁膜で被覆された配線間に第２の絶縁膜が
    充填されていることを特徴とする半導体装置。
  2. 【請求項２】 前記半導体基板上の層間絶縁膜のうち前
    記第１の絶縁膜で被覆された配線間下部の前記層間絶縁
    膜が所定の深さに掘り下げられ、前記配線間および前記
    層間絶縁膜の掘り下げられた領域に前記第２の絶縁膜が
    充填されていることを特徴とする請求項１記載の半導体
    装置。
  3. 【請求項３】 前記第２の絶縁膜の誘電率が前記層間絶
    縁膜の誘電率より小さくなっていることを特徴とする請
    求項１又は請求項２記載の半導体装置。
  4. 【請求項４】 前記層間絶縁膜がシリコン酸化膜で構成
    され前記第１の絶縁膜がシリコンキシナイトライド膜で
    構成されていることを特徴とする請求項１、請求項２又
    は請求項３記載の半導体装置。
  5. 【請求項５】 半導体基板上に形成される多層配線構造
    において、下層の配線構造および上層の配線構造が共に
    請求項１、請求項２、請求項３あるいは請求項４記載の
    配線構造になっていることを特徴とする半導体装置。
  6. 【請求項６】 半導体基板上に層間絶縁膜を介して金属
    膜とマスク絶縁膜とを積層して形成する工程と、前記マ
    スク絶縁膜をパターニングしてハードマスク層を形成し
    前記ハードマスク層をエッチングマスクに前記金属膜を
    ドライエッチングし配線を形成する工程と、前記配線の
    側壁にサイドウォール絶縁層を形成すると共に前記配線
    間下部の前記層間絶縁膜を所定の深さに掘り下げる工程
    と、前記配線間および前記層間絶縁膜の掘り下げられた
    領域に低誘電率絶縁膜を充填する工程と、を含むことを
    特徴とする半導体装置の製造方法。
  7. 【請求項７】 半導体基板上に層間絶縁膜とエッチング
    ストッパ膜と中間の層間絶縁膜とをこの順に積層して形
    成する工程と、前記中間の層間絶縁膜上に金属膜とマス
    ク絶縁膜とを積層して形成する工程と、前記マスク絶縁
    膜をパターニングしてハードマスク層を形成し前記ハー
    ドマスク層をエッチングマスクに前記金属膜をドライエ
    ッチングし配線を形成する工程と、前記エッチングスト
    ッパ膜で前記層間絶縁膜のエッチングを防止しながら、
    前記配線の側壁にサイドウォール絶縁層を形成すると同
    時に前記配線間下部の前記中間の層間絶縁膜をエッチン
    グ除去する工程と、前記配線間および前記中間の層間絶
    縁膜の除去された領域に低誘電率絶縁膜を充填する工程
    と、を含むことを特徴とする半導体装置の製造方法。
JP8344726A 1996-12-25 1996-12-25 半導体装置およびその製造方法 Pending JPH10189723A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8344726A JPH10189723A (ja) 1996-12-25 1996-12-25 半導体装置およびその製造方法
TW086119749A TW357401B (en) 1996-12-25 1997-12-23 Semiconductor device having multilevel interconnection structure and manufacturing method thereof
EP97122827A EP0851491A3 (en) 1996-12-25 1997-12-23 Semiconductor device having multilevel interconnection structure and manufacturing method thereof
KR1019970073787A KR19980064633A (ko) 1996-12-25 1997-12-24 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8344726A JPH10189723A (ja) 1996-12-25 1996-12-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH10189723A true JPH10189723A (ja) 1998-07-21

Family

ID=18371508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8344726A Pending JPH10189723A (ja) 1996-12-25 1996-12-25 半導体装置およびその製造方法

Country Status (4)

Country Link
EP (1) EP0851491A3 (ja)
JP (1) JPH10189723A (ja)
KR (1) KR19980064633A (ja)
TW (1) TW357401B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309958B1 (en) 1998-09-08 2001-10-30 Nec Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10121495A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zur Herstellung einer gekapselten Leiterbahn
DE10127934A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416048A (en) * 1993-04-16 1995-05-16 Micron Semiconductor, Inc. Method to slope conductor profile prior to dielectric deposition to improve dielectric step-coverage
JPH08172132A (ja) * 1994-09-15 1996-07-02 Texas Instr Inc <Ti> マルチレベル相互接続部の容量および性能を最適化する素子および方法
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
JPH1041382A (ja) * 1996-04-29 1998-02-13 Texas Instr Inc <Ti> 集積回路レベル間絶縁構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309958B1 (en) 1998-09-08 2001-10-30 Nec Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR19980064633A (ko) 1998-10-07
EP0851491A3 (en) 1998-08-19
TW357401B (en) 1999-05-01
EP0851491A2 (en) 1998-07-01

Similar Documents

Publication Publication Date Title
JP2910713B2 (ja) 半導体装置の製造方法
US6043145A (en) Method for making multilayer wiring structure
KR101866074B1 (ko) 반도체 소자 및 그 제조 방법
US6143646A (en) Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
KR100487948B1 (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
US5990015A (en) Dual damascence process
US6274483B1 (en) Method to improve metal line adhesion by trench corner shape modification
KR100549787B1 (ko) 반도체장치 및 그 제조방법
JP3214475B2 (ja) デュアルダマシン配線の形成方法
US7932187B2 (en) Method for fabricating a semiconductor device
US6284642B1 (en) Integrated method of damascene and borderless via process
KR20010019643A (ko) 저유전율 절연막을 갖는 다층 금속배선의 형성방법
JP3159093B2 (ja) 半導体装置およびその製造方法
JP3713869B2 (ja) 半導体装置の製造方法
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP3279276B2 (ja) 半導体装置の製造方法
US7041574B2 (en) Composite intermetal dielectric structure including low-k dielectric material
JP2006060166A (ja) 電子デバイス及びその製造方法
JP3525788B2 (ja) 半導体装置の製造方法
JPH10189723A (ja) 半導体装置およびその製造方法
JP2004079924A (ja) 半導体装置
JP2003068851A (ja) 半導体装置及びその製造方法
KR100440080B1 (ko) 반도체 소자의 금속배선 형성방법
KR100607363B1 (ko) 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법
US20030075807A1 (en) Interconnect structure with a cap layer on an IMD layer and a method of formation thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990309