DE19750378A1

DE19750378A1 - Halbleiteranordnung und Verfahren zu deren Herstellung

Info

Publication number: DE19750378A1
Application number: DE19750378A
Authority: DE
Inventors: Takashi Kuroi; Katsuyuki Horita; Maiko Sakai; Yasuo Inoue
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-04-11
Filing date: 1997-11-13
Publication date: 1998-10-15
Also published as: JPH10284704A; JP3519571B2; KR100249632B1; US6127737A; KR19980079340A; TW340248B

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiteran ordnung und ein Verfahren zu deren Herstellung, insbesondere auf eine Ausrichtungsmarkierung zum hochgenauen Überlagern einer ersten Elektrode über einen Aktivelementbereich in ei ner Halbleiteranordnung mit einer Elementisolationsstruktur vom Grabentyp (trench-type element isolation structure).

Bei einem Herstellungsprozeß einer integrierten Halbleiter schaltung muß eine Elementisolationsstruktur mit einem Ele mentisolationsbereich gebildet werden, damit jedes Element ohne elektrische Beeinflussungen zwischen den elektrischen Elementen vollständig und getrennt steuerbar ist. Als Verfah ren wurde eine Elementisolation vom Grabentyp (trench-typ) vorgeschlagen, bei der ein Graben in einem Halbleitersubstrat gebildet und ein Isolierfilm darin eingebettet wird.

Es folgt eine nähere Beschreibung einer bekannten Elementiso lationsstruktur vom Grabentyp und deren Herstellungsverfah ren. Fig. 40 zeigt einen Schnittaufbau eines DRAM nach der Bildung der Elementisolationsstruktur vom Grabentyp. Ein Si liziumoxidfilm 2 (2A-2C) ist in Gräben eingebettet, die in dem Halbleitersubstrat 1 gebildet sind. Im einzelnen ist ein eingebetteter Siliziumoxidfilm 2A in einem Ausrichtungsmar kierungsbereich 11A gebildet, ein relativ schmaler eingebet teter Siliziumoxidfilm 2B in einem Speicherzellenbereich 11B und ein relativ breiter eingebetteter Siliziumoxidfilm 2C in einem Peripherieschaltungsbereich 11C.

Die Oberflächen des in den Gräben befindlichen Siliziumoxid films 2 befinden sich auf demselben Niveau wie das Halblei tersubstrat 1, so daß die Gesamtoberfläche des Halbleiter substrats 1 eben ist.

Fig. 41-47 zeigen Schnittansichten eines Herstellungs prozesses des in Fig. 40 gezeigten DRAMs. Es folgt eine nähe re Beschreibung des Herstellungsprozesses unter Bezugnahme auf diese Figuren.

Ein Siliziumoxidfilm 3 und ein Siliziumnitridfilm 4 sind auf dem Halbleitersubstrat 1 gebildet. Danach wird ein vorbe stimmter Bereich dieser Filme durch Fotolithografie und Troc kenätzen zur Bildung von Gräben 10 (10A bis 10C) in dem Halb leitersubstrat 1 bis zu einer vorbestimmten Tiefe entfernt, wie in Fig. 41 dargestellt ist. Im einzelnen wird ein relativ breiter Graben 10A in dem Ausrichtungsmarkierungsbereich 11A gebildet, ein relativ schmaler Graben 10B in dem Speicherzel lenbereich 11B und ein relativ breiter Graben 10C in dem Pe ripherieschaltungsbereich 11C.

Nachdem Seiten- und Bodenflächen der Gräben 10 gemäß Fig. 42 thermisch oxidiert wurden, wird der Siliziumoxidfilm 2 durch ein LPCVD-Verfahren abgeschieden. Dabei ist die Filmdicke auf den breiten Gräben 10A und 10C proportional zu der entlang der Form dieser Gräben darauf tatsächlich abgeschiedenen Men ge, wogegen die Filmdicke auf dem schmalen Graben 10B dicker ist als die tatsächlich darauf abgeschiedene Menge, da der Graben 10B bei der Abscheidung bereits vorzeitig durch den Siliziumoxidfilm 2 aufgefüllt wurde.

Um den absoluten Niveauunterschied zu verringern, wird ein Schutzlackmuster 5 gemäß Fig. 43 durch Fotolithografie aus schließlich auf dem relativ breiten eingebetteten Silizium oxidfilm 2 gebildet und der Siliziumoxidfilm 2 durch Troc kenätzen teilweise entfernt.

Nach der Entfernung des Schutzlackmusters 5 wird die gesamte Oberfläche des Halbleitersubstrats 1 durch ein CMP-Verfahren (Chemical Mechanical Polishing, chemisches mechanisches Po lieren) poliert, um den auf dem Siliziumnitridfilm 4 gebilde ten Siliziumoxidfilm 2 und einen Teil des in die Gräben 10A-10C gefüllten Siliziumoxidfilms 2 zu entfernen, wie in Fig. 44 dargestellt ist.

Der Siliziumnitridfilm 4 und der Siliziumoxidfilm 3 werden gemäß Fig. 45 unter Verwendung von Phosphorsäure bzw. Fluor wasserstoffsäure entfernt, um den eingebetteten Siliziumoxid film 2A in dem Ausrichtungsmarkierungsbereich 11A, den einge betteten Siliziumoxidfilm 2B in dem Speicherzellenbereich 11B und den eingebetteten Siliziumoxidfilm 2C in dem Peripherie schaltungsbereich 11C zu bilden, wodurch die Elementisolati onsstruktur vom Grabentyp fertiggestellt ist.

Danach wird ein Gateoxidfilm 6 durch thermische Oxidation ge bildet, und ein mit Phosphor dotierter Polysiliziumfilm 7 und ein Wolframsilicidfilm 8 werden darauf abgeschieden, wie in Fig. 46 dargestellt ist.

Der bei dem Elementisolationsbildungsprozeß in dem Ausrich tungsmarkierungsbereich 11A gebildete eingebettete Siliziu moxidfilm 2A (Ausrichtungsmarkierung) wird bei der Fotolitho grafie zum Bilden eines Musters für die Überlagerung einer Gateelektrode auf dem Elementisolationsbereich verwendet. Da nach wird gemäß Fig. 47 eine Gateelektrode 14 in dem Spei cherzellenbereich 11B und dem Peripherieschaltungsbereich 11C durch teilweises Entfernen des Wolframsilicidfilms 8 und des Polysiliziumfilms 7 durch Trockenätzen gebildet.

Die vorstehend beschriebene bekannte Halbleiteranordnung (DRAM) und ihr Herstellungsverfahren weisen die nachfolgend erläuterten Nachteile auf.

Bei der Musterbildung muß die Gateelektrode 14 als erstes Elektrodenmaterial über einen aktiven Bereich beschichtet werden, so daß in einem vorbestimmten Bereich des aktiven Be reichs ein Muster gebildet wird. Hierfür wird die bei dem Elementisolationsbildungsprozeß in dem Ausrichtungsmarkie rungsbereich 11A gebildete Ausrichtungsmarkierung 2A verwen det.

Typische Ausrichtungsverfahren umfassen ein erstes Verfahren zum Erkennen einer Markierung durch Erfassen eines keine Lichtempfindlichkeit gegenüber Schutzlacken aufweisenden Beu gungslichts, und ein zweites Verfahren zum Erfassen einer Markierung durch Erkennen einer Bildinformation. Das erste Verfahren erfordert einen durch Unregelmäßigkeiten der in dem Halbleitersubstrat gebildeten Markierung hervorgerufenen Ni veauunterschied. Bei dem zweiten Verfahren ist es entweder erforderlich, eine Grundmarkierungsinformation mittels einer Durchleuchtung das Gateelektrodenmaterials zu erfassen oder eine Markierungsinformation entsprechend einem Niveauunter schied zu erkennen.

Bei der bekannten Halbleiteranordnung weist jedoch die Ele mentisolationsstruktur vom Grabentyp in dem Ausrichtungsmar kierungsabschnitt keinen Niveauunterschied auf, so daß die Anwendung des ersten Verfahrens problematisch ist, da bei diesem ein Niveauunterschied zum Erfassen einer Markierung erforderlich ist. Weiterhin ist auch die Erfassung durch das zweite Verfahren problematisch, da der Silicidfilm als Teil des Gateelektrodenmaterials nicht lichtdurchlässig ist.

Folglich sind das S/N-Verhältnis eines Markierungserfassungs signals und die Ausrichtungsgenauigkeit verringert, was zu einer fehlerhaften Überlagerung einer Gateelektrode bei deren Bildung führt.

Weiterhin kann die Ausrichtungsgenauigkeit dadurch erhöht werden, daß der in dem Graben befindliche, eingebettete Sili ziumoxidfilm 2A unterhalb der Oberfläche des Halbleiter substrats gebildet wird, wodurch allerdings auch die in dem Elementerzeugungsbereich (Speicherzellenbereich 11B und Peri pherieschaltungsbereich 11C) gleichzeitig gebildeten einge betteten Siliziumoxidfilme 2B und 2C abgesenkt werden.

Dies führt zu einer von der Gateelektrode ausgehenden Konzen tration des elektrischen Felds und zu einer Überhöhung in der Strom/Spannungs-Kennlinie eines Transistors, wodurch sich er höhte Streuungen der Schwellspannung und des Stroms im Be reitschaftszustand (stand-by) ergeben.

Gleichzeitig verbleibt das in den Kanten der eingebetteten Siliziumoxidfilme 2B und 2C dick abgelagerte Gateelektroden material beim Elektrodenätzen in den Kanten, was zu einem verringerten Ertrag der Elemente führt.

Wird der eingebettete Siliziumoxidfilm 2A in dem Graben höher ausgebildet als die Oberfläche des Halbleitersubstrats, so ist die Ausrichtungsgenauigkeit erhöht und es tritt eine ver ringerte Überhöhung in der Strom/Spannungs-Kennlinie des Transistors auf. Dies führt jedoch zu einem vergrößerten Ni veauunterschied der Grabenkanten und einer erhöhten Filmdicke des Gateelektrodenmaterials in den oberen Kantenabschnitten. Als Resultat verbleibt das Gateelektrodenmaterial beim Elek trodenätzen in den Kanten, wodurch sich der Ertrag der Ele mente verringert.

Es ist Aufgabe der vorliegenden Erfindung eine Halbleiteran ordnung mit einer Elementisolationsstruktur vom Grabentyp und ein Verfahren zu deren Herstellung bereitzustellen, wobei ei ne Ausrichtung mit hoher Genauigkeit ohne Verschlechterung der Leistungsfähigkeit der Anordnung ermöglicht wird.

Diese Aufgabe wird gelöst durch eine Halbleiteranordnung mit einer Elementisolationsstruktur vom Grabentyp zur Halbleiter elementisolierung, mit: einem Halbleitersubstrat, einem auf dem Halbleitersubstrat gebildeten Ausrichtungsmarkierungsbe reich mit einer Ausrichtungsmarkierung, die zumindest einen in einem oberen Abschnitt des Halbleitersubstrats gebildeten ersten Graben aufweist, und einem in dem Halbleitersubstrat gebildeten Elementerzeugungsbereich mit einem Elementisola tionsisolierfilm zum gegenseitigen Isolieren einer Vielzahl von Halbleiterelementen, wobei der Elementisolationsisolier film in einen in einem oberen Abschnitt des Halbleiter substrats gebildeten zweiten Graben eingefüllt ist, wobei der erste und zweite Graben ungefähr dieselbe Tiefe unterhalb der Oberfläche des Halbleitersubstrats aufweisen, wobei ein Ni veauunterschied zwischen der Oberfläche der Ausrichtungsmar kierung und der Oberfläche des Halbleitersubstrats durch tie feres Ausbilden der Oberfläche der Ausrichtungsmarkierung als die Oberfläche des Halbleitersubstrats vorgesehen ist, so daß ein den Niveauunterschied zwischen der Oberfläche der Aus richtungsmarkierung und der Oberfläche des Halbleiter substrats reflektierender anderer Niveauunterschied auf einer Oberfläche einer oberen Erzeugungsschicht entsteht, wenn die obere Erzeugungsschicht auf dem die Ausrichtungsmarkierung aufweisenden Halbleitersubstrat gebildet wird.

Gemäß einer ersten bevorzugten Weiterbildung der erfindungs gemäßen Anordnung weist die Ausrichtungsmarkierung weiterhin einen in einen unteren Abschnitt des ersten Grabens einge füllten Ausrichtungsmarkierungsgraben-Isolierfilm auf, wobei ein Niveauunterschied zwischen der Oberfläche des Ausrich tungsmarkierungsgraben-Isolierfilms und der Oberfläche des Halbleitersubstrats durch tieferes Ausbilden des Ausrich tungsmarkierungsgraben-Isolierfilms als die Oberfläche des Halbleitersubstrats vorgesehen ist, so daß ein den Niveauun terschied zwischen der Oberfläche des Ausrichtungsmarkie rungsgraben-Isolierfilms und der Oberfläche des Halbleiter substrats reflektierender weiterer Niveauunterschied auf ei ner Oberfläche einer oberen Erzeugungsschicht entsteht, wenn die obere Erzeugungsschicht auf dem den Ausrichtungsmarkie rungsgraben-Isolierfilm aufweisenden Halbleitersubstrat ge bildet wird.

Gemäß einer zweiten vorteilhaften Weiterbildung der erfin dungsgemäßen Anordnung ist die Oberfläche des Elementisola tionsisolierfilms höher als die Oberfläche des Halbleiter substrats ausgebildet, wobei die Halbleiteranordnung weiter hin umfaßt: eine Steuerelektrode zum Steuern des Betriebs der Elemente, die auf dem den Elementisolationsisolierfilm auf weisenden Elementerzeugungsbereich gebildet sind.

Gemäß einer dritten vorteilhaften Weiterbildung der erfin dungsgemäßen Anordnung ist die Oberfläche des Isolierfilms in dem Ausrichtungsmarkierungsgraben mehr als 30 nm tiefer als die Oberfläche des Halbleitersubstrats ausgebildet.

Gemäß einer vierten vorteilhaften Weiterbildung der erfin dungsgemäßen Anordnung weist der erste Graben der Ausrich tungsmarkierung eine rechteckige Flächenstruktur auf, wobei die Länge seiner kurzen Seiten das Doppelte oder Mehrfache der Tiefe des ersten Grabens darstellt.

Gemäß einer fünften vorteilhaften Weiterbildung der erfin dungsgemäßen Anordnung umfaßt die Halbleiteranordnung weiter hin eine auf dem Elementerzeugungsbereich gebildete Elektro denschicht, wobei die Elektrodenschicht entweder eine Metall schicht oder eine Metallkomponentenschicht aufweist.

Gemäß einer sechsten vorteilhaften Weiterbildung der erfin dungsgemäßen Anordnung umfaßt die Ausrichtungsmarkierung ei nen Graben, dessen Inneres vollständig freiliegt, wobei zwi schen dem Boden des ersten Grabens und der Oberfläche des Halbleitersubstrats ein Niveauunterschied durch tieferes Aus bilden des Bodens des ersten Grabens als die Oberfläche des Halbleitersubstrats bereitgestellt ist, so daß ein den Ni veauunterschied zwischen dem Boden des ersten Grabens und der Oberfläche des Halbleitersubstrats reflektierender Niveauun terschied auf einer Oberfläche einer oberen Erzeugungsschicht entsteht, wenn die obere Erzeugungsschicht auf dem den ersten Graben aufweisenden Halbleitersubstrat gebildet wird.

Weiterhin wird die vorgenannte Aufgabe gelöst durch ein Her stellungsverfahren für eine Halbleiteranordnung mit einer Elementisolationsstruktur vom Grabentyp, umfassend die Schritte: (a) Bereitstellen eines Halbleitersubstrats mit ei nem Ausrichtungsmarkierungsbereich und einem Elementerzeu gungsbereich, (b) zeitgleiches Bilden erster und zweiter Grä ben in oberen Abschnitten des Ausrichtungsmarkierungsbereichs bzw. des Elementerzeugungsbereichs des Halbleitersubstrats, wobei der erste und zweite Graben nahezu dieselbe Tiefe un terhalb der Oberfläche des Halbleitersubstrats aufweisen, (c) Bilden eines Isolierfilms auf der gesamten Oberfläche des Halbleitersubstrats, (d) Bilden eines Schutzlackmusters auf dem Isolierfilm, mit Ausnahme zumindest eines Bereichs des Isolierfilms, der dem Ausrichtungsmarkierungsbereich ent spricht, (e) Entfernen des Isolierfilms unter Verwendung des Schutzlackmusters als Maske, (f) weiteres Entfernen des Iso lierfilms, nachdem das Schutzlackmuster entfernt wurde, so daß lediglich der in dem zweiten Graben eingebettete Isolier film verbleibt, wobei der erste Graben nach dem Schritt (f) als Ausrichtungsmarkierung definiert wird, (g) Bilden einer Elektrodenschicht auf der gesamten Oberfläche des Halbleiter substrats, und (h) Erkennen einer Position der Ausrichtungs markierung zum Definieren der Elektrodenschicht auf dem Ele menterzeugungsbereich, wobei ein Niveauunterschied zwischen der Oberfläche der Ausrichtungsmarkierung und der Oberfläche des Halbleitersubstrats durch tieferes Ausbilden der Oberflä che der Ausrichtungsmarkierung als die Oberfläche des Halb leitersubstrats bereitgestellt wird, so daß ein den Niveauun terschied zwischen der Oberfläche der Ausrichtungsmarkierung und der Oberfläche des Halbleitersubstrats reflektierender anderer Niveauunterschied auf der Oberfläche der Elektroden schicht entsteht, wenn die Elektrodenschicht auf dem die Aus richtungsmarkierung aufweisenden Halbleitersubstrat gebildet wird.

Gemäß einer ersten bevorzugten Weiterbildung des erfindungs gemäßen Verfahrens umfaßt der Schritt (e) einen Schritt des Entfernens eines Teils des auf dem ersten Graben befindlichen Isolierfilms, wobei der Schritt (f) so durchgeführt wird, daß der Isolierfilm in einem unteren Abschnitt des ersten Grabens verbleibt, wobei die Ausrichtungsmarkierung sowohl durch den ersten Graben als auch einen in einem unteren Abschnitt des ersten Grabens gebildeten Ausrichtungsmarkierungsgraben-Isolierfilm gebildet wird, und wobei ein Niveauunterschied zwischen der Oberfläche des Ausrichtungsmarkierungsgraben-Isolierfilms und der Oberfläche des Halbleitersubstrats durch tieferes Ausbilden des Ausrichtungsmarkierungsgraben-Isolierfilms als die Oberfläche des Halbleitersubstrats be reitgestellt wird, so daß ein den Niveauunterschied zwischen der Oberfläche des Ausrichtungsmarkierungsgraben-Isolierfilms und der Oberfläche des Halbleitersubstrats reflektierender weiterer Niveauunterschied auf einer Oberfläche der Elektro denschicht entsteht, wenn die Elektrodenschicht auf dem den Ausrichtungsmarkierungsgraben-Isolierfilm aufweisenden Substrat gebildet wird.

Gemäß einer zweiten vorteilhaften Weiterbildung des erfin dungsgemäßen Verfahrens umfaßt der Schritt (e) einen Schritt des Entfernens des gesamten in den ersten Graben eingefügten und auf dem ersten Graben gebildeten Isolierfilms, wobei die Ausrichtungsmarkierung lediglich durch den ersten Graben de finiert wird, und wobei ein Niveauunterschied zwischen dem Boden des ersten Grabens und der Oberfläche des Halbleiter substrats durch tieferes Ausbilden des Bodens des ersten Gra bens als die Oberfläche des Halbleitersubstrats bereitge stellt wird, so daß ein den Niveauunterschied zwischen dem Boden des ersten Grabens und der Oberfläche des Halbleiter substrats reflektierender weiterer Niveauunterschied auf der Oberfläche der Elektrodenschicht entsteht, wenn die Elektro denschicht auf dem den ersten Graben aufweisenden Halbleiter substrat gebildet wird.

Gemäß einer dritten bevorzugten Weiterbildung des erfindungs gemäßen Verfahrens umfaßt der zweite Graben einen relativ schmalen ersten Schaltungsgraben und einen relativ breiten zweiten Schaltungsgraben, wobei der Elementerzeugungsbereich einen ersten Schaltungserzeugungsbereich für die Elementiso lation in dem ersten Schaltungsgraben und einen zweiten Schaltungserzeugungsbereich für die Elementisolation in dem zweiten Schaltungsgraben aufweist, und wobei das Schutzlack muster in dem Schritt (d) auf dem Isolierfilm gebildet wird, mit Ausnahme eines Bereichs des Isolierfilms, der dem Aus richtungsmarkierungsbereich und dem ersten Schaltungserzeu gungsbereich entspricht.

Gemäß einer vierten vorteilhaften Weiterbildung des erfin dungsgemäßen Verfahrens umfaßt der erste Schaltungserzeu gungsbereich einen aus dynamischen Speicherzellen bestehenden Bereich und der zweite Schaltungserzeugungsbereich einen eine Peripherieschaltung zum Ansteuern der Speicherzellen bilden den Bereich.

Weiterhin wird die vorgenannte Aufgabe gelöst durch ein al ternatives Herstellungsverfahren für eine Halbleiteranordnung mit einer Elementisolationsstruktur vom Grabentyp, mit den Schritten: (a) Bereitstellen eines Halbleitersubstrats mit einem Ausrichtungsmarkierungsbereich und einem Elementerzeu gungsbereich, (b) Bilden eines ersten und zweiten Grabens in oberen Abschnitten des Ausrichtungsmarkierungsbereichs bzw. des Elementerzeugungsbereichs, wobei die Tiefe des ersten Grabens ausgehend von der Oberfläche des Halbleitersubstrats tiefer als die Tiefe des zweiten Grabens ist, (c) Bilden ei nes Isolierfilms auf der gesamten Oberfläche des Halbleiter substrats, (d) Entfernen des Isolierfilms, so daß ein Aus richtungsmarkierungsgraben-Isolierfilm in einem unteren Ab schnitt des ersten Grabens und der in dem zweiten Graben ein gebettete Isolierfilm verbleiben, wobei sowohl der erste Gra ben als auch der Ausrichtungsmarkierungsgraben-Isolierfilm nach dem Schritt (d) als Ausrichtungsmarkierungen definiert werden, (e) Bilden einer Elektrodenschicht auf der gesamten Oberfläche des Halbleitersubstrats, und (f) Erkennen von Po sitionen der Ausrichtungsmarkierungen, um die Elektroden schicht auf dem Elementerzeugungsbereich zu definieren, wobei ein Niveauunterschied zwischen der Oberfläche des Ausrich tungsmarkierungsgraben-Isolierfilms und der Oberfläche des Halbleitersubstrats durch tieferes Ausbilden des Ausrich tungsmarkierungsgraben-Isolierfilms als die Oberfläche des Halbleitersubstrats bereitgestellt wird, so daß eine den Ni veauunterschied zwischen der Oberfläche des Ausrichtungsmar kierungsgraben-Isolierfilms und der Oberfläche des Halblei tersubstrats reflektierender weiterer Niveauunterschied auf der Oberfläche der Elektrodenschicht entsteht, wenn die Elek trode auf dem den Ausrichtungsmarkierungsgraben-Isolierfilm aufweisenden Halbleitersubstrat gebildet wird.

Gemäß einer ersten vorteilhaften Weiterbildung des alternati ven erfindungsgemäßen Verfahrens umfaßt der Schritt (d) wei terhin die Schritte: (d-1) Bilden eines Schutzlackmusters auf dem Isolierfilm mit Ausnahme eines Bereichs des Isolierfilms, der dem Ausrichtungsmarkierungsbereich entspricht, (d-2) Ent fernen des Isolierfilms unter Verwendung des Schutzlackmu sters als Maske, und (d-3) weiteres Entfernen des Isolier films, nachdem das Schutzlackmuster entfernt wurde.

Gemäß einer zweiten vorteilhaften Weiterbildung des alterna tiven erfindungsgemäßen Verfahrens umfaßt der zweite Graben einen relativ schmalen ersten Schaltungsgraben und einen re lativ breiten zweiten Schaltungsgraben, wobei der Elementer zeugungsbereich einen ersten Schaltungserzeugungsbereich für eine Elementisolation in dem ersten Schaltungsgraben und ei nen zweiten Schaltungserzeugungsbereich für eine Elementiso lation in dem zweiten Schaltungsgraben aufweist, und wobei das Schutzlackmuster in dem Schritt (d) auf dem Isolierfilm mit Ausnahme eines Bereichs des Isolierfilms, der dem Aus richtungsmarkierungsbereich und dem ersten Schaltungserzeu gungsbereich entspricht, gebildet wird.

Gemäß einer dritten vorteilhaften Weiterbildung des alterna tiven erfindungsgemäßen Verfahrens umfaßt der erste Schal tungserzeugungsbereich einen aus dynamischen Speicherzellen bestehenden Bereich und der zweite Schaltungserzeugungsbe reich einen eine Peripherieschaltung zum Ansteuern der Spei cherzellen umfassenden Bereich.

Entsprechend der erfindungsgemäßen Halbleiteranordnung ist ein Niveauunterschied zwischen der Oberfläche der Ausrich tungsmarkierung und der Oberfläche des Halbleitersubstrats durch tieferes Ausbilden der Oberfläche der Ausrichtungsmar kierung als die Oberfläche des Halbleitersubstrats vorgese hen, so daß ein den Niveauunterschied zwischen der Oberfläche der Ausrichtungsmarkierung und der Oberfläche des Halbleiter substrats reflektierender weiterer Niveauunterschied auf der Oberfläche der oberen Erzeugungsschicht entsteht, wenn die obere Erzeugungsschicht auf dem die Ausrichtungsmarkierung aufweisenden Halbleitersubstrat gebildet wird. Der Niveauun terschied der oberen Erzeugungsschicht vereinfacht die Erfas sung einer Position der Ausrichtungsmarkierung, wodurch eine Halbleiteranordnung mit hoher Positionsgenauigkeit erzielt werden kann.

Entsprechend der Halbleiteranordnung gemäß der ersten Weiter bildung ist der die Ausrichtungsmarkierung gebildete Ausrich tungsmarkierungsgraben-Isolierfilm in einem unteren Abschnitt des ersten Grabens gebildet. Ein Niveauunterschied ist zwi schen der Oberfläche des Ausrichtungsmarkierungsgraben-Isolierfilms und der Oberfläche des Halbleitersubstrats durch tieferes Ausbilden des Ausrichtungsmarkierungsgraben-Isolierfilms als die Oberfläche des Halbleitersubstrats vor gesehen, so daß ein den Niveauunterschied zwischen der Ober fläche des Ausrichtungsmarkierungsgraben-Isolierfilms und der Oberfläche des Halbleitersubstrats reflektierender weiterer Niveauunterschied auf der Oberfläche der oberen Erzeugungs schicht entsteht, wenn die obere Erzeugungsschicht auf dem den Ausrichtungsmarkierungsgraben-Isolierfilm umfassenden Halb leitersubstrat gebildet wird. Dies vereinfacht die Erfassung einer Position der Ausrichtungsmarkierung und führt zu einer Halbleiteranordnung mit hoher Positionsgenauigkeit.

Darüber hinaus ergibt sich die Kantenkonfiguration in der Oberfläche des ersten Grabens als Niveauunterschied zwischen der Oberfläche der Ausrichtungsmarkierung und der Oberfläche des Halbleitersubstrats, wodurch eine Halbleiteranordnung mit hoher Positionsgenauigkeit ermöglicht wird.

Entsprechend der Halbleiteranordnung gemäß der zweiten Wei terbildung ist die Oberfläche des Elementisolationsisolier films zur Bildung eines Niveauunterschieds höher ausgebildet als die Oberfläche des Halbleitersubstrats. Wird die Steuere lektrode zum Bilden von Halbleiterelementen, die durch Anle gen einer Steuerspannung an die Steuerelektrode betrieben werden, auf dem Niveauunterschied gebildet, so wird der Grad des Niveauunterschieds festgestellt, um den Unterschied in der Austrittsdichte eines elektrischen Felds der Steuerelek trode zwischen dem Halbleitersubstrat und dem Elementisolati onsisolierfilm zu verringern. Dies führt beim Anlegen der Steuerspannung an die Steuerelektrode zu einer gleichmäßigen Verteilung des elektrischen Feld ohne Feldkonzentration.

Entsprechend der Halbleiteranordnung gemäß der dritten Wei terbildung befindet sich die Oberfläche des Ausrichtungsmar kierungsgraben-Isolierfilms über 300 nm tiefer als die Ober fläche des Halbleitersubstrats. Somit ist es relativ einfach, einen Niveauunterschied zwischen der Oberfläche des Ausrich tungsmarkierungsgraben-Isolierfilms und der Oberfläche des Halbleitersubstrats so zu bilden, daß ein den Niveauunter schied zwischen der Oberfläche des Ausrichtungsmarkierungs graben-Isolierfilms und der Oberfläche des Halbleiter substrats reflektierender weiterer Niveauunterschied auf der Oberfläche der oberen Erzeugungsschicht entsteht, wenn die obere Erzeugungsschicht auf dem den Ausrichtungsmarkierungs graben-Isolierfilm aufweisenden Halbleitersubstrat gebildet wird.

Entsprechend der Halbleiteranordnung gemäß der vierten Wei terbildung ist die Flächenstruktur des ersten Grabens der Ausrichtungsmarkierung rechteckförmig, wobei die Länge seiner kurzen Seiten das Doppelte oder Mehrfache der Tiefe des er sten Grabens beträgt. Somit ist es relativ einfach, einen Ni veauunterschied zwischen der Oberfläche des Ausrichtungsmar kierungsgraben-Isolierfilms und der Oberfläche des Halblei tersubstrats bereitzustellen, so daß ein den Niveauunter schied zwischen der Oberfläche des Ausrichtungsmarkierungs graben-Isolierfilms und der Oberfläche des Halbleiter substrats reflektierender weiterer Niveauunterschied auf der Oberfläche der oberen Erzeugungsschicht entsteht, wenn die obere Erzeugungsschicht auf dem den Ausrichtungsmarkierungs graben-Isolierfilm aufweisenden Halbleitersubstrat gebildet wird.

Entsprechend der Halbleiteranordnung gemäß der fünften Wei terbildung ist die auf dem Elementerzeugungsbereich gebildete Elektrodenschicht entweder eine Metallschicht oder eine Me tallkomponentenschicht. Somit ist unmöglich, ein Bild des in dem Ausrichtungsmarkierungsgraben unterhalb der Elektroden schicht gebildeten Isolierfilms zu erkennen, wenn die Elek trodenschicht auf der gesamten Oberfläche des Elementerzeu gungsbereichs gebildet ist. Der Niveauunterschied zwischen der Oberfläche des Ausrichtungsmarkierungsgraben-Isolierfilms und der Oberfläche des Halbleitersubstrats wird jedoch zur Oberfläche der darauf gebildeten Elektrodenschicht übertra gen, wodurch die Erfassung einer Position der Ausrichtungs markierung vereinfacht und eine hochgenaue Musterbildung der Elektrodenschicht entsprechend der Ausrichtungsmarkierung er möglicht wird.

Entsprechend der Halbleiteranordnung gemäß der sechsten Wei terbildung ist der Boden des ersten Grabens zum Erzeugen ei nes Niveauunterschieds tiefer ausgebildet als die Oberfläche des Halbleitersubstrats, so daß ein den Niveauunterschied zwischen dem Boden des ersten Grabens und der Oberfläche des Halbleitersubstrats reflektierender weiterer Niveauunter schied auf der Oberfläche der oberen Erzeugungsschicht ent steht, wenn die obere Erzeugungsschicht auf dem den ersten Graben aufweisenden Halbleitersubstrat gebildet wird. Dies vereinfacht die Erfassung einer Position der Ausrichtungsmar kierung, was zu einer Halbleiteranordnung mit hoher Positi onsgenauigkeit führt.

Entsprechend dem erfindungsgemäßen Herstellungsverfahren der Halbleiteranordnung wird die Oberfläche der Ausrichtungsmar kierung zum Erzeugen eines Niveauunterschieds tiefer ausge bildet als die Oberfläche des Halbleitersubstrats, so daß der Niveauunterschied zwischen der Oberfläche der Ausrichtungs markierung und der Oberfläche des Halbleitersubstrats zu der darauf gebildeten Elektrodenschicht übertragen wird. Dies vereinfacht die Erfassung einer Position der Ausrichtungsmar kierung in dem Schritt (h) und ermöglicht eine hochgenaue Mu sterbildung der Elektrodenschicht entsprechend der Ausrich tungsmarkierung.

Entsprechend dem Herstellungsverfahren gemäß der ersten Wei terbildung wird die Oberfläche des Ausrichtungsmarkierungs graben-Isolierfilms als Teil der Ausrichtungsmarkierung zum Erzeugen eines Niveauunterschieds tiefer ausgebildet als die Oberfläche des Halbleitersubstrats, so daß ein den Niveauun terschied zwischen der Oberfläche des Ausrichtungsmarkie rungsgraben-Isolierfilms und der Oberfläche des Halbleiter substrats reflektierender weiterer Niveauunterschied auf der Oberfläche der darauf gebildeten Elektrodenschicht bereitge stellt wird. Somit kann der Niveauunterschied der Elektroden schicht als Ausrichtungsmarkierung definiert werden.

Entsprechend dem Herstellungsverfahren gemäß der zweiten Wei terbildung wird der Boden des ersten Grabens zum Erzeugen ei nes Niveauunterschieds tiefer ausgebildet als die Oberfläche des Halbleitersubstrats, so daß ein den Niveauunterschied zwischen dem Boden des ersten Grabens und der Oberfläche des Halbleitersubstrats reflektierender weiterer Niveauunter schied auf der Oberfläche der darauf gebildeten Elektroden schicht bereitgestellt wird. Der Niveauunterschied der Elek trodenschicht kann als Ausrichtungsmarkierung definiert wer den.

Entsprechend dem Herstellungsverfahren gemäß der dritten Wei terbildung umfaßt der Elementerzeugungsbereich den ersten Schaltungserzeugungsbereich für die Elementisolation in dem relativ schmalen ersten Schaltungsgraben und den zweiten Schaltungserzeugungsbereich für die Elementisolation in dem relativ breiten zweiten Schaltungsgraben.

Da der auf dem relativ schmalen ersten Schaltungsgraben ge bildete Isolierfilm naturgemäß dicker ist als der auf dem re lativ breiten zweiten Schaltungsgraben gebildete Isolierfilm, muß auf dem ersten Schaltungserzeugungsbereich mehr Isolier film entfernt werden als auf dem zweiten Schaltungserzeu gungsbereich. Daher ist ein weiterer Schritt zum selektiven Entfernen des Isolierfilms auf dem ersten Schaltungserzeu gungsbereich erforderlich.

In dem Schritt (d) werden die Isolierfilme auf dem ersten Schaltungserzeugungsbereich und dem Ausrichtungsmarkierungs bereich zum Erzeugen der Ausrichtungsmarkierung ohne zusätz liche Schritte gleichzeitig entfernt. In der Ausrichtungsmar kierung ist ein Niveauunterschied zwischen der Oberfläche der Ausrichtungsmarkierung und der Oberfläche des Halbleiter substrats vorhanden, der auf die darauf gebildete Elektroden schicht übertragen wird.

Entsprechend dem Herstellungsverfahren gemäß der vierten Wei terbildung ist es möglich, eine Musterbildung der Elektroden schicht der dynamischen Speicherzellen mit hoher Genauigkeit zu erzielen, da der erste Schaltungserzeugungsbereich einen aus dynamischen Speicherzellen bestehenden Bereich umfaßt.

Entsprechend dem alternativen erfindungsgemäßen Herstellungs verfahren wird die Oberfläche des Ausrichtungsmarkierungsgra ben-Isolierfilms als Teil der Ausrichtungsmarkierung tiefer ausgebildet als die Oberfläche des Halbleitersubstrats, um einen auf die darauf gebildete Elektrodenschicht übertragenen Niveauunterschied zu erzeugen. Dies vereinfacht die Erfassung der Ausrichtungsmarkierung und ermöglicht eine hochgenaue Mu sterbildung der Elektrodenschicht entsprechend der Ausrich tungsmarkierung.

Entsprechend dem alternativen Herstellungsverfahren gemäß der ersten Weiterbildung wird der Isolierfilm unter Verwendung des auf dem Isolierfilm nicht in dem Ausrichtungsmarkierungs bereich gebildeten Schutzlackmusters als Maske in dem Schritt (d-2) entfernt. Somit wird der Niveauunterschied zwischen der Oberfläche des Ausrichtungsmarkierungsgraben-Isolierfilms und der Oberfläche des Halbleitersubstrats nach dem Schritt (d-3) auf die darauf gebildete Elektrodenschicht übertragen.

Entsprechend dem alternativen Herstellungsverfahren gemäß der zweiten Weiterbildung umfaßt der Elementerzeugungsbereich den ersten Schaltungserzeugungsbereich für die Elementisolation in dem relativ schmalen ersten Schaltungsgraben und den zwei ten Schaltungserzeugungsbereich für die Elementisolation in dem relativ breiten zweiten Schaltungsgraben.

Da der auf dem relativ schmalen ersten Schaltungsgraben ge bildete Isolierfilm naturgemäß dicker ist als der auf dem re lativ breiten zweiten Schaltungsgraben gebildete Isolierfilm, muß auf dem ersten Schaltungserzeugungsbereich mehr Isolier film entfernt werden als auf dem zweiten Schaltungserzeu gungsbereich. Daher ist ein zweiter Schritt zum selektiven Entfernen des Isolierfilms auf dem ersten Schaltungserzeu gungsbereich erforderlich.

In dem Schritt (d) werden die Isolierfilme in dem ersten Schaltungserzeugungsbereich und dem Ausrichtungsmarkierungs bereich zum Erzeugen der Ausrichtungsmarkierung ohne weitere Schritte gleichzeitig entfernt. In der Ausrichtungsmarkierung ist ein Niveauunterschied zwischen der Oberfläche der Aus richtungsmarkierung und der Oberfläche des Halbleiter substrats vorgesehen, die auf die darauf gebildete Elektro denschicht übertragen wird.

Entsprechend dem alternativen Herstellungsverfahren gemäß der dritten Weiterbildung ist es möglich, eine Musterbildung der Elektrodenschicht der dynamischen Speicherzellen mit hoher Genauigkeit durchzuführen, da der erste Schaltungserzeugungs bereich einen aus dynamischen Speicherzellen bestehenden Be reich umfaßt.

Die Erfindung wird nachfolgend anhand bevorzugter Ausfüh rungsbeispiele unter Bezugnahme auf die Zeichnungen näher er läutert. Es zeigen:

Fig. 1 einen Schnittaufbau einer Halbleiteranordnung (DRAM) nach einem ersten erfindungsgemäßen Ausführungsbeispiel,

Fig. 2 bis 8 Schnittansichten eines ersten erfindungsgemä ßen Herstellungsverfahren,

Fig. 9 eine Draufsicht einer Flächenstruktur eines Ausrich tungsmarkierungsbereichs 11A,

Fig. 10 eine Schnittansicht einer Flächenstruktur einer Spei cherzelle 11B,

Fig. 11 eine Schnittansicht einer Flächenstruktur eines Peri pherieschaltungsbereichs 11C,

Fig. 12 und 13 Schnittansichten zum Beschreiben einer Wir kung des ersten bevorzugten Ausführungsbeispiels,

Fig. 14 bis 21 Schnittansichten eines zweiten Herstel lungsverfahrens gemäß dem ersten bevorzugten Ausführungsbei spiel,

Fig. 22 einen Schnittaufbau einer Halbleiteranordnung (DRAM) nach einem zweiten bevorzugten erfindungsgemäßen Ausführungs beispiel,

Fig. 23 bis 30 Schnittansichten eines Herstellungsverfah rens gemäß dem zweiten bevorzugten Ausführungsbeispiel,

Fig. 31 einen Schnittaufbau einer Halbleiteranordnung (DRAM) nach einem dritten bevorzugten erfindungsgemäßen Ausführungs beispiel,

Fig. 32 bis 39 Schnittansichten eines Herstellungsverfah rens gemäß dem dritten bevorzugten Ausführungsbeispiel,

Fig. 40 einen Schnittaufbau einer bekannten Halbleiteranord nung (DRAM),

Fig. 41 bis 47 Schnittansichten eines Herstellungsverfah rens der bekannten Halbleiteranordnung.

1. Erstes bevorzugtes Ausführungsbeispiel 1-1. Aufbau

Fig. 1 zeigt einen Schnittaufbau einer Halbleiteranordnung nach einem ersten bevorzugten erfindungsgemäßen Ausführungs beispiel. In einem Siliziumsubstrat 1 sind Siliziumoxidfilme 2A bis 2C in entsprechenden Gräben 10A bis 10C gemäß Fig. 1 eingebettet. Im einzelnen sind der eingebettete Siliziumoxid film 2A in einem Ausrichtungsmarkierungsbereich 11A, der re lativ schmale eingebettete Siliziumoxidfilm 2B in einem Spei cherzellenbereich 11B und der relativ breite eingebettete Si liziumoxidfilm 2C in einem Peripherieschaltungsbereich 11C gebildet.

Hierbei sind die Oberflächen der in den Gräben 10B bzw. 10C eines Elementerzeugungsbereichs (Speicherzellenbereich 11B und Peripherieschaltungsbereich 11C) eingebetteten Silizium oxidfilme 2B und 2C etwas höher als oder bündig mit der Oberfläche des Halbleitersubstrats 1 ausgebildet, wogegen die Oberfläche des in dem Graben 10A eingebetteten Siliziumoxid films 2A tiefer ausgebildet ist.

In einem DRAM mit dieser Struktur gemäß dem ersten bevorzug ten Ausführungsbeispiel wird ein Niveauunterschied zwischen der Oberfläche des Siliziumoxidfilms 2A und der Oberfläche des Halbleitersubstrats dadurch bereitgestellt, daß der Sili ziumoxidfilm 2A viel tiefer als die Oberfläche des Halblei tersubstrats 1 ausgebildet wird, so daß der Niveauunterschied auf ein darauf gebildetes Gateelektrodenmaterial reflektiert oder übertragen wird.

Der Niveauunterschied des Gateelektrodenmaterial vereinfacht das Erfassen einer Ausrichtungsmarkierung bei der Musterbil dung einer Gateelektrode, wobei sowohl die Bildung eines Schutzlackmusters als auch die Musterbildung der Gateelektro de mit hoher Positionsgenauigkeit durchgeführt werden können. In diesem Fall kann eine ausreichend hohe Ausrichtungsgenau igkeit erzielt werden, wenn die Stufenhöhe zwischen dem ein gebetteten Siliziumoxidfilm 2A und dem Halbleitersubstrat 1 mehr als 30 nm beträgt.

Andererseits sind die Oberflächen der in dem Elementerzeu gungsbereich (Speicherzellenbereich 11B und Peripherieschal tungsbereich 11C) gleichzeitig mit dem eingebetteten Sili ziumoxidfilm 2A gebildeten eingebetteten Siliziumoxidfilme 2B und 2C annähernd bündig mit der Oberfläche des Halbleiter substrats 1. Somit ergibt sich in diesem Falle nicht der Nachteil, daß die Konzentration des von der Gateelektrode 14 ausgehenden elektrischen Felds zu einer Überhöhung in der Strom/Spannungs-Kennlinie eines Transistors und zu einer Er höhung der Schwellspannung und Stromstreuungen im Bereit schaftszustand führt und daß das Elektrodenmaterial zudem beim Elektrodenätzen in der Kante verbleibt und den Ertrag der Elemente verringert.

Darüber hinaus wird eine scharfe Kantenkonfiguration in der Oberfläche des Grabens 10A als Niveauunterschied zwischen der Oberfläche des Siliziumoxidfilms 2A und der Oberfläche des Halbleitersubstrats 1 übertragen, da der eingebettete Silizi umoxidfilm 2A in einem unteren Abschnitt des Grabens 10A ge bildet wird und dessen oberer Abschnitt damit vollständig freigelegt ist. Dies ermöglicht einen hochgenaue Ausrichtung.

1-2. Erstes Herstellungsverfahren

Die Fig. 2 bis 8 zeigen Schnittansichten eines Herstel lungsverfahrens des DRAM gemäß dem ersten bevorzugten Ausfüh rungsbeispiel.

Ein Siliziumoxidfilm 3 mit einer Dicke von ungefähr 10 bis 30 nm wird durch thermische Oxidation auf dem Halbleitersubstrat 1 gebildet, und ein Siliziumnitridfilm 4 mit einer Dicke von ungefähr 50 bis 250 nm wird durch ein LPCVD-Verfahren darauf abgeschieden, wie in Fig. 2 gezeigt ist. Danach werden der Siliziumnitridfilm 4 und der Siliziumoxidfilm 3 in einem durch Fotolithografie vorgegebenen vorbestimmten Bereich durch Trockenätzen entfernt, um Gräben 10 (10A bis 10C) mit einer Tiefe im Bereich von 200 bis 500 nm in dem Halbleiter substrat 1 zu bilden. Im einzelnen werden ein relativ breiter Graben 10A in dem Ausrichtungsmarkierungsbereich 11A, ein re lativ schmaler Graben in dem Speicherzellenbereich 11B und ein relativ breiter Graben 10C in dem Peripherieschaltungsbe reich 11C gebildet.

Nachdem ein Oxidfilm mit einer Dicke von 5 bis 30 nm durch thermische Oxidation in Seiten- und Bodenflächen der Gräben 10 gebildet wurde, wird der Siliziumoxidfilm 2 mit einer Dic ke im Bereich von 500 nm bis 1 µm durch das LPCVD-Verfahren darauf abgeschieden, wie in Fig. 3 gezeigt ist. Dabei ist die Filmdicke der breiten Gräben 10A und 10C proportional zu der tatsächlich entlang der Form dieser Gräben darauf abgeschie denen Menge, wogegen die Filmdicke auf dem schmalen Graben 10B dicker als die tatsächlich darauf abgeschiedene Menge ist, da der Graben 10B bei der Abscheidung bereits vorzeitig durch den Siliziumoxidfilm 2 aufgefüllt wird.

Somit muß auf dem Graben 10B eine größere Menge des Silizium oxidfilms 2 entfernt werden als auf dem Graben 10C, wodurch ein weiterer Schritt zum selektiven Entfernen des Silizium oxidfilms 2 auf dem Graben 10B des Speicherzellenbereichs 11B erforderlich ist.

Um den absoluten Niveauunterschied zu verringern, wird ein Schutzlackmuster 51 gemäß Fig. 4 durch Fotolithografie ledig lich auf dem Graben 10C gebildet und der Siliziumoxidfilm 2 wird durch Trockenätzen in einer Dicke von 300 bis 500 nm entfernt. Dabei wird das Schutzlackmuster 51 nicht auf dem Graben 10A des Ausrichtungsmarkierungsbereichs 11A gebildet, obwohl der Graben 10A dieselbe Breite wie der Graben 10C auf weist. Somit werden der auf den Gräben 10B und 10A gebildete Siliziumoxidfilm 2 und ein Teil des in den Graben 10A einge füllten Siliziumoxidfilms 2 in dem Schritt gemäß Fig. 4 gleichzeitig entfernt.

Nachdem das Schutzlackmuster 51 entfernt wurde, werden der auf dem Siliziumnitridfilm 4 gebildete Siliziumoxidfilm 2 und ein Teil des in den Gräben 10A bis 10C eingefüllten Siliziu moxidfilms 2 durch das CMP-Verfahren entfernt, wie in Fig. 5 gezeigt ist. Der Siliziumoxidfilm in dem Graben 10A des Aus richtungsmarkierungsbereichs 11A ist vor dem CMP dünner als der in den Gräben 10B und 10C des Elementerzeugungsbereichs, was sich nach dem Polieren nicht ändert.

Wie in Fig. 6 dargestellt ist, wird der Siliziumnitridfilm 4 mittels Phosphorsäure und der Siliziumoxidfilm 3 und ein Teil des Siliziumoxidfilms 2 mittels Fluorwasserstoffsäure ent fernt, um einen eingebetteten Siliziumoxidfilm 2A in dem Aus richtungsmarkierungsbereich 11A, einen eingebetteten Siliziu moxidfilm 2B in dem Speicherzellenbereich 11B und einen ein gebetteten Siliziumoxidfilm 2C in dem Peripherieschaltungsbe reich 11C zu bilden, wodurch die Elementisolationsstruktur vom Grabentyp fertiggestellt ist. Während die Oberfläche der eingebetteten Oxidfilme 2B und 2C des Elementerzeugungsbe reichs (11B, 11C) nahezu bündig mit der Oberfläche des Halb leitersubstrats 1 ist, liegt die Oberfläche des in dem Graben 10A des Ausrichtungsmarkierungsbereichs 11A eingebetteten Si liziumoxidfilms 2A ungefähr 300 bis 500 nm tiefer als die Oberfläche des Halbleitersubstrats 1.

Danach wird ein Gateoxidfilm 6 mit einer Dicke von ungefähr 4 bis 10 nm durch thermische Oxidation gebildet, und danach werden ein mit Phosphor dotierter Polysiliziumfilm 7 mit ei ner Dicke von ungefähr 50 bis 150 nm und ein Wolframsilicid film 8 mit einer Dicke von ungefähr 50 bis 150 nm gemäß Fig. 7 darauf abgeschieden.

Als nächstes folgt eine Ausrichtungsverarbeitung zum Bilden eines Musters für das Überlagern einer Gateelektrode auf dem Elementisolationsbereich durch Fotolithografie, wobei eine Ausrichtungsmarkierung (eingebetteter Siliziumoxidfilm 2A) beim Erzeugungsprozeß der Elementisolationsstruktur gebildet wird. Bei der Verarbeitung werden der Wolframsilicidfilm 8 und der Polysiliziumfilm 7 durch Trockenätzen zum Erzeugen einer Gateelektrode 14 teilweise entfernt, wie in Fig. 8 ge zeigt ist.

Dabei ist die Oberfläche der eingebetteten Siliziumoxidfilme 2B und 2C des Elementerzeugungsbereichs ungefähr bündig mit der Oberfläche des Halbleitersubstrats 1 ausgebildet. Somit verbleibt das Elektrodenmaterial bei der Erzeugung der Ga teelektrode 14 kaum in den Kanten der Gräben 10B und 10C, wo durch der Ertrag der Elemente gesteigert wird.

Da eine aus dem Polysiliziumfilm 7 und dem Wolframsilicidfilm 8 bestehende Schichtstruktur nicht lichtdurchlässig ist, ist es unmöglich, bei dem Ausrichtungsprozeß eine Bildinformation des eingebetteten Siliziumoxidfilms 2A zu erkennen. Der Ni veauunterschied zwischen der Oberfläche des eingebetteten Si liziumoxidfilms 2A und der Oberfläche des Halbleitersubstrats 1 wird jedoch auf die Oberfläche des darauf zu bildenden Wolframsilicidfilms 8 übertragen, wie in Fig. 7 dargestellt ist, so daß sowohl das erste Verfahren zum Erfassen einer Markierung mittels Beugungslicht als auch das zweite Verfah ren zum Erfassen einer Markierung mittels Bilderkennung zum Erzielen eines hochgenauen Ausrichtungsmarkierungsprozesses verwendet werden können.

In gleicher Weise ist auch das erste Elektrodenmaterial zum Bilden der Gateelektrode 14 nicht lichtdurchlässig, selbst wenn es aus einer aus Polysilizium und Metall bestehenden Schichtstruktur oder aus einem Metall gebildet ist. Dies ist jedoch unerheblich, da der Niveauunterschied zwischen der Oberfläche des eingebetteten Siliziumoxidfilms 2A und der Oberfläche des Halbleitersubstrats 1 auf die Oberfläche des darauf gebildeten ersten Elektrodenmaterials übertragen wird.

Fig. 9 zeigt eine Flächenstruktur des Ausrichtungsmarkie rungsbereichs 11A. Gemäß dieser Figur ist ein rechteckiger Siliziumoxidfilm 2A in dem Ausrichtungsmarkierungsbereich 11A gebildet. Ein Schnitt entlang einer Linie A-A in dieser Figur ist in Fig. 8 dargestellt. Werden die langen und kurzen Sei ten des eingebetteten Siliziumoxidfilms 2A mit L1 bzw. L2 be zeichnet, und die Länge der kurzen Seiten L2 ist doppelt so groß wie die Tiefe des Grabens 10A, so kann ein eingebetteter Siliziumoxidfilm 2A mit der in Fig. 8 gezeigten Struktur re lativ einfach erhalten werden.

Fig. 10 zeigt eine Flächenstruktur des Speicherzellenbereichs 11B. In dieser Figur kennzeichnet das Bezugszeichen 15 einen aktiven Bereich, wobei ein Schnitt entlang einer Linie B-B in Fig. 8 dargestellt ist. Fig. 11 zeigt eine Flächenstruktur des Peripherieschaltungsbereichs 11C. Ein Schnitt entlang ei ner Linie C-C in der Figur ist in Fig. 8 gezeigt.

Nach dem vorstehend beschriebenen Prozeß erfolgt eine Stan dardverarbeitung zum Bilden einer Bitleitung, eines Kondensa tors, einer Verdrahtungsschicht aus Aluminium, und derglei chen, wodurch der DRAM fertiggestellt wird.

Folglich kann gemäß diesem bevorzugten Ausführungsbeispiel im Vergleich zu dem bekannten Herstellungsverfahren ein DRAM mit hoher Leistungsfähigkeit durch einen hochgenauen Ausrich tungsprozeß ohne weitere Schritte hergestellt werden.

1-3. Eingebetteter Siliziumoxidfilm im Elementerzeugungsbereich

Genau genommen ist die Oberfläche des eingebetteten Siliziu moxidfilms 2B (2C) des DRAM gemäß dem ersten bevorzugten Aus führungsbeispiel etwas höher als die Oberfläche des Halblei tersubstrats 1 ausgebildet, wie in Fig. 12 dargestellt ist.

Ist die Oberfläche des eingebetteten Siliziumoxidfilms 2B ge mäß Fig. 13 bündig mit der Oberfläche des Halbleitersubstrats 1 ausgebildet, so erfolgt eine Konzentration des elektrischen Felds in Kanten der Oberfläche des Grabens 10B gemäß den re präsentativen Konturlinien E1 bis E3, die vom Unterschied der Austrittsdichte des elektrischen Felds aus der Gateelektrode 14 zwischen dem Halbleitersubstrat 1 und dem eingebetteten Siliziumoxidfilm 2B abhängig ist.

Bei einer solchen Struktur des ersten bevorzugten Ausfüh rungsbeispiels wird der Niveauunterschied zwischen dem einge betteten Siliziumoxidfilm 2B und dem Halbleitersubstrat so festgelegt, daß der beim Anlegen einer Gatespannung an die Gateelektrode 14 erzeugte Unterschied der Austrittsdichte des elektrischen Feld aus der Gateelektrode 14 zwischen dem Halb leitersubstrat 1 und dem eingebetteten Siliziumoxidfilm 2B zu verringern. Dies führt zu einer gleichmäßigen Verteilung des elektrischen Felds, wie durch die repräsentativen Konturlini en E1 bis E3 in Fig. 12 angedeutet ist.

Dieser Effekt ist besonders wirksam bei den in dem relativ schmalen Graben 10B gebildeten Speicherzellenbereich 11B.

1-4. Zweites Herstellungsverfahren

Die Fig. 14 bis 21 zeigen Schnittansichten eines zweiten Herstellungsverfahrens des DRAM gemäß dem ersten bevorzugten Ausführungsbeispiel. Es folgt eine nähere Beschreibung des zweiten Herstellungsverfahrens unter Bezugnahme auf diese Fi guren.

Der in den Fig. 14 bis 17 dargestellte Prozeß entspricht dem in den Fig. 41 bis 44 gezeigten bekannten Prozeß, so daß auf eine Beschreibung verzichtet wird.

Nach dem in den Fig. 14 bis 17 gezeigten Prozeß wird ein zweites Schutzlackmuster 9 zum Abdecken des in den Speicher zellenbereich 11B und den Peripherieschaltungsbereich 11C um fassenden Elementerzeugungsbereichs gebildet, und ein oberer Abschnitt des eingebetteten Siliziumoxidfilms 2A in dem Aus richtungsmarkierungsbereich 11A wird mittels Fluorwasser stoffsäure unter Verwendung des Siliziumnitridfilms 4 als Maske entfernt, wie in Fig. 18 dargestellt ist. Bei diesem Schritt kann die Verwendung der Fluorwasserstoffsäure durch Trockenätzen ersetzt werden.

Der in den Fig. 19 bis 21 dargestellte Prozeß entspricht dem in den Fig. 6 bis 8 dargestellten ersten Herstellungs verfahren.

Obwohl das zweite Herstellungsverfahren im Vergleich zu dem ersten Herstellungsverfahren einen weiteren Prozeß aufweist, dient der in Fig. 18 gezeigte Prozeß zum Entfernen lediglich des in dem Ausrichtungsmarkierungsbereich 11A befindlichen Siliziumoxidfilms 2 und weist den Vorteil auf, daß die Stu fenhöhe zwischen dem eingebetteten Siliziumoxidfilm 2 und dem Halbleitersubstrat 1 beliebig festgelegt wird.

Weiterhin erfolgt sowohl die Bildung des Schutzlackmusters als auch das Trockenätzen zum Verringern des absoluten Ni veauunterschieds bei dem zweiten Herstellungsverfahren gemäß Fig. 16 nicht in dem Graben 10A des Ausrichtungsmarkierungs bereichs 11A. Es kann jedoch ein Trockenätzen in dem Graben 10A des Ausrichtungsmarkierungsbereichs 11A gemäß der Be schreibung des in Fig. 4 gezeigten ersten Herstellungsverfah rens durchgeführt werden, um den Siliziumoxidfilm 2 in dem Graben 10A noch tiefer als die Oberfläche des Halbleiter substrats auszubilden. In diesem Fall ergibt sich ein erhöh ter Niveauunterschied zwischen dem eingebetteten Siliziu moxidfilm 2A und dem Halbleitersubstrat 1, wodurch das Erfas sen einer Ausrichtungsmarkierung vereinfacht wird.

2. Zweites bevorzugtes Ausführungsbeispiel 2-1. Aufbau

Fig. 22 zeigt einen Schnittaufbau einer Halbleiteranordnung nach einem zweiten bevorzugten erfindungsgemäßen Ausführungs beispiel. In dem Halbleitersubstrat 1 sind die Siliziumoxid filme 2B und 2C in die Gräben 10B bzw. 10C eingebettet, wäh rend gemäß Fig. 22 kein Siliziumoxidfilm in dem Graben 10A gebildet ist. Im einzelnen werden in dem Ausrichtungsmarkie rungsbereich 11A ein vollständig freiliegender Graben 10A, in dem Speicherzellenbereich 11B ein relativ schmaler eingebet teter Siliziumoxidfilm 2B und in dem Peripherieschaltungsbe reich 11C ein relativ breiter eingebetteter Siliziumoxidfilm 2C gebildet.

Hierbei ist die Oberfläche der in die Gräben 10B bzw. 10C des Elementerzeugungsbereichs (Speicherzellenbereich 11B und Pe ripherieschaltungsbereich 11C) eingebetteten Siliziumoxidfil me 2B und 2C annähert bündig mit der Oberfläche des Halblei tersubstrats 1. Dagegen ist der Boden des Grabens 10A wesent lich tiefer als die Oberfläche des Halbleitersubstrats 1 aus gebildet.

In dem DRAM mit einer solchen Struktur gemäß dem zweiten be vorzugten Ausführungsbeispiel, wird ein Niveauunterschied auf der Oberfläche des Halbleitersubstrats durch tieferes Ausbil den der Oberfläche des eingebetteten Siliziumoxidfilms 2A als die Oberfläche des Halbleitersubstrats bereitgestellt, wobei der Niveauunterschied auf die Oberfläche der darauf zu bil denden Gateelektrode übertragen wird.

Als Resultat führt der Niveauunterschied des Gateelektroden materials zu einer Vereinfachung des Erfassens der Ausrich tungsmarkierung bei der Musterbildung der Gateelektrode, wo durch sowohl das Erzeugen eines Schutzlackmusters als auch die Musterbildung der Gateelektrode mit hoher Positionsgenau igkeit möglich sind. In diesem Fall kann eine ausreichende Genauigkeit bei der Ausrichtung erzielt werden, wenn der Ni veauunterschied zwischen dem Boden des Grabens 10A und dem Halbleitersubstrat mehr als 30 nm beträgt.

2-2. Herstellungsverfahren

Die Fig. 23 bis 30 zeigen Schnittansichten eines Herstel lungsverfahrens gemäß dem zweiten bevorzugten Ausführungsbei spiel. Es folgt eine nähere Beschreibung des Herstellungsver fahrens unter Bezugnahme auf diese Figuren.

Der in den Fig. 23 bis 26 gezeigte Prozeß entspricht dem in den Fig. 14 bis 17 gezeigten zweiten Herstellungsver fahren gemäß dem ersten bevorzugten Ausführungsbeispiel (entsprechend dem in den Fig. 41 bis 44 gezeigten bekann ten Verfahren), so daß auf eine Beschreibung verzichtet wird.

Nach dem in den Fig. 23 bis 26 gezeigten Prozeß wird ein zweites Schutzlackmuster 9 zum Bedecken des den Speicherzel lenbereich 11B und den Peripherieschaltungsbereich 11C umfas senden Elementerzeugungsbereich gebildet, und der eingebette te Siliziumoxidfilm 2A in dem Ausrichtungsmarkierungsbereich 11A wird mittels Fluorwasserstoffsäure unter Verwendung des Siliziumnitridfilms 4 als Maske vollständig entfernt, wie in Fig. 27 dargestellt ist. In diesem Schritt kann die Verwen dung der Fluorwasserstoffsäure durch Trockenätzen ersetzt werden.

Der in den Fig. 28 bis 30 gezeigte Prozeß entspricht dem unter Bezugnahme auf die Fig. 19 bis 21 beschriebenen zweiten Herstellungsverfahren des ersten bevorzugten Ausfüh rungsbeispiels (oder dem in den Fig. 6 bis 8 gezeigten er sten Herstellungsverfahren).

Gemäß dem Herstellungsverfahren des zweiten bevorzugten Aus führungsbeispiels werden sowohl das Bilden eines Schutzlack musters als auch das Trockenätzen zum Verringern des in Fig. 25 gezeigten absoluten Niveauunterschieds, die in Fig. 25 ge zeigt sind, in dem Graben 10A des Ausrichtungsmarkierungsbe reichs 11A nicht durchgeführt. Es kann jedoch ein Trockenät zen in dem Graben 10A des Ausrichtungsmarkierungsbereichs 11A durchgeführt werden, wie in dem in Fig. 4 gezeigten ersten Herstellungsverfahren des ersten bevorzugten Ausführungsbei spiels gezeigt ist, um in diesem Zustand den Siliziumoxidfilm 2 in einem zu einem gewissen Grad tieferen Abschnitt des Gra bens 10A zu bilden.

3. Drittes bevorzugtes Ausführungsbeispiel 3-1. Aufbau

Fig. 31 zeigt einen Schnittaufbau einer Halbleiteranordnung gemäß einem dritten bevorzugten erfindungsgemäßen Ausfüh rungsbeispiel. In dem Halbleitersubstrat 1 sind die Siliziu moxidfilme 2A, 2B und 2C in Gräben 13A, 10B bzw. 10C einge bettet. Im einzelnen sind der eingebettete Siliziumoxidfilm 2A in dem Ausrichtungsmarkierungsbereich 11A gebildet, der relativ schmale eingebettete Siliziumoxidfilm 2B in dem Spei cherzellenbereich 11B, und der relativ breite eingebettete Siliziumoxidfilm 2C in dem Peripherieschaltungsbereich 11C.

Die Oberfläche der in die Gräben 10B bzw. 10C des Elementer zeugungsbereichs (Speicherzellenbereich 11B und Peripherie schaltungsbereich 11C) eingebetteten Siliziumoxidfilme 2B und 2C sind nahezu bündig mit der Oberfläche des Halbleiter substrats 1 ausgebildet. Dagegen ist die Oberfläche des in den Graben 13A eingebetteten Siliziumoxidfilms 2A tiefer als die Oberfläche des Halbleitersubstrats 1 ausgebildet.

In dem DRAM mit einer solchen Struktur gemäß dem dritten be vorzugten Ausführungsbeispiel wird ein Niveauunterschied auf der Oberfläche des Halbleitersubstrats durch tieferes Ausbil den der Oberfläche des eingebetteten Siliziumoxidfilms 2A als die Oberfläche des Halbleitersubstrats bereitgestellt, wobei der Niveauunterschied auf die Oberfläche des darauf zu bil denden Gateelektrodenmaterials übertragen wird.

Als Resultat führt der Niveauunterschied auf dem Gateelektro denmaterial zu einer Vereinfachung der Erfassung der Ausrich tungsmarkierung bei der Musterbildung der Gateelektrode, wo durch sowohl das Bilden eines Schutzlackmusters als auch das Musterbilden der Gateelektrode mit hoher Positionsgenauigkeit möglich sind. In diesem Falle kann eine ausreichende Ausrich tungsgenauigkeit erzielt werden, wenn der Niveauunterschied zwischen dem eingebetteten Siliziumoxidfilm 2A und dem Halb leitersubstrat 1 30 nm beträgt.

Andererseits ist die Oberfläche der in dem Elementerzeugungs bereich (Speicherzellenbereich 11B und Peripherieschaltungs bereich 11C) gleichzeitig mit dem eingebetteten Siliziumoxid film 2A gebildeten Siliziumoxidfilme 2B und 2C nahezu bündig mit der Oberfläche des Halbleitersubstrats ausgebildet. Somit tritt in diesem Fall nicht der Nachteil auf, daß die Konzen tration des elektrischen Feld an der Gateelektrode 14 eine Überhöhung in der Strom/Spannungs-Kennlinie eines Transistors und eine Erhöhung der Schwellwertspannung und Stromstreuungen in dem Bereitschaftszustand verursacht, und daß das Elektro denmaterial zudem beim Elektrodenätzen in der Kante verbleibt und den Ertrag der Elemente verringert.

Darüber hinaus wird eine scharfe Konfiguration der Kante in der Oberfläche des Grabens 13A auf einen Niveauunterschied zwischen der Oberfläche des Siliziumoxidfilms 2A und der Oberfläche des Halbleitersubstrats 1 übertragen, da der ein gebettete Siliziumoxidfilm 2A in einem unteren Abschnitt des Grabens 13A gebildet ist und sein oberer Abschnitt damit vollständig freiliegt. Dies ermöglicht eine Ausrichtung mit hoher Genauigkeit.

3-2. Herstellungsverfahren

Die Fig. 32 bis 40 zeigen Schnittansichten eines Herstel lungsverfahrens gemäß dem dritten bevorzugten Ausführungsbei spiel. Es folgt eine nähere Beschreibung des Herstellungsver fahrens unter Bezugnahme auf diese Figuren.

Der Siliziumoxidfilm 3 wird mit einer Dicke von 10 bis 30 nm durch thermische Oxidation auf dem Halbleitersubstrat 1 ge bildet, und der Siliziumnitridfilm 4 wird durch das LPCVD-Verfahren mit einer Dicke von 50 bis 250 nm darauf abgeschie den, wie in Fig. 32 dargestellt ist. Danach werden der Sili ziumnitridfilm 4 und der Siliziumoxidfilm 3 in einem durch Fotolithografie vorgegebenen vorbestimmten Bereich durch Trockenätzen entfernt, um die Gräben 10 (10A bis 10C) mit ei ner Tiefe im Bereich von 200 bis 500 nm in dem Halbleiter substrat 1 zu bilden. Im einzelnen werden der relativ breite Graben 10A in dem Ausrichtungsmarkierungsbereich 11A gebil det, der relativ schmale Graben 10B in dem Speicherzellenbe reich 11B und der relativ breite Graben 10C in dem Periphe rieschaltungsbereich 11C.

Danach wird ein Schutzlackmuster 9 gemäß Fig. 33 zum Abdecken des Elementerzeugungsbereichs (Speicherzellenbereich 11B und Peripherieschaltungsbereich 11D) gebildet, und der in dem Ausrichtungsmarkierungsbereich 11A befindliche Graben 10A wird durch Trockenätzen um 200 bis 500 nm weiter vertieft, wobei das Schutzlackmuster 9 und der Siliziumnitridfilm 4 als Maske zur Bildung des Grabens 13A verwendet werden.

Nachdem ein Oxidfilm mit einer Dicke von 5 bis 30 nm auf den Seiten- und Bodenflächen der Gräben 13A, 10B und 10C durch thermische Oxidation gebildet wurde, wird der Siliziumoxid film 2 mit einer Dicke im Bereich von 500 nm bis 1 µm durch das LPCVD-Verfahren darauf abgeschieden, wie in Fig. 34 dar gestellt ist. Dabei ist die Oberfläche des in dem Graben 13A abgeschiedenen Siliziumoxidfilms 2 niedriger als die in den Gräben 10B und 10C, da der Graben 13A tiefer als die Gräben 10B und 10C ist.

Um den absoluten Niveauunterschied zu verringern, wird ein Schutzlackmuster 5 gemäß Fig. 35 lediglich auf den breiten Gräben 13A und 10C durch Fotolithografie gebildet, und der Siliziumoxidfilm 2 wird in einer Dicke von 300 bis 500 nm durch Trockenätzen entfernt.

Nachdem das Schutzlackmuster 5 entfernt wurde, werden der auf dem Siliziumnitridfilm 4 gebildete Siliziumoxidfilm 2 und ein Teil des in die Gräben 13A, 10B und 10C gefüllten Silizium oxidfilms 2 durch das CMP-Verfahren entfernt, wie in Fig. 36 gezeigt ist. Da die Oberfläche des Siliziumoxidfilms 2 auf dem Graben 13A des Ausrichtungsmarkierungsbereichs 11A vor dem CMP niedriger ausgebildet ist als die der Gräben 10B und 10C des Elementerzeugungsbereichs, verbleibt der Niveauunter schied auch nach dem Polieren.

Der Siliziumnitridfilm 4 wird unter Verwendung von Phosphor säure entfernt, und der Siliziumoxidfilm 3 und ein Teil des eingebetteten Oxidfilms 2 wird unter Verwendung von Fluorwas serstoffsäure entfernt, wodurch die Elementisolationsstruktur vom Grabentyp fertiggestellt wird, wie in Fig. 37 dargestellt ist. Dabei ist die Oberfläche der eingebetteten Siliziumoxid filme 2B und 2C nahezu bündig mit der Oberfläche des Halblei tersubstrats 1 ausgebildet, während die Oberfläche des in den Graben 13A des Ausrichtungsmarkierungsbereichs 11A eingebet teten Siliziumoxidfilms 2A um ungefähr 300 bis 500 nm niedri ger als die Oberfläche des Halbleitersubstrats 1 ausgebildet ist.

Danach wird gemäß Fig. 38 der Gateoxidfilm 6 mit einer Dicke von 4 bis 10 nm durch thermische Oxidation gebildet, und der mit Phosphor dotierte Polysiliziumfilm 7 mit einer Dicke von 50 bis 150 nm und der Wolframsilicidfilm 8 mit einer Dicke von 50 bis 150 nm werden darauf abgeschieden.

Als nächstes erfolgt gemäß Fig. 40 eine Ausrichtungsverarbei tung zum Erzeugen eines Musters zum Überlagern einer Gate elektrode auf dem Elementisolationsbereich durch Fotolitho grafie mit der in dem in Fig. 37 gezeigten Prozeß gebildeten Ausrichtungsmarkierung (eingebetteter Siliziumoxidfilm 2A). Bei der Verarbeitung werden der Wolframsilicidfilm 8 und der Polysiliziumfilm 7 durch Trockenätzen zum Bilden der Gate elektrode 14 teilweise entfernt.

Dabei ist die Oberfläche der eingebetteten Siliziumoxidfilme 2B und 2C nahezu bündig mit der Oberfläche des Halbleiter substrats 1 ausgebildet. Somit verbleibt bei der Bildung der Gateelektrode 14 kaum Elektrodenmaterial in den Kanten der Gräben 10B und 10C, wodurch der Ertrag der Elemente gestei gert wird.

Gemäß dem Herstellungsverfahren des dritten bevorzugten Aus führungsbeispiels werden sowohl das Bilden eines Schutzlack musters als auch das Trockenätzen zum Verringern des absolu ten Niveauunterschieds nicht in dem Graben 13A des Ausrich tungsmarkierungsbereichs 11A durchgeführt. Es kann jedoch ein Trockenätzen in dem Graben 13A des Ausrichtungsmarkierungsbe reichs 11A gemäß der Beschreibung des in Fig. 4 gezeigten er sten Herstellungsverfahrens des ersten bevorzugten Ausfüh rungsbeispiels durchgeführt werden, um die Oberfläche des Si liziumoxidfilms 2 in dem Graben 13A abzusenken. In diesem Fall erhöht sich der Niveauunterschied zwischen dem eingebet teten Siliziumoxidfilm 2A und dem Halbleitersubstrat 1, wo durch die Erfassung einer Ausrichtungsmarkierung vereinfacht wird.

Da die zu entfernende Menge des Siliziumoxidfilms 2 auf dem Graben 10B größer ist als auf dem Graben 10C, ist der in Fig. 35 gezeigte Prozeß zum selektiven Entfernen des Siliziumoxid films 2 auf dem Graben 10B des Speicherzellenbereichs 11B un verzichtbar.

D.h., der Niveauunterschied zwischen dem eingebetteten Sili ziumoxidfilm 2A und dem Halbleitersubstrat 1 kann durch gleichzeitiges Entfernen des auf den Gräben 10B und 10A ge bildeten Siliziumoxidfilms 2 und eines Teils des in den Gra ben 10A eingefüllten Siliziumoxidfilms 2 ohne weitere Schrit te erhöht werden.

4. Zusätzliche Anmerkungen

Obwohl der Siliziumoxidfilm 2 bei den Herstellungsverfahren gemäß dem ersten bis dritten bevorzugten Ausführungsbeispiel durch das LPCVD-Verfahren gebildet wird, sind auch andere Verfahren zum Bilden des Siliziumoxidfilms 2 anwendbar. In diesem Fall sollte ein Schutzlackmaskenerzeugungsbereich ge bildet werden, um den absoluten Niveauunterschied entspre chend der eingebetteten Konfiguration des Siliziumoxidfilms 2 zu verringern, da die Filmdicke des Siliziumoxidfilms 2 in Abhängigkeit der Breite der Gräben festgelegt werden muß.

Weiterhin ist das Gateelektrodenmaterial bei dem ersten bis dritten bevorzugten Ausführungsbeispiel ein geschichteter Film aus dem Polysiliziumfilm und dem Wolframsilicidfilm, wo bei der Silicidfilm auch ein anderer Silicidfilm wie bei spielsweise Titansilicid sein kann, oder durch einen Metall film wie beispielsweise Wolfram oder einen geschichteten Film aus einem Metallfilm und einem Metall-Stickstoff-Film ersetzt werden kann. In diesem Fall kann selbstverständlich dieselbe Wirkung erzielt werden. Weiterhin kann der geschichtete Film aus dem Polysiliziumfilm und dem Wolframfilm durch einen Me tallfilm ersetzt werden.

In einer Halbleiteranordnung mit einer Elementisolations struktur vom Grabentyp kann eine Ausrichtung mit hoher Genau igkeit ohne Verschlechterung der Leistungsfähigkeit der An ordnung erzielt werden. Die Oberflächen von Gräben eines ei nen Speicherzellenbereich bzw. einen Peripherieschaltungsbe reich aufweisenden Elementerzeugungsbereichs in einem Halb leitersubstrat sind nahezu bündig mit der Oberfläche des Halbleitersubstrats ausgebildet. Dagegen ist die Oberfläche eines in einen Graben eingebetteten Siliziumoxidfilms tiefer als die Oberfläche des Halbleitersubstrats ausgebildet.

Claims

1. Halbleiteranordnung mit einer Elementisolationsstruktur vom Grabentyp zur Halbleiterelementisolierung, mit:

a) einem Halbleitersubstrat (1),
b) einem auf dem Halbleitersubstrat gebildeten Ausrich tungsmarkierungsbereich (11A) mit einer Ausrichtungsmarkie rung, die zumindest einen in einem oberen Abschnitt des Halb leitersubstrats gebildeten ersten Graben (10A, 13A) aufweist, und
c) einem in dem Halbleitersubstrat gebildeten Elementerzeu gungsbereich (11B, 11C) mit einem Elementisolationsisolier film (2B, 2C) zum gegenseitigen Isolieren einer Vielzahl von Halbleiterelementen, wobei der Elementisolationsisolierfilm in einen in einem oberen Abschnitt des Halbleitersubstrats gebildeten zweiten Graben (10B, 10C) eingefüllt ist, wobei der erste und zweite Graben ungefähr dieselbe Tiefe unterhalb der Oberfläche des Halbleitersubstrats aufweisen,
d) wobei ein Niveauunterschied zwischen der Oberfläche der Ausrichtungsmarkierung und der Oberfläche des Halbleiter substrats durch tieferes Ausbilden der Oberfläche der Aus richtungsmarkierung als die Oberfläche des Halbleiter substrats vorgesehen ist, so daß ein den Niveauunterschied zwischen der Oberfläche der Ausrichtungsmarkierung und der Oberfläche des Halbleitersubstrats reflektierender anderer Niveauunterschied auf einer Oberfläche einer oberen Erzeu gungsschicht entsteht, wenn die obere Erzeugungsschicht auf dem die Ausrichtungsmarkierung aufweisenden Halbleiter substrat gebildet wird.

2. Halbleiteranordnung nach Anspruch 1, wobei die Ausrichtungsmarkierung weiterhin einen in einen un teren Abschnitt des ersten Grabens (10A) eingefüllten Aus richtungsmarkierungsgraben-Isolierfilm (2A) aufweist, und wo bei ein Niveauunterschied zwischen der Oberfläche des Aus richtungsmarkierungsgraben-Isolierfilms und der Oberfläche des Halbleitersubstrats durch tieferes Ausbilden des Ausrich tungsmarkierungsgraben-Isolierfilms als die Oberfläche des Halbleitersubstrats vorgesehen ist, so daß ein den Niveauun terschied zwischen der Oberfläche des Ausrichtungsmarkie rungsgraben-Isolierfilms und der Oberfläche des Halbleiter substrats reflektierender weiterer Niveauunterschied auf ei ner Oberfläche einer oberen Erzeugungsschicht entsteht, wenn die obere Erzeugungsschicht auf dem den Ausrichtungsmarkie rungsgraben-Isolierfilm aufweisenden Halbleitersubstrat ge bildet wird.

3. Halbleiteranordnung nach Anspruch 2,
wobei die Oberfläche des Elementisolationsisolierfilms höher als die Oberfläche des Halbleitersubstrats ausgebildet ist, und wobei die Halbleiteranordnung weiterhin umfaßt:
eine Steuerelektrode (14) zum Steuern des Betriebs der Ele mente, die auf dem den Elementisolationsisolierfilm aufwei senden Elementerzeugungsbereich gebildet sind.

4. Halbleiteranordnung nach Anspruch 2 oder 3, wobei die Oberfläche des Isolierfilms in dem Ausrichtungsmar kierungsgraben mehr als 30 nm tiefer als die Oberfläche des Halbleitersubstrats ausgebildet ist.

5. Halbleiteranordnung nach Anspruch 2, 3 oder 4, wobei der erste Graben der Ausrichtungsmarkierung eine recht eckige Flächenstruktur aufweist, wobei die Länge seiner kur zen Seiten das Doppelte oder Mehrfache der Tiefe des ersten Grabens darstellt.

6. Halbleiteranordnung nach Anspruch 2, 3, 4 oder 5, weiterhin umfassend:
eine auf dem Elementerzeugungsbereich gebildete Elektroden schicht (7, 8), wobei die Elektrodenschicht entweder eine Me tallschicht oder eine Metallkomponentenschicht aufweist.

7. Halbleiteranordnung nach Anspruch 1, wobei die Ausrichtungsmarkierung einen Graben aufweist, des sen Inneres vollständig freiliegt, wobei zwischen dem Boden des ersten Grabens und der Oberfläche des Halbleitersubstrats ein Niveauunterschied durch tieferes Ausbilden des Bodens des ersten Grabens als die Oberfläche des Halbleitersubstrats be reitgestellt ist, so daß ein den Niveauunterschied zwischen dem Boden des ersten Grabens und der Oberfläche des Halblei tersubstrats reflektierender Niveauunterschied auf einer Oberfläche einer oberen Erzeugungsschicht entsteht, wenn die obere Erzeugungsschicht auf dem den ersten Graben aufweisen den Halbleitersubstrat gebildet wird.

8. Herstellungsverfahren für eine Halbleiteranordnung mit einer Elementisolationsstruktur vom Grabentyp, umfassend die Schritte:

a) Bereitstellen eines Halbleitersubstrats (1) mit einem Ausrichtungsmarkierungsbereich (11A) und einem Elementerzeu gungsbereich (11B, 11C),
b) zeitgleiches Bilden erster und zweiter Gräben (10A, 10B, 10C; 12A, 10B, 10C) in oberen Abschnitten des Ausrichtungs markierungsbereichs bzw. des Elementerzeugungsbereichs des Halbleitersubstrats, wobei der erste und zweite Graben nahezu dieselbe Tiefe unterhalb der Oberfläche des Halbleiter substrats aufweisen,
c) Bilden eines Isolierfilms (2) auf der gesamten Oberflä che des Halbleitersubstrats,
d) Bilden eines Schutzlackmusters (5; 51) auf dem Isolier film, mit Ausnahme zumindest eines Bereichs des Isolierfilms, der dem Ausrichtungsmarkierungsbereich entspricht,
e) Entfernen des Isolierfilms unter Verwendung des Schutz lackmusters als Maske,
f) weiteres Entfernen des Isolierfilms, nachdem das Schutz lackmuster entfernt wurde, so daß lediglich der in dem zwei ten Graben eingebettete Isolierfilm verbleibt, wobei der er ste Graben nach dem Schritt (f) als Ausrichtungsmarkierung definiert wird,
g) Bilden einer Elektrodenschicht (7, 8) auf der gesamten Oberfläche des Halbleitersubstrats, und
h) Erkennen einer Position der Ausrichtungsmarkierung zum Definieren der Elektrodenschicht auf dem Elementerzeugungsbe reich, wobei ein Niveauunterschied zwischen der Oberfläche der Ausrichtungsmarkierung und der Oberfläche des Halbleiter substrats durch tieferes Ausbilden der Oberfläche der Aus richtungsmarkierung als die Oberfläche des Halbleiter substrats bereitgestellt wird, so daß ein den Niveauunter schied zwischen der Oberfläche der Ausrichtungsmarkierung und der Oberfläche des Halbleitersubstrats reflektierender ande rer Niveauunterschied auf der Oberfläche der Elektroden schicht entsteht, wenn die Elektrodenschicht auf dem die Aus richtungsmarkierung aufweisenden Halbleitersubstrat gebildet wird.

9. Herstellungsverfahren nach Anspruch 8, wobei der Schritt (e) einen Schritt des Entfernens eines Teils des auf dem ersten Graben befindlichen Isolierfilms um faßt, wobei der Schritt (f) so durchgeführt wird, daß der Isolierfilm in einem unteren Abschnitt des ersten Grabens verbleibt, wobei die Ausrichtungsmarkierung sowohl durch den ersten Graben als auch einen in einem unteren Abschnitt des ersten Grabens gebildeten Ausrichtungsmarkierungsgraben-Isolierfilm (2A) gebildet wird, und wobei ein Niveauunter schied zwischen der Oberfläche des Ausrichtungsmarkierungs graben-Isolierfilms und der Oberfläche des Halbleiter substrats durch tieferes Ausbilden des Ausrichtungsmarkie rungsgraben-Isolierfilms als die Oberfläche des Halbleiter substrats bereitgestellt wird, so daß ein den Niveauunter schied zwischen der Oberfläche des Ausrichtungsmarkierungs graben-Isolierfilms und der Oberfläche des Halbleiter substrats reflektierender weiterer Niveauunterschied auf ei ner Oberfläche der Elektrodenschicht entsteht, wenn die Elek trodenschicht auf dem den Ausrichtungsmarkierungsgraben-Isolierfilm aufweisenden Substrat gebildet wird.

10. Herstellungsverfahren nach Anspruch 8, wobei der Schritt (e) einen Schritt des Entfernens des gesam ten in den ersten Graben eingefügten und auf dem ersten Gra ben gebildeten Isolierfilms umfaßt, wobei die Ausrichtungs markierung lediglich durch den ersten Graben (12A) definiert wird, und wobei ein Niveauunterschied zwischen dem Boden des ersten Grabens und der Oberfläche des Halbleitersubstrats durch tieferes Ausbilden des Bodens des ersten Grabens als die Oberfläche des Halbleitersubstrats bereitgestellt wird, so daß ein den Niveauunterschied zwischen dem Boden des er sten Grabens und der Oberfläche des Halbleitersubstrats re flektierender weiterer Niveauunterschied auf der Oberfläche der Elektrodenschicht entsteht, wenn die Elektrodenschicht auf dem den ersten Graben aufweisenden Halbleitersubstrat ge bildet wird.

11. Herstellungsverfahren nach Anspruch 8, wobei der zweite Graben einen relativ schmalen ersten Schal tungsgraben (11B) und einen relativ breiten zweiten Schal tungsgraben (11C) umfaßt, wobei der Elementerzeugungsbereich einen ersten Schaltungserzeugungsbereich für die Elementiso lation in dem ersten Schaltungsgraben und einen zweiten Schaltungserzeugungsbereich für die Elementisolation in dem zweiten Schaltungsgraben aufweist, und wobei das Schutzlack muster in dem Schritt (d) auf dem Isolierfilm gebildet wird, mit Ausnahme eines Bereichs des Isolierfilms, der dem Aus richtungsmarkierungsbereich und dem ersten Schaltungserzeu gungsbereich entspricht.

12. Herstellungsverfahren nach Anspruch 11, wobei der erste Schaltungserzeugungsbereich einen aus dynami schen Speicherzellen bestehenden Bereich und der zweite Schaltungserzeugungsbereich einen eine Peripherieschaltung zum Ansteuern der Speicherzellen bildenden Bereich umfassen.

13. Herstellungsverfahren für eine Halbleiteranordnung mit einer Elementisolationsstruktur vom Grabentyp, mit den Schritten:

(a) Bereitstellen eines Halbleitersubstrats (1) mit einem Ausrichtungsmarkierungsbereich (11A) und einem Elementerzeu gungsbereich (11B, 11c),
(b) Bilden eines ersten und zweiten Grabens (13A, 10B, 10C) in oberen Abschnitten des Ausrichtungsmarkierungsbereichs bzw. des Elementerzeugungsbereichs, wobei die Tiefe des er sten Grabens (13A) ausgehend von der Oberfläche des Halblei tersubstrats tiefer als die Tiefe des zweiten Grabens (10B, 10C) ist,
(c) Bilden eines Isolierfilms (2) auf der gesamten Oberflä che des Halbleitersubstrats,
(d) Entfernen des Isolierfilms, so daß ein Ausrichtungsmar kierungsgraben-Isolierfilm (2A) in einem unteren Abschnitt des ersten Grabens und der in dem zweiten Graben eingebettete Isolierfilm (2B, 2C) verbleiben, wobei sowohl der erste Gra ben als auch der Ausrichtungsmarkierungsgraben-Isolierfilm nach dem Schritt (d) als Ausrichtungsmarkierungen definiert werden,
(e) Bilden einer Elektrodenschicht (7, 8) auf der gesamten Oberfläche des Halbleitersubstrats, und
(f) Erkennen von Positionen der Ausrichtungsmarkierungen, um die Elektrodenschicht auf dem Elementerzeugungsbereich zu de finieren, wobei ein Niveauunterschied zwischen der Oberfläche des Ausrichtungsmarkierungsgraben-Isolierfilms und der Ober fläche des Halbleitersubstrats durch tieferes Ausbilden des Ausrichtungsmarkierungsgraben-Isolierfilms als die Oberfläche des Halbleitersubstrats bereitgestellt wird, so daß eine den Niveauunterschied zwischen der Oberfläche des Ausrichtungs markierungsgraben-Isolierfilms und der Oberfläche des Halb leitersubstrats reflektierender weiterer Niveauunterschied auf der Oberfläche der Elektrodenschicht entsteht, wenn die Elektrode auf dem den Ausrichtungsmarkierungsgraben-Isolier film aufweisenden Halbleitersubstrat gebildet wird.

14. Herstellungsverfahren nach Anspruch 13, wobei der Schritt (d) weiterhin die Schritte umfaßt:

(d-1) Bilden eines Schutzlackmusters (5) auf dem Isolierfilm mit Ausnahme eines Bereichs des Isolierfilms, der dem Aus richtungsmarkierungsbereich entspricht,
(d-2) Entfernen des Isolierfilms unter Verwendung des Schutzlackmusters als Maske, und
(d-3) weiteres Entfernen des Isolierfilms, nachdem das Schutzlackmuster entfernt wurde.

15. Herstellungsverfahren nach Anspruch 14, wobei der zweite Graben einen relativ schmalen ersten Schal tungsgraben (2B) und einen relativ breiten zweiten Schal tungsgraben (2C) umfaßt, wobei der Elementerzeugungsbereich einen ersten Schaltungserzeugungsbereich (11B) für eine Ele mentisolation in dem ersten Schaltungsgraben und einen zwei ten Schaltungserzeugungsbereich (11C) für eine Elementisola tion in dem zweiten Schaltungsgraben aufweist, und wobei das Schutzlackmuster in dem Schritt (d) auf dem Isolierfilm mit Ausnahme eines Bereichs des Isolierfilms, der dem Ausrich tungsmarkierungsbereich und dem ersten Schaltungserzeugungs bereich entspricht, gebildet wird.

16. Herstellungsverfahren nach Anspruch 15, wobei der erste Schaltungserzeugungsbereich einen aus dynami schen Speicherzellen bestehenden Bereich und der zweite Schaltungserzeugungsbereich einen eine Peripherieschaltung zum Ansteuern der Speicherzellen umfassenden Bereich aufwei sen.