DE4208130C2

DE4208130C2 - Verfahren zur Herstellung einer Halbleiterspeicherzelle

Info

Publication number: DE4208130C2
Application number: DE4208130A
Authority: DE
Inventors: Young Kwan Jun
Original assignee: Goldstar Electron Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1991-03-14
Filing date: 1992-03-13
Publication date: 1996-04-11
Anticipated expiration: 2012-03-14
Also published as: JPH06216331A; DE4208130A1; JP2557592B2; US5219780A

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiterspeicherzelle und insbesondere ein Verfahren zum Verbessern der Bedeckungsgenauigkeit und zur Erhöhung der Speicherkapazität eines Kondensators mittels gleichzeitigem Ätzen eines Polysiliziumkissens und eines Polysilizium-Spei cherknotens in einem Selbstausrichtungsverfahren.

Die Fig. 3a bis 3f sind schematische Ansichten des Her stellungsverfahrens einer Halbleiterspeicherzelle mit einer gestapelten Kondensatorstruktur, wie es aus der DE-A1-39 18 924 bekannt ist.

Der herkömmliche Prozeß der Herstellung einer Halbleiter speicherzelle mit einer gestapelten Kondensatorstruktur soll anhand der Fig. 3a bis 3f beschrieben werden.

Gemäß Fig. 3a wird ein Gate 2 auf einem Substrat 1 ausgebil det und eine CVD-Siliziumoxidschicht 3 wird auf der gesamten Oberfläche abgeschieden und geätzt, um einen vergrabenen Kontakt auszubilden. Danach wird eine Siliziumnitridschicht 4 als Maske abgeschieden und mit einem Muster versehen.

Dann wird gemäß Fig. 3b eine Polysiliziumschicht auf der ge samten Oberfläche abgeschieden und strukturiert, um ein Po lysiliziumkissen 5 auszubilden.

Gemäß Fig. 3c wird eine Siliziumoxidschicht 6 mittels CVD- Verfahren abgeschieden und strukturiert, und dann wird mit tels CVD-Verfahren eine Polysiliziumschicht 7 auf der ge samten Oberfläche ausgebildet.

Danach wird wie in Fig. 3d dargestellt ist, die Polysili ziumschicht 7 mittels eines isotropen Trockenätzverfahrens bis zu ihrer Abscheidungstiefe geätzt und die Siliziumoxid schicht 6 entfernt, um einen Polysiliziumspeicherknoten zu strukturieren.

Gemäß Fig. 3e wird ein dielektrischer Film 8 ausgebildet und eine Polysiliziumschicht wieder abgeschieden und struktu riert, um einen Polysiliziumüberzug 9 auszubilden.

Auf diese Weise wird bisher der Kondensator einer Speicher zelle bestehend aus einem Polysiliziumspeicherknoten, einem dielektrischen Film und einem Zellüberzug hergestellt. Zum Abschluß wird, wie in Fig. 3f dargestellt ist, eine Isola torschicht 10 abgeschieden, die aus BPSG (Bor-Phosphor-Sili katglas) besteht und geätzt wird, um einen Kontakt auszubil den. Danach wird ein Wolframstecker 11 aufgebracht, um die Bitleitung auszubilden.

Jedoch kann bei der herkömmlichen Technik, die bei der Her stellung einer Halbleiterspeicherzelle mit einer gestapelten Kondensatorzellstruktur verwendet wird, die Bedeckungsgenau igkeit leicht in Folge einer Fehlzuordnung beeinträchtigt werden, da ein Polysiliziumkissen und ein Polysiliziumspei cherknoten entsprechend geätzt werden und der Herstellungs prozeß durch den dabei erforderlichen Maskierungsprozeß kom pliziert wird.

Aus der US-4 742 018 ist ein Verfahren zum Herstellen einer Speicherzelle mit gestapeltem Kondensator bekannt. Dieses Verfahren weist die Schritte auf: Ausbilden eines MOSFET mit einer Gateelektrode, einem Drain- und einem Sourcebereich, wobei die Drain- und Sourcebereiche in einem Halbleitersubstrat ausgebildet sind; Ausbilden einer ersten Polysiliziumschicht auf dem Halbleitersubstrat, so daß die erste Polysiliziumschicht elektrisch mit dem Drainbereich verbunden ist; Abscheiden eines ersten Isolatorfilms auf der ersten Polysiliziumschicht und Entfernen des ersten Isolatorfilms mit Ausnahme eines bestimmten Abschnitts; Abscheiden eines zweiten Polysiliziumfilms auf dem ersten Isolator, so daß die zweite Polysiliziumschicht elektrisch mit der ersten Polysiliziumschicht verbunden ist, und Entfernen der zweiten Polysiliziumschicht mit Ausnahme eines bestimmten Abschnitts; selektives Entfernen des ersten Isolatorfilms; Ausbilden eines zweiten Isolatorfilms auf den entsprechenden Oberflächen der ersten und zweiten Polysiliziumschichten; und Ausbilden einer dritten Polysiliziumschicht auf dem zweiten Isolatorfilm.

Demgegenüber liegt der Erfindung die Aufgabe zugrunde, ein solches Verfahren dahingehend zu verbessern, daß bei einer aus einer ersten Polysiliziumschicht als Bodenfläche und einer zweiten Polysiliziumschicht als Seitenwand bestehenden unteren Kondensatorelektrode beide Polysiliziumschichten in fester Relation zueinander strukturiert werden können.

Diese Aufgabe wird mit den Merkmalen der Patentansprüche ge löst.

Bei der Lösung geht die Erfindung von dem Grundgedanken aus, ein Verfahren zur Herstellung einer Halbleiterspeicherzelle, bestehend aus einem Schalttransistor und einem Kondensator, zur Verfügung zu stellen, wobei ein Polysiliziumkissen und ein Polysiliziumspeicherknoten gleichzeitig ohne Maske mit tels eines Selbstausrichtungsverfahrens strukturiert werden.

Die Vorteile der Erfindung liegen in der Verbesserung der Bedeckungsgenauigkeit, der Vereinfachung des Herstellungs prozesses und in der Erhöhung der Kondensatorspeicherkapazi tät.

Im folgenden wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1a bis 1g schematische Ansichten einer ersten erfindungsgemäßen Ausführungsform eines Herstellungs verfahrens für eine Halbleiterspeicherzelle,

Fig. 2a bis 2h schematische Ansichten einer zwei ten erfindungsgemäßen Ausführungsform eines Herstellungsver fahrens für eine Halbleiterspeicherzelle, und

Fig. 3a bis 3f schematische Ansichten des Her stellungsverfahrens einer Halbleiterspeicherzelle mit gesta pelter Kondensatorzellenstruktur im Stand der Technik.

Das erfindungsgemäße Herstellungsverfahren einer Halbleiter speicherzelle wird im einzelnen mit Bezug auf die Fig. 1a bis 1g und 2a bis 2h näher erläutert.

Gemäß Fig. 1a werden ein Feldoxid 22 und ein Gate 23 auf einem Substrat 21 mit Source-Dram-Zonen 35 ausgebildet. Eine CVD-Siliziumoxidschicht 24 (erste Isolationsschicht) und eine nachfolgend abgeschiedene Schicht eines Sili ziumnitridkissens 25 sowie einer Siliziumoxidkissenschicht 26 sind über die gesamte Oberfläche ausgebildet und werden mittels eines Photomaskierungsprozesses geätzt, um einen vergrabenen Kontakt auszubilden.

Danach wird gemäß Fig. 1b eine erste Polysiliziumschicht 27 auf der gesamten Oberfläche abgeschieden, und eine zweite Isolator schicht 28 wird aufgebracht und dann strukturiert, um eine ebene Oberfläche zu schaffen. Gemäß Fig. 1c werden dann eine zweite Polysiliziumschicht 29 und danach eine Siliziumoxid schicht 30 auf der gesamten Oberfläche abgeschieden.

Gemäß Fig. 1d wird die Siliziumoxidschicht 30 mittels eines isotropen Trockenätzverfahrens über ihrer Abscheidungstiefe zurückgeätzt und dann die freigelegte zweite Polysilizium schicht 29 über ihre Abscheidungstiefe zurückgeätzt, um gleichzeitig das Polysiliziumkissen und einen Polysilizium speicherknoten ohne Maske zu strukturieren. Dabei wird die Siliziumnitridschicht 25 als Ätzstopper verwendet.

Gemäß Fig. 1e werden die Siliziumoxidschicht 30 an einer Seitenwand und die zweite Isolatorschicht 28 mittels eines Naßätz verfahrens entfernt. Dann wird die Siliziumnitridkissen schicht 25 mittels eines Naßätzverfahrens entfernt und ein dielektrischer Film 31 ausgebildet.

Gemäß Fig. 1f wird dann eine dritte Polysiliziumschicht 32 abgeschieden und strukturiert, um einen Zellüberzug auszu bilden.

Schließlich wird, wie in Fig. 1g dargestellt ist, eine Iso latorschicht 33 aus BPSG ausgebildet und geätzt, um den Kon takt auszubilden, und dann wird eine Bitleitung 34 ausgebil det.

Die zweite erfindungsgemäße Ausführungsform wird mit Bezug auf die Fig. 2a bis 2h beschrieben.

Zuerst wird gemäß Fig. 2a ein Feldoxid 42 auf einem Substrat 41 mit Source-Drain-Zonen 56 aufgewachsen. Dann wird eine Polysiliziumschicht 43 abge schieden und strukturiert, um ein Gate auszubilden, und eine Siliziumoxidschicht 44 (erste Isolationsschicht) wird aufgebracht und strukturiert. Eine Polysiliziumschicht 45 wird aufgebracht und struktu riert, so daß nur der vorbestimmte Abschnitt übrig bleibt. Eine Bitleitung 46 und eine Siliziumoxidschicht 47 werden auf der gesamten Oberfläche ausgebildet und dann geätzt, so daß sie nur auf der strukturierten Polysiliciumschicht 45 übrig bleiben. Dann wird eine Siliciumoxidschicht 48 abge schieden und mittels eines isotropen Trockenätzverfahrens geätzt, um eine Seitenwand auszubilden.

Daraufhin werden gemäß Fig. 2b nacheinander eine dotierte erste Polysiliziumschicht 49, eine Siliziumoxidschicht 50 und eine Siliziumnitridschicht 51 auf der gesamten Oberfläche ausge bildet.

Danach werden, wie in Fig. 2c dargestellt ist, die Sili ziumoxidschicht 50 und die Siliziumnitridschicht 51 struktu riert, und eine dotierte zweite Polysiliziumschicht 52 wird auf der gesamten Oberfläche abgeschieden und mittels eines isotropen Trockenätzverfahrens geätzt, um eine seitliche Polysilizium schicht auszubilden.

Gemäß Fig. 2d wird die Siliziumnitridschicht 51 mittels eines Naßätzverfahrens entfernt.

Wie in Fig. 2e dargestellt ist, wird dann eine dotierte dritte Po lysiliziumschicht 53 abgeschieden und gemäß Fig. 2f mittels eines isotropen Trockenätzverfahrens geätzt, um das Oberteil des Polysiliziumspeicherknotens in Form einer Spitze auszu bilden.

Gemäß Fig. 2g wird die Siliziumoxidschicht 50 mittels eines Naßätzverfahrens entfernt.

Wie in Fig. 2h dargestellt ist, wird dann ein dielektrischer Film 54 eines Kondensators ausgebildet und eine vierte Polysili ziumschicht 55 abgeschieden und strukturiert, um einen Zell überzug auszubilden. Damit ist die Kondensatorzelle der Halbleiterspeicherzelle fertiggestellt.

Claims

1. Verfahren zum Herstellen einer einen Schalttransistor und einen Kondensator aufweisenden Speicherzelle mit folgenden Schritten:

a) Ausbilden eines Feldeffekttransistors mit Source-/Drain-Zonen (35) und einer Gate-Elektrode (23) in bzw. auf einem Halbleitersubstrat (21),
b) ganzflächiges Ausbilden einer ersten Isolatorschicht (24),
c) Freilegen eines Kontaktlochbereichs in der ersten Isolatorschicht (24) auf einer der Source-/Drain-Zonen (35),
d) ganzflächiges Aufbringen einer ersten Polysiliziumschicht (27),
e) Ausbilden einer zweiten Isolatorschicht (28) auf der ersten Polysiliziumschicht oberhalb des Kontaktloches,
f) ganzflächiges Aufbringen einer zweiten Polysiliziumschicht (29),
g) ganzflächiges Aufbringen einer Oxidschicht (30),
h) anisotropes Rückätzen der Oxidschicht (30) über ihre Abscheidungstiefe,
i) anisotropes Rückätzen der zweiten Polysiliziumschicht (29) über ihre Abscheidungstiefe, wobei gleichzeitig die freiliegende erste Polysiliziumschicht (27) entfernt wird,
j) Entfernen der restlichen Oxidschicht (30) und der zweiten Isolatorschicht (28),
k) Ausbilden eines dielektrischen Filmes (31) und
l) Ausbilden einer dritten Polysiliziumschicht (32).

2. Verfahren zum Herstellen einer einen Schalttransistor und einen Kondensator aufweisenden Speicherzelle mit folgenden Schritten:

a) Ausbilden eines Feldeffekttransistors mit Source-/Drain-Zonen (56) und einer Gate-Elektrode (43) in bzw. auf einem Halbleitersubstrat (41),
b) ganzflächiges Ausbilden einer ersten Isolationsschicht (44),
c) Freilegen eines Kontaktlochbereichs in der ersten Isolatorschicht (44) auf einer der Source-/Drain-Zonen (56),
d) ganzflächiges Aufbringen einer ersten Polysiliziumschicht (49),
e) Ausbilden einer Siliziumoxidschicht (50) und einer Siliziumnitridschicht (51),
f) Strukturieren der Siliziumoxidschicht (59) und der Siliziumnitridschicht (51) so, daß beide Schichten oberhalb des Kontaktloches verbleiben,
g) ganzflächiges Aufbringen einer zweiten Polysiliziumschicht (52),
h) anisotropes Rückätzen der zweiten Polysiliziumschicht (52), wobei gleichzeitig die freiliegende erste Polysiliziumschicht (49) entfernt wird,
i) Entfernen der Siliziumnitridschicht (51);
j) Ausbilden einer dritten Polysiliziumschicht (53) und anisotropes Trockenätzen derselben, um die Form einer Spitze auszubilden,
k) Entfernen der Siliziumoxidschicht (50),
l) Ausbilden eines dielektrischen Filmes (54) und
m) Ausbilden einer vierten Polysiliziumschicht (55).