CN117832079A - 膜层沉积方法、半导体结构及其形成方法 - Google Patents
膜层沉积方法、半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN117832079A CN117832079A CN202211199598.2A CN202211199598A CN117832079A CN 117832079 A CN117832079 A CN 117832079A CN 202211199598 A CN202211199598 A CN 202211199598A CN 117832079 A CN117832079 A CN 117832079A
- Authority
- CN
- China
- Prior art keywords
- substrate
- dielectric layer
- oxide dielectric
- film deposition
- precursor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000000151 deposition Methods 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 239000002243 precursor Substances 0.000 claims abstract description 67
- 238000006243 chemical reaction Methods 0.000 claims abstract description 62
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 23
- 238000010926 purge Methods 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000012159 carrier gas Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- HQKWYYRLEIQFJB-UHFFFAOYSA-N [SiH4].C(C)NCC.C(C)NCC Chemical compound [SiH4].C(C)NCC.C(C)NCC HQKWYYRLEIQFJB-UHFFFAOYSA-N 0.000 claims description 5
- VYIRVGYSUZPNLF-UHFFFAOYSA-N n-(tert-butylamino)silyl-2-methylpropan-2-amine Chemical compound CC(C)(C)N[SiH2]NC(C)(C)C VYIRVGYSUZPNLF-UHFFFAOYSA-N 0.000 claims description 5
- SSCVMVQLICADPI-UHFFFAOYSA-N n-methyl-n-[tris(dimethylamino)silyl]methanamine Chemical compound CN(C)[Si](N(C)C)(N(C)C)N(C)C SSCVMVQLICADPI-UHFFFAOYSA-N 0.000 claims description 5
- 125000004122 cyclic group Chemical group 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 21
- 230000014759 maintenance of location Effects 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 162
- 238000005137 deposition process Methods 0.000 description 13
- 239000003989 dielectric material Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000001351 cycling effect Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本公开涉及一种膜层沉积方法、半导体结构及其形成方法。所述膜层沉积方法包括如下步骤:放置基底于反应腔室内;传输前驱体和臭氧至所述基底的表面、并施加预设范围内的射频功率至所述反应腔室,所述前驱体与所述臭氧反应生成覆盖于所述基底表面的氧化物介质层,其中,所述预设范围为小于或者等于1000KHz。本公开提高了氧化物介质层的保型性能,确保了半导体制程工艺的顺利实施,提高了半导体制造良率,且改善了半导体结构的性能。
Description
技术领域
本公开涉及半导体制造技术领域,尤其涉及一种膜层沉积方法、半导体结构及其形成方法。
背景技术
目前,半导体集成电路(IC)产业已经经历了指数式增长。IC材料和设计中的技术进步已经产生了数代IC,其中,每代IC都比前一代IC具有更小和更复杂的电路。在IC发展的过程中,功能密度(即每一芯片面积上互连器件的数量)普遍增加,几何尺寸(即使用制造工艺可以产生的最小部件)不断减小。除了IC部件变得更小和更复杂之外,在其上制造IC的晶圆变得越来越大,提高半导体器件的集成度已成为当前发展的重要方向。
氧化物介质材料是半导体制造过程中一种重要的绝缘介质材料,由于其具有极其稳定的化学性质,被广泛应用于集成电路的制造工艺中。氧化物介质材料通常采用膜层沉积工艺形成。但是,在膜层沉积工艺实施过程中,沉积形成的氧化物介质材料形貌与预设形貌之间的差异较大,即所述氧化物介质材料的保型性较差,从而影响了后续工艺的顺利实施,例如影响以氧化物介质材料作为掩膜层的刻蚀工艺的顺利进行。
因此,如何提高通过膜层沉积工艺形成的氧化物介质材料的保型性能,从而确保半导体制程工艺的顺利实施,改善半导体结构的性能,是当前亟待解决的技术问题。
发明内容
本公开提供一种膜层沉积方法、半导体结构及其形成方法,用于提高通过膜层沉积工艺形成的氧化物介质材料的保型性能,从而确保半导体制程工艺的顺利实施,改善半导体结构的制造良率,提高半导体结构的性能。
根据一些实施例,本公开提供了一种膜层沉积方法,包括如下步骤:
放置基底于反应腔室内;
传输前驱体和臭氧至所述基底的表面、并施加预设范围内的射频功率至所述反应腔室,所述前驱体与所述臭氧反应生成覆盖于所述基底表面的氧化物介质层,其中,所述预设范围为小于或者等于1000KHz。
在一些实施例中,所述预设范围为50KHz~1000KHz。
在一些实施例,传输前驱体和臭氧至所述基底的表面、并施加预设范围内的射频功率至所述反应腔室的具体步骤包括:
执行至少一次如下循环步骤,直至于所述基底上形成预设厚度的所述氧化物介质层:
传输前驱体至所述基底的表面,形成吸附于所述基底表面的前驱层;
传输臭氧至所述基底的表面并施加预设范围内的射频功率至所述反应腔室,所述前驱层与所述臭氧反应生成所述氧化物介质层,并以所述基底和形成的氧化物介质层共同作为下一次循环步骤的基底。
在一些实施例,传输臭氧至所述基底的表面并施加预设范围内的射频功率至所述反应腔室之前,还包括如下步骤:
判断所述前驱体持续传输至所述基底的表面的时间是否大于或者等于第一预设时间,若是,则停止传输所述前驱体;
采用吹扫气体对所述反应腔室进行吹扫。
在一些实施例,所述第一预设时间为0.1秒~1秒。
在一些实施例,传输臭氧至所述基底的表面并施加预设范围内的射频功率至所述反应腔室的具体步骤包括:
传输臭氧和载气至所述基底的表面,其中,所述臭氧与所述载气的气体流量比为(1:1)~(1:15)。
在一些实施例,所述载气和所述吹扫气体的气体种类相同。
在一些实施例,传输臭氧至所述基底的表面并施加预设范围内的射频功率至所述反应腔室的具体步骤包括:
施加预设范围内的射频功率至所述反应腔室并持续第二预设时间,其中,所述第二预设时间为0.1秒~0.5秒。
在一些实施例,所述前驱体为硅源前驱体,所述氧化物介质层为二氧化硅层。
在一些实施例,所述硅源前驱体为双(二乙基酰胺)硅烷、四(二甲胺基)硅烷、双(叔丁基氨基)硅烷中的任一种或者两种以上的组合。
根据另一些实施例,本公开还提供了一种半导体结构的形成方法,包括如下步骤:
提供基底;
采用如上任一项所述膜层沉积方法形成图案化的所述氧化物介质层于所述基底上;
以所述氧化物介质层为掩膜刻蚀所述基底。
在一些实施例,所述基底的顶面上形成有半导体层,所述半导体层中具有沿第一方向贯穿所述半导体层的第一沟槽,所述第一方向与所述基底的顶面垂直;采用如上任一项所述膜层沉积方法形成图案化的所述氧化物介质层于所述基底上的具体步骤包括:
采用如上任一项所述膜层沉积方法形成仅覆盖所述第一沟槽侧壁的所述氧化物介质层;
去除所述半导体层,形成暴露所述基底的第二沟槽。
在一些实施例,所述半导体层中包括沿第二方向间隔排布的多个所述第一沟槽;采用如上任一项所述膜层沉积方法形成仅覆盖所述第一沟槽侧壁的所述氧化物介质层的具体步骤包括:
采用如上任一项所述膜层沉积方法形成覆盖所述半导体层的顶面和所述第一沟槽的侧壁的所述氧化物介质层;
去除所述半导体层的顶面上的所述氧化物介质层,暴露所述半导体层的顶面,且仅保留覆盖于所述第一沟槽的侧壁上的所述氧化物介质层。
在一些实施例,以所述氧化物介质层为掩膜刻蚀所述基底的具体步骤包括:
沿所述第一沟槽和所述第二沟槽刻蚀所述基底。
根据又一些实施例,本公开还提供了一种半导体结构,包括:
基底;
氧化物介质层,位于所述基底上,所述氧化物介质层采用如上任一项所述的膜层沉积方法形成。
本公开一些实施例提供了一种膜层沉积方法、半导体结构及其形成方法,通过采用臭氧与前驱体作为生成氧化物介质层的反应物,从而能够使得化学反应能够在预设范围内的射频功率下顺利进行,且所述预设范围为小于或者等于1000KHz的低射频功率范围,使得生成的所述氧化物介质层的保型性能得到极大的提高,确保了半导体制程工艺的顺利实施,提高了半导体制造良率,且改善了半导体结构的性能。而且,由于本公开一些实施例形成的氧化物介质层的保型性提高,使得后续采用氧化物介质层作为掩膜层刻蚀其他结构层得到的刻蚀结构具有笔直和平坦的侧壁,在扩大制程窗口的同时,能够进一步改善半导体结构的制造良率。
附图说明
附图1是本公开具体实施方式中膜层沉积方法的流程图;
附图2是本公开具体实施方式的膜层沉积方法实施过程中的时序图;
附图3-附图5是本公开具体实施方式在膜层沉积方法实施过程中的主要工艺截面示意图;
附图6是本公开具体实施方式中半导体结构的形成方法流程图;
附图7-附图11是本公开具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本公开提供的膜层沉积方法、半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种膜层沉积方法,附图1是本公开具体实施方式中膜层沉积方法的流程图,附图2是本公开具体实施方式的膜层沉积方法实施过程中的时序图,附图3-附图5是本公开具体实施方式在膜层沉积方法实施过程中的主要工艺截面示意图。如图1-图5所示,所述膜层沉积方法,包括如下步骤:
步骤S11,放置基底30(参见图3)于反应腔室内;
步骤S12,传输前驱体和臭氧(O3)至所述基底30的表面、并施加预设范围内的射频功率至所述反应腔室,所述前驱体与所述臭氧反应生成覆盖于所述基底30表面的氧化物介质层50,如图5所示,其中,所述预设范围为小于或者等于1000KHz。
在一示例中,所述基底30为裸晶圆。在另一示例中,所述基底30可以包括衬底、以及位于所述衬底上的半导体层。其中,所述衬底可以为可以是但不限于硅衬底,本具体实施方式以所述衬底为硅衬底为例进行说明。在其他实施例中,所述衬底还可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述反应腔室为用于实施膜层沉积工艺的反应腔室。在一示例中,所述反应腔室为实施等离子体沉积工艺的腔室。
本具体实施方式采用所述前驱体与臭氧作为生成所述氧化物介质层50的反应物,并结合所述预设范围内的射频功率来将臭氧等离子体化,形成等离子体态的臭氧,通过等离子体态的臭氧来增强臭氧对吸附在所述基底30上的所述前驱体的轰击作用。所述预设范围为小于或者等于1000KHz,即通过采用较低的射频功率来将臭氧等离子体化,能够使得等离子体态的臭氧能够充分与所述前驱体反应,从而形成排列更为规整、更为紧密的氧化物分子,从而提高了由所述氧化物分子形成的所述氧化物介质层50的致密度,高的致密度进而提高了所述氧化物介质层的保型性能。本具体实施方式中所述的保型性能是指,所述氧化物介质层原有形貌的能力。其中,所述氧化物介质层的原有形貌是指,通过所述膜层沉积工艺形成的所述氧化物介质层的初始形貌。本具体实施方式在整个所述膜层沉积工艺形成所述氧化物介质层的过程中,所述射频功率均保持在所述预设范围内,从而使得所述膜层沉积工艺稳定的进行,提高形成的所述氧化物介质层厚度和致密度的均匀性。
本具体实施方式形成的所述氧化物介质层50可以作为半导体结构中的掩膜层、栅极介质层、隔离介质层、隔离填充层等。例如,以所述氧化物介质层50作为掩膜层,由于采用本具体实施方式提供的所述膜层沉积方法形成的所述氧化物介质层50的保型性得到了极大的提高,因此,在采用所述氧化物介质层50作为掩膜层刻蚀其他膜层时,能够提高作为掩膜层的所述氧化物介质层50与其他膜层之间的刻蚀选择比,从而使得以所述氧化物介质层50作为掩膜层在其他膜层中刻蚀得到的刻蚀图案具有更为笔直和平坦的侧壁,改善了刻蚀效果和半导体结构的制造良率。
再例如,以所述氧化物介质层作为隔离介质层,由于采用本具体实施方式提供的所述膜层沉积方法形成的所述氧化物介质层50具有高的致密度,从而能够增强所述氧化物介质层50的电性隔离效果。
本具体实施方式中射频功率的范围不宜过小,否则不能实现臭氧的等离子体化;所述射频功率的范围也不宜过大,过大的射频功率范围不利于所述氧化物介质层的致密度以及保型性能的提高。在一些实施例中,所述预设范围为50KHz~1000KHz。在一示例中,所述预设范围为50KHz~80KHz、80KHz~150KHz、150KHz~500KHz、或者500KHz~1000KHz。
本具体实施方式中的所述膜层沉积方法可以是但不限于等离子体增强原子层沉积(Plasma Enhanced Atomic Layer Deposition,PEALD)工艺。以所述膜层沉积方法为等离子体增强原子层沉积工艺为例,在一些实施例,传输前驱体和臭氧至所述基底30的表面、并施加预设范围内的射频功率至所述反应腔室的具体步骤包括:
执行至少一次如下循环步骤,直至于所述基底30上形成预设厚度的所述氧化物介质层50:
传输前驱体至所述基底30的表面,形成吸附于所述基底30表面的前驱层40,如图4所示;
传输臭氧至所述基底30的表面并施加预设范围内的射频功率至所述反应腔室,所述前驱层与所述臭氧反应生成所述氧化物介质层50,如图5所示,并以所述基底30和形成的氧化物介质层50共同作为下一次循环步骤的基底30。
具体来说,通过重复执行多次所述循环步骤,且每次所述循环步骤形成单分子层厚度的所述氧化物介质层50,从而有助于进一步提高所述氧化物介质层50内部分子排布的规整度和排布密度,从而进一步提高所述氧化物介质层50的致密度、以及保型能力。通过调整所述循环步骤的执行次数,从而灵活调整生成的所述氧化物介质层50的厚度,例如所述循环步骤执行的次数越多、生成的所述氧化物介质层50的厚度越大,以满足不同的制程需求。本具体实施方式中所述的多次是指两次以上。
举例来说,在第一次循环步骤中,先传输气态的前驱体至所述反应腔室,气态的所述前驱体吸附于所述基底30的表面,形成所述前驱层40;之后,传输臭氧至所述基底30的表面并施加预设范围内的射频功率至所述反应腔室,所述前驱层与所述臭氧反应生成一个单分子层厚度的所述氧化物介质层50。之后,进行第二次循环步骤,即:先传输气态的前驱体至所述反应腔室,气态的所述前驱体吸附于第一次循环步骤形成的所述氧化物介质层50的表面,形成所述前驱层40;之后,传输臭氧至第一次循环步骤形成的所述氧化物介质层50的表面并施加预设范围内的射频功率至所述反应腔室,所述前驱层与所述臭氧反应生成下一个单分子层厚度的所述氧化物介质层50。之后,进行第三次循环步骤,以于第二次循环步骤形成的所述氧化物介质层50之上再次形成一个单分子层厚度的所述氧化物介质层50。通过重复执行多次所述循环步骤,形成多个单分子层厚度的所述氧化物介质层共同构成预设厚度的所述氧化物介质层50。
在一些实施例,传输臭氧至所述基底30的表面并施加预设范围内的射频功率至所述反应腔室之前,还包括如下步骤:
判断所述前驱体持续传输至所述基底30的表面的时间是否大于或者等于第一预设时间,若是,则停止传输所述前驱体;
采用吹扫气体对所述反应腔室进行吹扫。
具体来说,传输气态的所述前驱体至所述反应腔室、并持续所述第一预设时间之后,停止向所述反应腔室继续通入所述前驱体,并采用吹扫气体对所述反应腔室进行气体吹扫,将所述反应腔室内吸附过饱和的所述前驱体去除,以便在单次循环步骤中形成单分子层厚度的所述氧化物介质层50。
所述第一预设时间不宜过长,否则会造成所述前驱体的浪费、进而导致所述膜层沉积工艺制造成本的升高;所述第一预设时间也不宜过短,否则所述前驱体不能在所述基底30表面达到饱和吸附。为了在确保所述前驱体在所述基底30表面达到饱和吸附的同时,不造成所述膜层沉积工艺制造成本的增加,在一些实施例,所述第一预设时间为0.1秒~1秒。
在一些实施例,传输臭氧至所述基底30的表面并施加预设范围内的射频功率至所述反应腔室的具体步骤包括:
传输臭氧和载气至所述基底的表面,其中,所述臭氧与所述载气的气体流量比为(1:1)~(1:15)。
为了进一步降低所述膜层沉积工艺的成本,且进一步提高所述反应腔室内的洁净度,在一些实施例,所述载气和所述吹扫气体的气体种类相同。在一示例中,所述载气和所述吹扫气体均为氮气或者惰性气体。本具体实施方式中所述的惰性气体是指由元素周期表中第Ⅷ族元素形成的气体。
在一些实施例,传输臭氧至所述基底30的表面并施加预设范围内的射频功率至所述反应腔室的具体步骤包括:
施加预设范围内的射频功率至所述反应腔室并持续第二预设时间,其中,所述第二预设时间为0.1秒~0.5秒。
在一些实施例,所述前驱体为硅源前驱体,所述氧化物介质层为二氧化硅层。
在一些实施例,所述硅源前驱体为双(二乙基酰胺)硅烷、四(二甲胺基)硅烷、双(叔丁基氨基)硅烷中的任一种或者两种以上的组合。
以所述前驱体为硅源前驱体、所述氧化物介质层50为二氧化硅介质层为例进行说明。如图2-图5所示,将所述基底30(如图3所示)放入所述反应腔室之后,进行第一次循环步骤C1:首先,向所述反应腔室通入所述硅源前驱体(例如双(二乙基酰胺)硅烷、四(二甲胺基)硅烷、双(叔丁基氨基)硅烷中的任一者或者两种以上的组合),并持续所述第一预设时间(例如0.1秒~1秒),形成吸附在所述基底30表面的前驱层40,如图4所示。之后,采用氦气等惰性气体或者氮气作为所述吹扫气体对所述反应腔室进行气体吹扫,去除所述反应腔室内吸附过饱和的所述硅源前驱体。接着,向所述反应腔室内通入气体流量比例为(1:1)~(1:15)的臭氧和载气(例如氦气),同时向所述反应腔室施加50KHz~1000KHz的射频功率、并持续0.1秒~0.5秒,使得等离子体态的臭氧与吸附在所述基底30表面的所述前驱层40发生反应,生成单分子层厚度的二氧化硅介质层。接着,再次采用所述吹扫气体对所述反应腔室进行气体吹扫,去除所述反应腔室内多余的臭氧和反应副产物。
之后,以所述基底30和位于所述基底30上的所述二氧化硅介质层共同作为基底,进行第二次循环步骤C2:首先,向所述反应腔室通入所述硅源前驱体(例如双(二乙基酰胺)硅烷、四(二甲胺基)硅烷、双(叔丁基氨基)硅烷中的任一者或者两种以上的组合),并持续所述第一预设时间(例如0.1秒~1秒),形成吸附在第一次循环步骤C1形成的二氧化硅介质层表面的前驱层40。之后,采用氦气等惰性气体或者氮气作为所述吹扫气体对所述反应腔室进行气体吹扫,去除所述反应腔室内吸附过饱和的所述硅源前驱体。接着,向所述反应腔室内通入气体流量比例为(1:1)~(1:15)的臭氧和载气(例如氦气),同时向所述反应腔室施加50KHz~1000KHz的射频功率、并持续0.1秒~0.5秒,使得等离子体态的臭氧与吸附在第一次循环步骤C1形成的二氧化硅介质层表面的所述前驱层40发生反应,生成下一单分子层厚度的二氧化硅介质层。接着,再次采用所述吹扫气体对所述反应腔室进行气体吹扫,去除所述反应腔室内多余的臭氧和反应副产物。之后,进行第三次循环步骤,以于第二次循环步骤C2形成的所述二氧化硅介质层之上再次形成一个单分子层厚度的所述二氧化硅介质层。通过重复执行多次所述循环步骤,形成多个单分子层厚度的所述二氧化硅介质层共同构成预设厚度的所述二氧化硅介质层。
本具体实施方式还提供了一种半导体结构的形成方法,附图6是本公开具体实施方式中半导体结构的形成方法流程图,附图7-附图11是本公开具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。本具体实施方式中所述的半导体结构可以是但不限于DRAM(Dynamic Random Access Memory,动态随机存储器)。如图6-图11所示,所述半导体结构的形成方法,包括如下步骤:
步骤S61,提供基底30;
步骤S62,采用如上任一项所述膜层沉积方法形成图案化的所述氧化物介质层50于所述基底30上;
步骤S63,以所述氧化物介质层50为掩膜刻蚀所述基底30。
具体来说,由于采用如图1所示的膜层沉积方法形成的所述氧化物介质层50的致密度增大,即增大了所述氧化物介质层50的保型性能,从而使得所述氧化物介质层50与所述基底30之间的刻蚀选择比增大,减少甚至是避免了在刻蚀所述基底30的过程中对所述氧化物介质层50造成损伤,使得于所述基底30内形成的刻蚀槽具有笔直、平坦的侧壁形貌,提高了刻蚀效果,改善了半导体结构的制造良率。
在一些实施例,所述基底30的顶面上形成有半导体层70,所述半导体层70中具有沿第一方向D1贯穿所述半导体层70的第一沟槽71,所述第一方向D1与所述基底30的顶面垂直;采用如上任一项所述膜层沉积方法形成图案化的所述氧化物介质层50于所述基底上的具体步骤包括:
采用如上任一项所述膜层沉积方法形成仅覆盖所述第一沟槽71侧壁的所述氧化物介质层50,如图9所示;
去除所述半导体层70,形成暴露所述基底30的第二沟槽100,如图10所示。
在一些实施例,所述半导体层70中包括沿第二方向D2间隔排布的多个所述第一沟槽71;采用如上任一项所述膜层沉积方法形成仅覆盖所述第一沟槽71侧壁的所述氧化物介质层50的具体步骤包括:
采用如上任一项所述膜层沉积方法形成覆盖所述半导体层70的顶面和所述第一沟槽71的侧壁的所述氧化物介质层50,如图8所示;
去除所述半导体层70的顶面上的所述氧化物介质层50,暴露所述半导体层70的顶面,且仅保留覆盖于所述第一沟槽71的侧壁上的所述氧化物介质层50,如图9所示。
为了简化所述半导体结构的制造工艺,在另一些实施例中,还可以直接通过如图1所示的膜层沉积方法沉积仅覆盖所述第一沟槽71侧壁的所述氧化物介质层50。例如,可以对所述半导体层70的顶面进行改性处理,降低所述前驱体在所述半导体层的顶面上的吸附能力,从而使得后续通过所述膜层沉积工艺形成的所述氧化物介质层50仅覆盖所述第一沟槽71的侧壁。
在一些实施例,以所述氧化物介质层50为掩膜刻蚀所述基底30的具体步骤包括:
沿所述第一沟槽71和所述第二沟槽100刻蚀所述基底30,如图11所示。
举例来说,在所述基底30上形成所述半导体层70之后,通过采用刻蚀工艺对所述半导体层70进行图案化处理,从而在所述半导体层70中形成多个沿所述第二方向D2间隔排布、且沿所述第一方向D1贯穿所述半导体层70的所述第一沟槽71,如图7所示。之后,将形成有所述半导体层70和所述第一沟槽71的所述基底30放置于所述反应腔室内,并传输所述前驱体和臭氧(O3)至所述基底30的表面、并施加预设范围内的射频功率至所述反应腔室,所述前驱体与所述臭氧反应生成覆盖于所述半导体层70的顶面和所述第一沟槽71的侧壁的所述氧化物介质层50,如图8所示。之后,可以采用化学机械研磨工艺或者刻蚀工艺去除覆盖于所述半导体层70的顶面上的所述氧化物介质层50,仅保留覆盖于所述第一沟槽71侧壁上的所述氧化物介质层50,并使得所述半导体层70的顶面暴露,如图9所示。之后,去除所述半导体层70,形成暴露所述基底30的第二沟槽100,如图10所示。接着,沿所述第一沟槽71和所述第二沟槽100向下刻蚀所述基底30,于所述基底30内形成与所述第一沟槽71的位置对应的第一刻蚀槽111、以及与所述第二沟槽100的位置对应的第二刻蚀槽112,如图11所示。
本具体实施方式中,由于采用如图1所示的膜层沉积方法形成的所述氧化物介质层50的致密度增大,即增大了所述氧化物介质层50的保型性能,从而使得所述氧化物介质层50与所述基底30之间的刻蚀选择比增大,减少甚至是避免了在沿所述第一沟槽71和所述第二沟槽100刻蚀所述基底30的过程中对所述氧化物介质层50造成损伤,使得于所述基底30内形成的所述第一刻蚀槽111和所述第二刻蚀槽112具有笔直、平坦的侧壁形貌,提高了刻蚀效果,改善了半导体结构的制造良率。
本具体实施方式还提供了一种半导体结构。本具体实施方式提供的半导体结构可以如图5所示。如图5所示,所述半导体结构,包括:
基底30;
氧化物介质层50,位于所述基底30上,所述氧化物介质层50采用如上任一项所述的膜层沉积方法形成。
其中,所述半导体结构可以是但不限于DRAM。所述氧化物介质层50可以作为所述半导体结构中的掩膜层、栅极介质层、隔离介质层、隔离填充层等。
本具体实施方式一些实施例提供了一种膜层沉积方法、半导体结构及其形成方法,通过采用臭氧与前驱体作为生成氧化物介质层的反应物,从而能够使得化学反应能够在预设范围内的射频功率下顺利进行,且所述预设范围为小于或者等于1000KHz的低射频功率范围,使得生成的所述氧化物介质层的保型性能得到极大的提高,确保了半导体制程工艺的顺利实施,提高了半导体制造良率,且改善了半导体结构的性能。而且,由于本具体实施方式一些实施例形成的氧化物介质层的保型性提高,使得后续采用氧化物介质层作为掩膜层刻蚀其他结构层得到的刻蚀结构具有笔直和平坦的侧壁,在扩大制程窗口的同时,能够进一步改善半导体结构的制造良率。
以上所述仅是本公开的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本公开原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本公开的保护范围。
Claims (15)
1.一种膜层沉积方法,其特征在于,包括如下步骤:
放置基底于反应腔室内;
传输前驱体和臭氧至所述基底的表面、并施加预设范围内的射频功率至所述反应腔室,所述前驱体与所述臭氧反应生成覆盖于所述基底表面的氧化物介质层,其中,所述预设范围为小于或者等于1000KHz。
2.根据权利要求1所述的膜层沉积方法,其特征在于,所述预设范围为50KHz~1000KHz。
3.根据权利要求1所述的膜层沉积方法,其特征在于,传输前驱体和臭氧至所述基底的表面、并施加预设范围内的射频功率至所述反应腔室的具体步骤包括:
执行至少一次如下循环步骤,直至于所述基底上形成预设厚度的所述氧化物介质层:
传输前驱体至所述基底的表面,形成吸附于所述基底表面的前驱层;
传输臭氧至所述基底的表面并施加预设范围内的射频功率至所述反应腔室,所述前驱层与所述臭氧反应生成所述氧化物介质层,并以所述基底和形成的氧化物介质层共同作为下一次循环步骤的基底。
4.根据权利要求3所述的膜层沉积方法,其特征在于,传输臭氧至所述基底的表面并施加预设范围内的射频功率至所述反应腔室之前,还包括如下步骤:
判断所述前驱体持续传输至所述基底的表面的时间是否大于或者等于第一预设时间,若是,则停止传输所述前驱体;
采用吹扫气体对所述反应腔室进行吹扫。
5.根据权利要求4所述的膜层沉积方法,其特征在于,所述第一预设时间为0.1秒~1秒。
6.根据权利要求4所述的膜层沉积方法,其特征在于,传输臭氧至所述基底的表面并施加预设范围内的射频功率至所述反应腔室的具体步骤包括:
传输臭氧和载气至所述基底的表面,其中,所述臭氧与所述载气的气体流量比为(1:1)~(1:15)。
7.根据权利要求6所述的膜层沉积方法,其特征在于,所述载气和所述吹扫气体的气体种类相同。
8.根据权利要求6所述的膜层沉积方法,其特征在于,传输臭氧至所述基底的表面并施加预设范围内的射频功率至所述反应腔室的具体步骤包括:
施加预设范围内的射频功率至所述反应腔室并持续第二预设时间,其中,所述第二预设时间为0.1秒~0.5秒。
9.根据权利要求1所述的膜层沉积方法,其特征在于,所述前驱体为硅源前驱体,所述氧化物介质层为二氧化硅层。
10.根据权利要求9所述的膜层沉积方法,其特征在于,所述硅源前驱体为双(二乙基酰胺)硅烷、四(二甲胺基)硅烷、双(叔丁基氨基)硅烷中的任一种或者两种以上的组合。
11.一种半导体结构的形成方法,其特征在于,包括如下步骤:
提供基底;
采用如权利要求1-10中任一项所述膜层沉积方法形成图案化的所述氧化物介质层于所述基底上;
以所述氧化物介质层为掩膜刻蚀所述基底。
12.据权利要求11所述的半导体结构的形成方法,其特征在于,所述基底的顶面上形成有半导体层,所述半导体层中具有沿第一方向贯穿所述半导体层的第一沟槽,所述第一方向与所述基底的顶面垂直;采用如权利要求1-10中任一项所述膜层沉积方法形成图案化的所述氧化物介质层于所述基底上的具体步骤包括:
采用如权利要求1-10中任一项所述膜层沉积方法形成仅覆盖所述第一沟槽侧壁的所述氧化物介质层;
去除所述半导体层,形成暴露所述基底的第二沟槽。
13.根据权利要求12所述的半导体结构的形成方法,其特征在于,所述半导体层中包括沿第二方向间隔排布的多个所述第一沟槽;采用如权利要求1-10中任一项所述膜层沉积方法形成仅覆盖所述第一沟槽侧壁的所述氧化物介质层的具体步骤包括:
采用如权利要求1-10中任一项所述膜层沉积方法形成覆盖所述半导体层的顶面和所述第一沟槽的侧壁的所述氧化物介质层;
去除所述半导体层的顶面上的所述氧化物介质层,暴露所述半导体层的顶面,且仅保留覆盖于所述第一沟槽的侧壁上的所述氧化物介质层。
14.根据权利要求13所述的半导体结构的形成方法,其特征在于,以所述氧化物介质层为掩膜刻蚀所述基底的具体步骤包括:
沿所述第一沟槽和所述第二沟槽刻蚀所述基底。
15.一种半导体结构,其特征在于,包括:
基底;
氧化物介质层,位于所述基底上,所述氧化物介质层采用如权利要求1-10中任一项所述的膜层沉积方法形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211199598.2A CN117832079A (zh) | 2022-09-29 | 2022-09-29 | 膜层沉积方法、半导体结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211199598.2A CN117832079A (zh) | 2022-09-29 | 2022-09-29 | 膜层沉积方法、半导体结构及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117832079A true CN117832079A (zh) | 2024-04-05 |
Family
ID=90523360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211199598.2A Pending CN117832079A (zh) | 2022-09-29 | 2022-09-29 | 膜层沉积方法、半导体结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117832079A (zh) |
-
2022
- 2022-09-29 CN CN202211199598.2A patent/CN117832079A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102627584B1 (ko) | 기판 표면 내에 형성된 오목부를 충진하기 위한 주기적 증착 방법 및 장치 | |
US9947549B1 (en) | Cobalt-containing material removal | |
JP5466756B2 (ja) | プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置 | |
US8158488B2 (en) | Method of increasing deposition rate of silicon dioxide on a catalyst | |
JP4334225B2 (ja) | 電子デバイス材料の製造方法 | |
JP2020136678A (ja) | 基材表面内に形成された凹部を充填するための方法および装置 | |
US7888217B2 (en) | Method for fabricating a gate dielectric of a field effect transistor | |
KR20100039654A (ko) | 반도체 소자의 갭필 방법 | |
US11631591B2 (en) | Methods for depositing dielectric material | |
JP7374308B2 (ja) | 誘電体材料を堆積する方法及び装置 | |
US11996296B2 (en) | Substrate processing method and substrate processing system | |
TW202236377A (zh) | 在高深寬比碳層蝕刻期間形成側壁鈍化層的非原子層沉積方法 | |
KR20210158862A (ko) | 인-시튜 원자층 증착 프로세스 | |
JPWO2004017396A1 (ja) | 半導体基体上の絶縁膜を形成する方法 | |
US7135422B2 (en) | Methods of forming a multi-layered structure using an atomic layer deposition process and methods of forming a capacitor of an integrated circuit device | |
CN117832079A (zh) | 膜层沉积方法、半导体结构及其形成方法 | |
US20220351969A1 (en) | Methods and apparatus for curing dielectric material | |
US10998223B2 (en) | Method for processing target object | |
JP2022538595A (ja) | 選択的不動態化のために標的蒸着を用いてフィーチャをエッチングするための方法 | |
TWI837174B (zh) | 沉積介電材料之方法 | |
KR101026477B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR20060027087A (ko) | 원자층 증착을 이용하여 기판 상에 하프늄 질화막을형성하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |