JP2008034624A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008034624A JP2008034624A JP2006206332A JP2006206332A JP2008034624A JP 2008034624 A JP2008034624 A JP 2008034624A JP 2006206332 A JP2006206332 A JP 2006206332A JP 2006206332 A JP2006206332 A JP 2006206332A JP 2008034624 A JP2008034624 A JP 2008034624A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- trench groove
- groove
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】トレンチ溝のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置と製造方法を提供する。
【解決手段】半導体装置は、素子分離のためのトレンチ溝105が形成された半導体基板101を備えている。トレンチ溝105の内部には、絶縁膜106a、106bとから構成される第2の絶縁膜106が埋め込まれている。トレンチ溝105の上部の内面では、第1の絶縁膜107が半導体基板101と絶縁膜106bとの間に設けられている。第1の絶縁膜107を形成する際には、トレンチ溝105の内面のうち上部のみが酸化され、トレンチ溝105のコーナー部は酸化されない。
【選択図】図1
【解決手段】半導体装置は、素子分離のためのトレンチ溝105が形成された半導体基板101を備えている。トレンチ溝105の内部には、絶縁膜106a、106bとから構成される第2の絶縁膜106が埋め込まれている。トレンチ溝105の上部の内面では、第1の絶縁膜107が半導体基板101と絶縁膜106bとの間に設けられている。第1の絶縁膜107を形成する際には、トレンチ溝105の内面のうち上部のみが酸化され、トレンチ溝105のコーナー部は酸化されない。
【選択図】図1
Description
本発明は、トランジスタ同士を電気的に絶縁する素子分離構造を有する半導体装置及びその製造方法に関する。
従来、トランジスタ同士を電気的に絶縁分離する技術としてLOCOS(Localoxidation of Silicon)分離が広く使用されてきた。しかしながら、近年、トランジスタの急激な微細化が進むにつれ、LOCOS分離では、バーズビークによるトランジスタ領域の縮小化や分離間耐圧の低下という問題が生じてきた。そこで、新たな素子分離技術としてトレンチ溝分離(トレンチ分離、STI(Shallow Trench Isoration))技術が実用化されるようになった(例えば、非特許文献1参照)。
以下、従来のSTI構造の形成方法について図9を参照して説明する。図9(a)〜(d)は、従来のSTI構造の製造方法を示す断面図である。
まず、図9(a)に示すように、例えばシリコンからなる半導体基板1上にシリコン酸化膜2、シリコン窒化膜3を順次堆積する。その後、シリコン窒化膜3上にレジスト4を形成し、リソグラフィー法によりトランジスタ形成領域のパターニングを行う。
次に、図9(b)に示す工程において、ドライエッチングによりシリコン窒化膜3をエッチングし、トランジスタ形成領域を形成する。次いで、同じくドライエッチングにより半導体基板1およびシリコン酸化膜2をエッチングし、素子分離領域となるトレンチ溝5を形成する。
続いて、図9(c)に示す工程において、形成したトレンチ溝5の内面に第1の絶縁膜7を形成する。その後、第2の絶縁膜6を半導体基板1の全面上に堆積させ、トレンチ溝5が完全に埋まるまで第2の絶縁膜6を埋め込む。ここで、第1の絶縁膜7としては、1000℃〜1200℃の高温で形成されたシリコン酸化膜がよく用いられる。また、第2の絶縁膜6としては、CVD法を用いて形成されたTEOS(Tetraethoxysilane)膜やHDP−NSG(High Density Plasma−Nondoped Silicate Glass)膜がよく用いられる。
続いて、図9(d)に示す工程において、第2の絶縁膜6をアニール処理した後、化学的機械研磨(CMP)法により、トレンチ溝5に埋め込まれた第2の絶縁膜6をシリコン窒化膜3が露出するまで研磨する。さらに、リン酸を用いてシリコン窒化膜3を除去する事によりSTI構造が形成される。
ところで、図9(c)に示す工程において、第1の絶縁膜7を形成する際には、半導体基板1のうちトレンチ溝5の内面部(以降、単に「トレンチ溝5の内面」と表記する)が酸化される。このとき、トレンチ溝5の底面のコーナー部では、トレンチ溝5の底面とトレンチ溝5の側面とからの酸化が同時に進むため、これらの酸化膜がぶつかりあうことで大きな応力が発生する。この応力は、第1の絶縁膜7が厚くなるほど、またはトレンチ溝5の幅が狭くなるほど増大する。そして、トレンチ溝5の底面のコーナー部に大きな応力が発生すると、該コーナー部から半導体基板1に結晶欠陥が起こり、素子分離特性が悪化するという問題が生じる。
この問題を解決するため、面異方性の溶解度を有する材料からなる半導体基板を用い、該半導体基板に素子分離用のトレンチ溝を形成し、その後、該半導体基板の溶解度が面異方性である性質を利用し、ウェットエッチングによってトレンチ溝のコーナー部の角度を緩和させる技術が提案されている(特許文献1参照)。この技術では、トレンチ溝のコーナー部をより緩やかな角度で形成することで、該コーナー部へのストレス集中を著しく低減させ、コーナー部における欠陥の発生を抑制させている。
B.Davari et al.、「IEDM Technical Digest」、p.92、1988 特開平7−161808号公報
B.Davari et al.、「IEDM Technical Digest」、p.92、1988
しかしながら、上記の技術ではトレンチ溝のコーナー部をより緩やかな角度に形成することが出来るが、トレンチ溝の底部には角度が約72度となる新たなコーナー部が形成される。そのため、トレンチ溝の内面を酸化した場合、新たに形成されたコーナー部の先端には、その両側からの酸化膜がぶつかりあうことで応力が発生し、該応力により結晶欠陥を誘起してしまう恐れがある。
本発明は上記の不具合を解決するためになされたものであり、トレンチ溝のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置とその製造方法を提供することを目的とする。
上記の目的を達成するため、本発明の素子分離構造を有する半導体装置は、素子分離領域となる溝が形成された半導体基板と、前記溝を埋める第1の絶縁膜と、前記溝の上部の内面に、前記半導体基板と前記第1の絶縁膜とに挟まれて形成された第2の絶縁膜とを備えている。
この構成によると、第2の絶縁膜を形成する際に溝の内面のうち上部のみが酸化され、溝の下部は酸化されていない。そのため、溝の下部が酸化されることにより生じるコーナー部への応力を低減することができる。その結果、溝のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を実現することができる。
なお、前記半導体基板はシリコン基板で構成されており、前記第2の絶縁膜はシリコン酸化物からなることが好ましい。この場合、シリコン基板内に形成された溝の内面を酸化することで、シリコン酸化物からなる第2の絶縁膜を容易に形成することができるため、素子分離構造を有する半導体装置を比較的容易に形成することが可能となる。
また、本発明の半導体装置においては、前記第1の絶縁膜は、前記溝の上部を埋める第3の絶縁膜と、前記溝の下部を埋め、前記第3の絶縁膜よりも流動性の高い材料からなる第4の絶縁膜とを有していることが好ましい。これにより、より微細な溝を有する半導体装置であっても、ボイドの発生を抑制することができ、十分な素子分離特性を示す半導体装置を提供することができる。
また、前記第1の絶縁膜は、前記溝の上部を埋める第5の絶縁膜と、前記溝の下部を埋め、前記第5の絶縁膜と同一の材料からなる第6の絶縁膜とを有していてもよい。
また、本発明の半導体装置は、前記溝の下部の内面に、前記半導体基板と前記第1の絶縁膜とに挟まれて形成された第7の絶縁膜をさらに備えていることが好ましい。この場合、前記第7の絶縁膜は、シリコン窒化物からなることがより好ましい。この構成によれば、素子分離構造を形成した後に、酸素雰囲気下にて熱処理を行う工程(例えば、ゲート酸化膜形成工程)において、酸化種の溝の底部への侵入を防ぐことができるため、酸化による溝の底部への応力の増加を抑制することができる。その結果、素子分離構造を形成した後も、十分な素子分離特性を維持し、トランジスタの特性変動を抑制することができる半導体装置を実現することができる。
また、本発明の半導体装置の製造方法は、シリコン酸化膜、シリコン窒化膜が順次形成された半導体基板内に素子分離領域となる溝を形成する工程(a)と、前記半導体基板上に第1の絶縁膜を堆積させ、前記溝に前記第1の絶縁膜を埋め込む工程(b)と、前記溝の下部に形成された部分を残して、前記第1の絶縁膜をエッチングする工程(c)と、前記溝の上部の内面に沿って、第2の絶縁膜を形成する工程(d)と、前記半導体基板上に第3の絶縁膜を堆積させ、前記溝の上部に前記第3の絶縁膜を埋め込む工程(e)と、前記シリコン窒化膜が露出するまで前記第3の絶縁膜を除去した後に、前記シリコン窒化膜を除去し、素子分離構造を形成する工程(f)とを備えている。
この製造方法によれば、工程(d)において第2の絶縁膜を形成する際に、溝の内面のうち上部のみが酸化され、溝の下部は酸化されない。したがって、酸化することにより生じる溝のコーナー部への応力を低減させることができるため、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を製造することが可能となる。
また、前記工程(f)において、前記第3の絶縁膜のエッチングレートをA、前記シリコン酸化膜のエッチングレートをBとすると、A/B≦1.2であることが好ましい。これにより、素子分離構造を形成した後、ゲート電極を形成する際に、半導体基板面に対してゲート電極が落ち込むことを抑制することができ、トレンチ溝の上端部におけるゲート絶縁膜の破壊などを防ぐことが可能となる。
また、前記第1の絶縁膜のエッチングレートが前記第3の絶縁膜のエッチングレートよりも大きいことが好ましい。さらに、前記第1の絶縁膜は、前記第3の絶縁膜よりも流動性の高い材料からなることがより好ましい。これにより、ボイドの発生を抑制しつつ第1の絶縁膜を溝に埋め込むことができ、さらに、効率よく第1の絶縁膜をエッチングすることができる。その結果、十分な素子分離特性を示す半導体装置を効率よく製造することが可能となる。
本発明の半導体装置およびその製造方法によれば、半導体基板内に素子分離のための溝が設けられており、該溝の内面の上部に絶縁膜が備えられている。絶縁膜を形成する際には、溝の内面の上部のみが酸化され、溝のコーナー部は酸化されない。したがって、溝のコーナー部のストレス集中を低減させ、酸化による該コーナー部における結晶欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を実現することが可能となる。
(第1の実施形態)
以下、本発明の第1の実施形態に係る素子分離構造を有する半導体装置および該半導体装置の製造方法について図面を参照して説明する。
以下、本発明の第1の実施形態に係る素子分離構造を有する半導体装置および該半導体装置の製造方法について図面を参照して説明する。
最初に、本実施形態の素子分離構造を有する半導体装置の構成について、図1を用いて説明する。図1は、本実施形態の半導体装置の構成を示す断面図である。
図1に示すように、本実施形態の半導体装置は、トレンチ溝105が形成され、シリコンなどからなる半導体基板101と、半導体基板101上に形成されたシリコン酸化膜102と、トレンチ溝105の上部の内面に形成された例えばシリコン酸化膜からなる第1の絶縁膜107と、トレンチ溝105の内部に形成された第2の絶縁膜106とを備えている。ここで、第2の絶縁膜106は、後述するように、それぞれ別の工程で形成された絶縁膜106aと絶縁膜106bとから構成されている。また、第1の絶縁膜107に用いられるシリコン酸化膜は、例えば酸素ラジカルによってトレンチ溝105の内面を酸化することにより形成されている。第2の絶縁膜106としては、例えばHDP−NSG(High Density Plasma−Nondoped Silicate Glass)膜が用いられる。
本実施形態の半導体装置は、素子分離のためのトレンチ溝105が形成された半導体基板101を備えている。トレンチ溝105の内部には、第2の絶縁膜106が埋め込まれ、且つ、トレンチ溝105の内面の一部には第1の絶縁膜107が形成されている。つまり、トレンチ溝105の下部の内面では、絶縁膜106aが半導体基板101と隣接して設けられており、トレンチ溝105の上部の内面では、第1の絶縁膜107が半導体基板101と絶縁膜106bとの間に設けられている。この構成によると、第1の絶縁膜107を形成する際にトレンチ溝105の内面のうち上部のみが酸化され、トレンチ溝105の下部は酸化されない。そのため、トレンチ溝105の下部が酸化されることにより生じるトレンチ溝105のコーナー部への応力を低減することができる。その結果、トレンチ溝105のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を実現することができる。
また、本実施形態の半導体装置では、トレンチ溝105の上端が酸化されることで丸められているので、トレンチ溝105の上端に加わる応力が緩和されている。
なお、本発明の半導体装置では、半導体基板はシリコン基板で構成されており、第1の絶縁膜107はシリコン酸化物からなることが好ましい。この場合、シリコン基板内に形成されたトレンチ溝105の内面を酸化することにより、シリコン酸化物からなる第1の絶縁膜107を容易に形成することができる。
なお、本実施形態の半導体装置においては、トレンチ溝105の内部に形成される第2の絶縁膜106としてHDP−NSG膜を用いたが、これに代えて、CVD(化学気相成長)法により形成される絶縁膜、またはスピンコート法で塗布された後、熱処理を行うことにより形成される絶縁膜であってもよい。
次に、本発明の第1の実施形態に係る素子分離構造を有する半導体装置の製造方法について図2を用いて説明する。図2(a)〜(g)は、本実施形態の半導体装置の製造方法を示す断面図である。
図2(a)に示す工程において、シリコンなどからなる半導体基板101上に、シリコン酸化膜102、シリコン窒化膜103を順次堆積する。その後、シリコン窒化膜103上にレジスト104を形成し、リソグラフィー法によりトランジスタ形成領域のパターニングを行う。
次に、図2(b)に示す工程において、ドライエッチングによりシリコン窒化膜103をエッチングし、トランジスタ形成領域を形成する。次いで、同じくドライエッチングによりシリコン酸化膜102および半導体基板101をエッチングし、素子分離領域となるトレンチ溝105を形成する。
続いて、図2(c)に示す工程において、半導体基板101の全面上にHDP−NSG膜などからなる絶縁膜106aを堆積させ、絶縁膜106aをトレンチ溝105に埋め込む。
続いて、図2(d)に示す工程において、化学的機械研磨(CMP)法により、トレンチ溝105に埋め込まれた絶縁膜106aを研磨して平坦化する。その後、トレンチ溝105の上部が露出するまで絶縁膜106aをドライエッチングによりエッチバックを行う。
続いて、図2(e)に示す工程において、トレンチ溝105の上部の露出面に例えばシリコン酸化膜からなる第1の絶縁膜107を形成する。このとき、酸素ラジカルを用いた1000〜1200℃の温度範囲における酸化を行うことにより、シリコン酸化膜を形成することが好ましい。この方法によれば、1000℃以上の高温で処理することで、トレンチ溝105の上端を丸めることができるため、トレンチ溝105の上端に加わる応力を緩和することができる。また、絶縁物中での拡散距離が短い酸素ラジカルを用いることにより酸素ラジカルが半導体基板101の底部にまで到達しないので、半導体基板101の底部が酸化されることを防ぐことができる。
さらに、図2(f)に示す工程において、半導体基板101の全面上に、絶縁膜106aと同じ材料で構成される絶縁膜106bを堆積させ、トレンチ溝105の上部に絶縁膜106bを埋め込む。これにより、トレンチ溝105は絶縁膜106a、106bにより完全に埋め込まれた状態となる。
最後に、図2(g)に示す工程において、絶縁膜106bを1000〜1200℃の温度範囲でアニール処理を行う。さらに、CMP法により、トレンチ溝105の上部に埋め込まれた絶縁膜106bをシリコン窒化膜103が露出するまで研磨した後、シリコン窒化膜103をリン酸を用いて除去する事により、トレンチ溝105による素子分離構造を形成することができる。
以降、ここでは省略するが、トランジスタなどの素子を形成する工程、配線工程などを経て、本実施形態の素子分離構造を有する半導体装置を製造することができる。
本実施形態の半導体装置の製造方法によれば、図2(e)に示す第1の絶縁膜107を形成する工程において、トレンチ溝105の内面のうち上部のみが酸化され、トレンチ溝105の下部は酸化されない。したがって、酸化することにより生じるトレンチ溝105のコーナー部への応力を低減させることができるため、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を製造することが可能となる。
なお、図2(d)に示す工程において、トレンチ溝105の上部を露出させる際には、CMP法によりHDP−NSG膜を研磨して平坦化した後、トレンチ溝105の上部が露出するまでHDP−NSG膜をドライエッチングによりエッチバックを行ったが、必ずしもCMP法を用いる必要はない。また、エッチバックもドライエッチングの代わりにウェットエッチングを用いて行ってもよい。
(第2の実施形態)
以下、本発明の第2の実施形態に係る素子分離構造を有する半導体装置および該半導体装置の製造方法について図面を参照して説明する。
以下、本発明の第2の実施形態に係る素子分離構造を有する半導体装置および該半導体装置の製造方法について図面を参照して説明する。
最初に、本実施形態の素子分離構造を有する半導体装置の構成について、図3を用いて説明する。図3は、本実施形態の半導体装置の構成を示す断面図である。
図3に示すように、本実施形態の半導体装置は、トレンチ溝105が形成され、シリコンなどからなる半導体基板101と、半導体基板101上に形成された例えばシリコン酸化膜102と、トレンチ溝105の下部に形成された第2の絶縁膜106と、トレンチ溝105の上部の内面に形成された例えばシリコン酸化膜からなる第1の絶縁膜107と、トレンチ溝105の上部に形成された第3の絶縁膜108とを備えている。ここで、第1の絶縁膜107に用いられるシリコン酸化膜は、例えば酸素ラジカルによってトレンチ溝105の内面を酸化することにより形成されている。また、第2の絶縁膜106としては、例えばSOG(Spin on Glass)膜が用いられ、第3の絶縁膜108としては、例えばHDP−NSG(High Density Plasma−Nondoped Silicate Glass)膜が用いられる。
本実施形態の半導体装置は、素子分離のためのトレンチ溝105が形成された半導体基板101を備えている。トレンチ溝105の下部および上部には、それぞれ第2の絶縁膜106および第3の絶縁膜108が埋め込まれ、さらにトレンチ溝105の上部の内面には、第1の絶縁膜107が形成されている。つまり、トレンチ溝105の下部の内面では、第2の絶縁膜106が半導体基板101と隣接して設けられており、トレンチ溝105の上部の内面では、第1の絶縁膜107が半導体基板101と第3の絶縁膜108との間に設けられている。この構成によると、第1の絶縁膜107を形成する際にトレンチ溝105の内面のうち上部のみが酸化され、トレンチ溝105の下部は酸化されない。そのため、トレンチ溝105の下部が酸化されることにより生じるトレンチ溝105のコーナー部への応力を低減することができる。その結果、第1の実施形態の半導体装置と同様に、トレンチ溝105のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を実現することができる。
また、本実施形態の半導体装置では、トレンチ溝105の上端が酸化されることで丸められているので、トレンチ溝105の上端に加わる応力が緩和されている。
また、本実施形態の半導体装置では、トレンチ溝105の内部に埋め込まれる絶縁膜として、第2の絶縁膜106と第3の絶縁膜108の2種類の絶縁膜が用いられており、この点において第1の実施形態の半導体装置と異なっている。ここで、第2の絶縁膜106は第3の絶縁膜108よりエッチングレートが大きく、流動性が高い材料で構成されていることが好ましい。また、第3の絶縁膜108のエッチングレートをA、シリコン酸化膜102のエッチングレートをBとしたとき、A/B≦1.2であることが好ましい。これにより、上述の効果に加えて、より微細なトレンチ溝を有する半導体装置であっても、ボイドの発生を抑制することができ、十分な素子分離特性を示す半導体装置を提供することができる。
なお、本実施形態の半導体装置では、トレンチ溝105の下部に埋め込む第2の絶縁膜106としてSOG膜を用いたが、オゾンTEOS膜、BPSG膜(Boron Phosphorus Silicon Glass)、またはスピンコート法で塗布された後、熱処理を行うことにより形成される絶縁膜を用いてもよい。
次に、本発明の第2の実施形態に係る素子分離構造を有する半導体装置の製造方法について図4を用いて説明する。図4(a)〜(g)は、本実施形態の半導体装置の製造方法を示す断面図である。
図4(a)に示す工程において、シリコンなどからなる半導体基板101上に、シリコン酸化膜102、シリコン窒化膜103を順次堆積する。その後、シリコン窒化膜103上にレジスト104を形成し、リソグラフィー法によりトランジスタ形成領域のパターニングを行う。
次に、図4(b)に示す工程において、ドライエッチングによりシリコン窒化膜103をエッチングし、トランジスタ形成領域を形成する。次いで、同じくドライエッチングによりシリコン酸化膜102および半導体基板101をエッチングし、素子分離領域となるトレンチ溝105を形成する。
続いて、図4(c)に示す工程において、半導体基板101の全面上にSOG膜などからなる第2の絶縁膜106を堆積させ、第2の絶縁膜106をトレンチ溝105に埋め込む。
続いて、図4(d)に示す工程において、CMP法により、トレンチ溝105に埋め込まれた第2の絶縁膜106を研磨して平坦化する。その後、トレンチ溝105の上部が露出するまで第2の絶縁膜106をドライエッチングによりエッチバックを行う。
続いて、図4(e)に示す工程において、トレンチ溝105の上部の露出面に例えばシリコン酸化膜からなる第1の絶縁膜107を形成する。このとき、酸素ラジカルを用いた1000〜1200℃の温度範囲における酸化を行うことにより、シリコン酸化膜を形成することが好ましい。この方法によれば、1000℃以上の高温で処理することで、トレンチ溝105の上端を丸めることができるため、トレンチ溝105の上端に加わる応力を緩和することができる。また、絶縁物中での拡散距離が短い酸素ラジカルを用いることにより酸素ラジカルが半導体基板101の底部にまで到達しないので、半導体基板101の底部が酸化されることを防ぐことができる。
さらに、図4(f)に示す工程において、半導体基板101の全面上に、HDP−NSG膜などからなる第3の絶縁膜108を堆積させ、トレンチ溝105の上部に第3の絶縁膜108を埋め込む。これにより、トレンチ溝105は第2の絶縁膜106と第3の絶縁膜108により完全に埋め込まれた状態となる。
最後に、図4(g)に示す工程において、第3の絶縁膜108を1000〜1200℃の温度範囲でアニール処理を行う。さらに、CMP法により、トレンチ溝105の上部に埋め込まれた第3の絶縁膜108をシリコン窒化膜103が露出するまで研磨した後、シリコン窒化膜103をリン酸を用いて除去する事により、トレンチ溝105による素子分離構造を形成することができる。
以降、ここでは省略するが、トランジスタなどの素子を形成する工程、配線工程などを経て、本実施形態の素子分離構造を有する半導体装置を製造することができる。
本実施形態の半導体装置の製造方法によれば、図4(e)に示す第1の絶縁膜107を形成する工程において、トレンチ溝105の内面のうち上部のみが酸化され、トレンチ溝105の下部は酸化されない。したがって、酸化することにより生じるトレンチ溝105のコーナー部への応力を低減させることができるため、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を製造することが可能となる。
また、本実施形態の半導体装置の製造方法において、第2の絶縁膜106は第3の絶縁膜108よりエッチングレートが大きく、流動性が高い材料で構成されていることが好ましい。これにより、図4(c)に示す工程において、ボイドの発生を抑制しつつ第2の絶縁膜106をトレンチ溝105に埋め込むことができ、さらに、図4(d)に示す工程において、効率よく第2の絶縁膜106をエッチングすることができる。
また、本実施形態の半導体装置の製造方法では、アニール処理後の第3の絶縁膜108のエッチングレートをA、シリコン酸化膜102のエッチングレートをBとすると、A/B≦1.2であることが好ましい。これにより、素子分離構造を形成した後、ゲート電極を形成する際に、半導体基板面に対してゲート電極が落ち込むことを抑制することができ、トレンチ溝105の上端部におけるゲート絶縁膜の破壊などを防ぐことが可能となる。
なお、図4(d)に示す工程において、トレンチ溝105の上部を露出させる際には、CMP法によりHDP−NSG膜を研磨して平坦化した後、トレンチ溝105の上部が露出するまでHDP−NSG膜をドライエッチングによりエッチバックを行ったが、必ずしもCMP法を用いる必要はない。また、エッチバックもドライエッチングの代わりにウェットエッチングを用いて行ってもよい。
(第3の実施形態)
以下、本発明の第3の実施形態に係る素子分離構造を有する半導体装置および該半導体装置の製造方法について図面を参照して説明する。
以下、本発明の第3の実施形態に係る素子分離構造を有する半導体装置および該半導体装置の製造方法について図面を参照して説明する。
最初に、本実施形態の素子分離構造を有する半導体装置の構成について、図5を用いて説明する。図5は、本実施形態の半導体装置の構成を示す断面図である。
図5に示すように、本実施形態の半導体装置は、トレンチ溝105が形成され、シリコンなどからなる半導体基板101と、半導体基板101上に形成されたシリコン酸化膜102と、トレンチ溝105の下部の内面に形成された例えばシリコン窒化膜からなる第4の絶縁膜109と、トレンチ溝105の上部の内面に形成された例えばシリコン酸化膜からなる第1の絶縁膜107と、トレンチ溝105の内部に埋め込まれて形成された第2の絶縁膜106とを備えている。ここで、第2の絶縁膜106は、後述するように、それぞれ別の工程で形成された絶縁膜106aと絶縁膜106bとから構成されている。また、第1の絶縁膜107に用いられるシリコン酸化膜は、例えば酸素ラジカルによって、トレンチ溝105の内面に設けられた第4の絶縁膜の一部を酸化することにより形成されている。また、第2の絶縁膜106としては、例えばHDP−NSG膜が用いられる。
本実施形態の半導体装置は、素子分離のためのトレンチ溝105が形成された半導体基板101を備えている。トレンチ溝105の下部の内面および上部の内面には、それぞれ第4の絶縁膜109および第1の絶縁膜107が形成され、さらにトレンチ溝105の内部には、第2の絶縁膜106が埋め込まれている。つまり、トレンチ溝105の下部では、第4の絶縁膜109が半導体基板101と絶縁膜106aとの間に設けられており、トレンチ溝105の上部では、第1の絶縁膜107が半導体基板101と絶縁膜106bとの間に設けられている。この構成によると、第1の絶縁膜107を形成する際にトレンチ溝105の内面のうち上部のみが酸化され、トレンチ溝105の下部は酸化されない。そのため、トレンチ溝105の下部が酸化されることにより生じるトレンチ溝105のコーナー部への応力を低減することができる。その結果、第1の実施形態の半導体装置と同様に、トレンチ溝105のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を実現することができる。
また、本実施形態の半導体装置は、トレンチ溝105の下部の内面にシリコン窒化膜などからなる第4の絶縁膜109を備えており、この点において第1の実施形態の半導体装置と異なっている。これにより、素子分離構造を形成した後に、酸素雰囲気下にて熱処理を行う工程(例えば、ゲート酸化膜形成工程)において、酸化種のトレンチ溝105の底部への侵入を防ぐことができるため、酸化によるトレンチ溝105の底部への応力の増加を抑制することができる。その結果、素子分離構造を形成した後も、十分な素子分離特性を維持し、トランジスタの特性変動を抑制させることができる素子分離構造を有する半導体装置を提供することができる。
また、本実施形態の半導体装置では、トレンチ溝105の上端が酸化されることで丸められているので、トレンチ溝105の上端に加わる応力が緩和されている。
なお、本実施形態の半導体装置においては、トレンチ溝105の内部に形成される第2の絶縁膜106としてHDP−NSG膜を用いたが、これに代えて、CVD法により形成される絶縁膜、またはスピンコート法で塗布された後、熱処理を行うことにより形成される絶縁膜であってもよい。
次に、本発明の第3の実施形態に係る素子分離構造を有する半導体装置の製造方法について図6を用いて説明する。図6(a)〜(g)は、本実施形態の半導体装置の製造方法を示す断面図である。
図6(a)に示す工程において、シリコンなどからなる半導体基板101上に、シリコン酸化膜102、シリコン窒化膜103を順次堆積する。その後、シリコン窒化膜103上にレジスト104を形成し、リソグラフィー法によりトランジスタ形成領域のパターニングを行う。
次に、図6(b)に示す工程において、ドライエッチングによりシリコン窒化膜103をエッチングし、トランジスタ形成領域を形成する。次いで、同じくドライエッチングによりシリコン酸化膜102および半導体基板101をエッチングし、素子分離領域となるトレンチ溝105を形成する。
続いて、図6(c)に示す工程において、トレンチ溝105の内面およびシリコン窒化膜103上に、CVD法により厚みが5nm程度の例えばシリコン窒化膜からなる第4の絶縁膜109を堆積させる。その後、半導体基板101の全面上にHDP−NSG膜などからなる絶縁膜106aを堆積させ、トレンチ溝105の内部に絶縁膜106aを埋め込む。
続いて、図6(d)に示す工程において、CMP法により、トレンチ溝105に埋め込まれた絶縁膜106aを研磨して平坦化する。その後、トレンチ溝105の上部が露出するまで絶縁膜106aをドライエッチングによりエッチバックを行う。このとき、トレンチ溝105の内面の上部およびシリコン窒化膜103上に形成された第4の絶縁膜109が露出された状態となる。
続いて、図6(e)に示す工程において、上述の図6(d)の工程で露出された第4の絶縁膜109であるシリコン窒化膜を酸化することにより、第1の絶縁膜107となるシリコン酸化膜を形成する。このとき、酸素ラジカルを用いた1000〜1200℃の温度範囲における酸化を行うことにより、シリコン酸化膜を形成することが好ましい。この方法によれば、1000℃以上の高温で処理することで、トレンチ溝105の上端を丸めることができるため、トレンチ溝105の上端に加わる応力を緩和することができる。また、絶縁物中での拡散距離が短い酸素ラジカルを用いることにより、酸素ラジカルが半導体基板101の底部にまで到達しないので半導体基板101の底部が酸化されることを防ぐことができる。
さらに、図6(f)に示す工程において、半導体基板101の全面上に、絶縁膜106aと同じ材料で構成される絶縁膜106bを堆積させ、トレンチ溝105の上部に絶縁膜106bを埋め込む。これにより、トレンチ溝105は絶縁膜106a、106bにより完全に埋め込まれた状態となる。
最後に、図6(g)に示す工程において、絶縁膜106bを1000〜1200℃の温度範囲でアニール処理を行う。さらに、CMP法により、トレンチ溝105の上部に埋め込まれた絶縁膜106bをシリコン窒化膜103が露出するまで研磨した後、シリコン窒化膜103をリン酸を用いて除去する事により、トレンチ溝105による素子分離構造を形成することができる。
以降、ここでは省略するが、トランジスタなどの素子を形成する工程、配線工程などを経て、本実施形態の素子分離構造を有する半導体装置を製造することができる。
本実施形態の半導体装置の製造方法によれば、図6(e)に示す第1の絶縁膜107を形成する工程において、トレンチ溝105の内面のうち上部に形成された第4の絶縁膜109のみが酸化され、トレンチ溝105の下部に形成された第4の絶縁膜109は酸化されない。したがって、酸化することにより生じるトレンチ溝105のコーナー部への応力を低減させることができるため、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を製造することが可能となる。
また、本実施形態の半導体装置の製造方法では、図6(c)に示す工程において、トレンチ溝105の下部の内面には、第4の絶縁膜109としてシリコン窒化膜が形成されている。これにより、素子分離構造を形成した後に、酸素雰囲気下にて熱処理を行う工程(例えば、ゲート酸化膜形成工程)において、酸化種のトレンチ溝105の底部への侵入を防ぐことができるため、酸化によるトレンチ溝105の底部への応力の増加を抑制することができる。したがって、十分な素子分離特性を維持し、トランジスタの特性変動を抑制させることができる素子分離構造を有する半導体装置を製造することができる。
なお、図6(d)に示す工程において、トレンチ溝105の上部を露出させる際には、CMP法によりHDP−NSG膜を研磨して平坦化した後、トレンチ溝105の上部が露出するまでHDP−NSG膜をドライエッチングによりエッチバックを行ったが、必ずしもCMP法を用いる必要はない。また、エッチバックもドライエッチングの代わりにウェットエッチングを用いて行ってもよい。
また、本実施形態の半導体装置の製造方法において、図6(c)に示す工程では、CVD法によりシリコン窒化膜からなる第4の絶縁膜109を堆積させる例を挙げたが、ALD(原子層蒸着)法によりシリコン窒化膜を形成する方法を用いてもよい。あるいは、窒素プラズマ処理によりトレンチ溝105の内面のみを窒化して窒化膜を形成する方法を用いてもよいし、窒素、一酸化窒素、笑気ガス、アンモニア、NF3ガスから少なくとも選ばれるいずれかの雰囲気中でアニール処理または急速加熱処理を行うことで、トレンチ溝105の内面のみを窒化して窒化膜を形成する方法を用いてもよい。これらのトレンチ溝105の内面のみ窒化する方法では、シリコン窒化膜をより薄い膜厚で、制御性よく形成することができる。
(第4の実施形態)
以下、本発明の第4の実施形態に係る素子分離構造を有する半導体装置および該半導体装置の製造方法について図面を参照して説明する。
以下、本発明の第4の実施形態に係る素子分離構造を有する半導体装置および該半導体装置の製造方法について図面を参照して説明する。
最初に、本実施形態の素子分離構造を有する半導体装置の構成について、図7を用いて説明する。図7は、本実施形態の半導体装置の構成を示す断面図である。
図7に示すように、本実施形態の半導体装置は、トレンチ溝105が形成され、シリコンなどからなる半導体基板101と、半導体基板101上に形成されたシリコン酸化膜102と、トレンチ溝105の上部の内面に形成された例えばシリコン酸化膜からなる第1の絶縁膜107と、トレンチ溝105の下部の内面および第1の絶縁膜107上に形成された例えばシリコン窒化膜からなる第4の絶縁膜109と、トレンチ溝105の内部に埋め込まれて形成された第3の絶縁膜108とを備えている。ここで、第1の絶縁膜107に用いられるシリコン酸化膜は、例えば酸素ラジカルによってトレンチ溝105の内面を酸化することにより形成されている。また、第3の絶縁膜108としては、例えばHDP−NSG膜が用いられる。
本実施形態の半導体装置は、素子分離のためのトレンチ溝105が形成された半導体基板101を備えている。トレンチ溝105の上部の内面には、第1の絶縁膜107が形成され、トレンチ溝105の下部の内面および第1の絶縁膜107上に第4の絶縁膜が形成されている。さらにトレンチ溝105の内部には、第3の絶縁膜108が埋め込まれている。つまり、トレンチ溝105の下部では、第4の絶縁膜109が半導体基板101と第3の絶縁膜108との間に設けられており、トレンチ溝105の上部では、半導体基板101と第3の絶縁膜108との間に、第1の絶縁膜107と第4の絶縁膜109とが順に設けられている。この構成によると、第1の絶縁膜107を形成する際にトレンチ溝105の内面のうち上部のみが酸化され、トレンチ溝105の下部は酸化されない。そのため、トレンチ溝105の下部が酸化されることにより生じるトレンチ溝105のコーナー部への応力を低減することができる。その結果、第1の実施形態の半導体装置と同様に、トレンチ溝105のコーナー部へのストレス集中を低減させ、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を実現することができる。
また、本実施形態の半導体装置は、トレンチ溝105の内面を全て覆うようにシリコン窒化膜などからなる第4の絶縁膜109が形成されている。これにより、素子分離構造を形成した後に、酸素雰囲気下にて熱処理を行う工程(例えば、ゲート酸化膜形成工程)において、トレンチ溝105の内面全域において酸化種が侵入するのを防ぐことができるため、酸化によるトレンチ溝105の内面に加わる応力の増加を抑制することができる。その結果、素子分離構造を形成した後も、トレンチ溝105の内部に加わる応力の変動が少なく、十分な素子分離特性を維持し、トランジスタの特性変動を抑制させることができる素子分離構造を有する半導体装置を提供することができる。
また、本実施形態の半導体装置では、トレンチ溝105の上端が酸化されることで丸められているので、トレンチ溝105の上端に加わる応力が緩和されている。
なお、本実施形態の半導体装置においては、トレンチ溝105の内部に形成される第3の絶縁膜108としてHDP−NSG膜を用いたが、これに代えて、CVD法により形成される絶縁膜、またはスピンコート法で塗布された後、熱処理を行うことにより形成される絶縁膜であってもよい。
次に、本発明の第4の実施形態に係る素子分離構造を有する半導体装置の製造方法について図8を用いて説明する。図8(a)〜(h)は、本実施形態の半導体装置の製造方法を示す断面図である。
図8(a)に示す工程において、シリコンなどからなる半導体基板101上に、シリコン酸化膜102、シリコン窒化膜103を順次堆積する。その後、シリコン窒化膜103上にレジスト104を形成し、リソグラフィー法によりトランジスタ形成領域のパターニングを行う。
次に、図8(b)に示す工程において、ドライエッチングによりシリコン窒化膜103をエッチングし、トランジスタ形成領域を形成する。次いで、同じくドライエッチングによりシリコン酸化膜102および半導体基板101をエッチングし、素子分離領域となるトレンチ溝105を形成する。
続いて、図8(c)に示す工程において、半導体基板101の全面上にSOG膜などからなる第2の絶縁膜106を堆積させ、第2の絶縁膜106をトレンチ溝105に埋め込む。
続いて、図8(d)に示す工程において、CMP法により、トレンチ溝105に埋め込まれた第2の絶縁膜106を研磨して平坦化する。その後、トレンチ溝105の上部が露出するまで第2の絶縁膜106をドライエッチングによりエッチバックを行う。
続いて、図8(e)に示す工程において、トレンチ溝105の上部の露出面に例えばシリコン酸化膜からなる第1の絶縁膜107を形成する。このとき、酸素ラジカルを用いた1000〜1200℃の温度範囲における酸化を行うことにより、シリコン酸化膜を形成することが好ましい。この方法によれば、1000℃以上の高温で処理することで、トレンチ溝105の上端を丸めることができるため、トレンチ溝105の上端に加わる応力を緩和することができる。また、絶縁物中での拡散距離が短い酸素ラジカルを用いることにより、酸素ラジカルが半導体基板101の底部にまで到達しないので半導体基板101の底部が酸化されることを防ぐことができる。
さらに、図8(f)に示す工程において、トレンチ溝105の下部に埋め込まれた第2の絶縁膜106をウェットエッチングにより除去する。その後、トレンチ溝105の内面およびシリコン窒化膜103上に、CVD法により厚みが5nm程度のシリコン窒化膜からなる第4の絶縁膜109を堆積させる。
次に、図8(g)に示す工程において、半導体基板101の全面上に、HDP−NSG膜などからなる第3の絶縁膜108を堆積させ、第4の絶縁膜109が内面に形成されたトレンチ溝105の内部に第3の絶縁膜108を埋め込む。
最後に、図8(h)に示す工程において、第3の絶縁膜108を1000〜1200℃の温度範囲でアニール処理を行う。さらに、CMP法により、トレンチ溝105の上部に埋め込まれた第3の絶縁膜108をシリコン窒化膜103が露出するまで研磨した後、シリコン窒化膜103をリン酸を用いて除去する事により、トレンチ溝105による素子分離構造を形成することができる。
以降、ここでは省略するが、トランジスタなどの素子を形成する工程、配線工程などを経て、本実施形態の素子分離構造を有する半導体装置を製造することができる。
本実施形態の半導体装置の製造方法によれば、図8(e)に示す第1の絶縁膜107を形成する工程において、トレンチ溝105の内面のうち上部のみが酸化され、トレンチ溝105の下部は酸化されない。したがって、酸化することにより生じるトレンチ溝105のコーナー部への応力を低減させることができるため、該コーナー部における欠陥の発生を抑制することができ、十分な素子分離特性を示す素子分離構造を有する半導体装置を製造することが可能となる。
また、本実施形態の半導体装置の製造方法では、図8(f)に示す工程において、トレンチ溝105の内面全域には、第4の絶縁膜109としてシリコン窒化膜が形成されている。これにより、素子分離構造を形成した後に、酸素雰囲気下にて熱処理を行う工程(例えば、ゲート酸化膜形成工程)において、トレンチ溝105の内面において酸化種が侵入するのを防ぐことができるため、酸化によるトレンチ溝105の内面に加わる応力の増加を抑制することができる。その結果、素子分離構造を形成した後も、トレンチ溝105の内部に加わる応力の変動が少なく、十分な素子分離特性を維持し、トランジスタの特性変動を抑制させることができる素子分離構造を有する半導体装置を製造することができる。
また、本実施形態の半導体装置の製造方法において、第2の絶縁膜106は、図8(e)に示す工程において、第1の絶縁膜107をトレンチ溝105の内面の上部のみに形成するために用いられ、その後の工程でトレンチ溝105から除去される。ここで、第2の絶縁膜106は第3の絶縁膜108よりエッチングレートが大きく、流動性が高い材料で構成されていることが好ましい。これにより、図8(e)に示す工程において第2の絶縁膜106を短時間で容易にエッチングすることができるため、第2の絶縁膜106の代わりに、第3の絶縁膜108と同じ材料で構成する場合に比べて、効率的に素子分離構造を形成することが可能となる。
また、本実施形態の製造方法では、図8(e)に示す工程において、第2の絶縁膜106のエッチングレートをA、第1の絶縁膜107のエッチングレートをBとすると、A/B≧30であることが好ましい。これにより、第2の絶縁膜106がエッチングされる間に、第1の絶縁膜107が必要以上にエッチングされ目減りしてしまうのを防ぐことができる。
また、本実施形態の半導体装置の製造方法では、アニール処理後の第3の絶縁膜108のエッチングレートをC、シリコン酸化膜102のエッチングレートをDとすると、C/D≦1.2であることが好ましい。これにより、素子分離構造を形成した後、ゲート電極を形成する際に、半導体基板面に対してゲート電極が落ち込むことを抑制することができ、トレンチ溝105の上端部におけるゲート絶縁膜の破壊などを防ぐことが可能となる。
なお、図8(d)に示す工程において、トレンチ溝105の上部を露出させる際には、CMP法によりSOG膜を研磨して平坦化した後、トレンチ溝105の上部が露出するまでSOG膜をドライエッチングによりエッチバックを行ったが、必ずしもCMP法を用いる必要はない。
また、本実施形態の半導体装置の製造方法において、図8(f)に示す工程では、CVD法によりシリコン窒化膜からなる第4の絶縁膜109を堆積させる例を挙げたが、ALD法によりシリコン窒化膜を形成する方法を用いてもよい。あるいは、窒素プラズマ処理によりシリコン窒化膜を形成する方法を用いてもよい。これらのトレンチ溝105の内面のみ窒化する方法では、シリコン窒化膜をより薄い膜厚で、制御性よく形成することができる。
本発明は、例えばトランジスタ同士を電気的に絶縁するトレンチ溝を用いた素子分離構造を有する半導体装置に有用である。
1、101 半導体基板
2 シリコン酸化膜
3 シリコン窒化膜
4 レジスト
5 トレンチ溝
6 第2の絶縁膜
7 第1の絶縁膜
102 シリコン酸化膜
103 シリコン窒化膜
104 レジスト
105 トレンチ溝
106 第2の絶縁膜
106a、106b 絶縁膜
107 第1の絶縁膜
108 第3の絶縁膜
109 第4の絶縁膜
2 シリコン酸化膜
3 シリコン窒化膜
4 レジスト
5 トレンチ溝
6 第2の絶縁膜
7 第1の絶縁膜
102 シリコン酸化膜
103 シリコン窒化膜
104 レジスト
105 トレンチ溝
106 第2の絶縁膜
106a、106b 絶縁膜
107 第1の絶縁膜
108 第3の絶縁膜
109 第4の絶縁膜
Claims (20)
- 素子分離領域となる溝が形成された半導体基板と、
前記溝を埋める第1の絶縁膜と、
前記溝の上部の内面に、前記半導体基板と前記第1の絶縁膜とに挟まれて形成された第2の絶縁膜とを備えていることを特徴とする半導体装置。 - 前記半導体基板はシリコン基板で構成されており、前記第2の絶縁膜はシリコン酸化物からなることを特徴とする請求項1に記載の半導体装置。
- 前記第1の絶縁膜は、前記溝の上部を埋める第3の絶縁膜と、前記溝の下部を埋め、前記第3の絶縁膜よりも流動性の高い材料からなる第4の絶縁膜とを有していることを特徴とする請求項1または2に記載の半導体装置。
- 前記第1の絶縁膜は、前記溝の上部を埋める第5の絶縁膜と、前記溝の下部を埋め、前記第5の絶縁膜と同一の材料からなる第6の絶縁膜とを有していることを特徴とする請求項1または2に記載の半導体装置。
- 前記溝の下部の内面に、前記半導体基板と前記第1の絶縁膜とに挟まれて形成された第7の絶縁膜をさらに備えていることを特徴とする請求項1〜4のうちいずれか1つに記載の半導体装置。
- 前記第7の絶縁膜は、シリコン窒化物からなることを特徴とする請求項5に記載の半導体装置。
- 前記溝の下部では、前記半導体基板と前記第1の絶縁膜とに挟まれ、前記溝の上部では、前記第2の絶縁膜と前記第1の絶縁膜とに挟まれた第8の絶縁膜をさらに備えていることを特徴とする請求項1または2に記載の半導体装置。
- 前記第8の絶縁膜は、シリコン窒化物からなることを特徴とする請求項7に記載の半導体装置。
- シリコン酸化膜、シリコン窒化膜が順次形成された半導体基板内に素子分離領域となる溝を形成する工程(a)と、
前記半導体基板上に第1の絶縁膜を堆積させ、前記溝に前記第1の絶縁膜を埋め込む工程(b)と、
前記溝の下部に形成された部分を残して、前記第1の絶縁膜をエッチングする工程(c)と、
前記溝の上部の内面に沿って、第2の絶縁膜を形成する工程(d)と、
前記半導体基板上に第3の絶縁膜を堆積させ、前記溝の上部に前記第3の絶縁膜を埋め込む工程(e)と、
前記シリコン窒化膜が露出するまで前記第3の絶縁膜を除去した後に、前記シリコン窒化膜を除去し、素子分離構造を形成する工程(f)とを備えていることを特徴とする半導体装置の製造方法。 - 前記半導体基板はシリコン基板で構成されており、前記第2の絶縁膜はシリコン酸化物からなることを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記工程(d)において、前記第2の絶縁膜が、酸素ラジカルを用いた酸化により形成されることを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記第3の絶縁膜は、前記第1の絶縁膜と同一の材料からなることを特徴とする請求項
9〜11のうちいずれか1つに記載の半導体装置の製造方法。 - 前記工程(f)において、前記第3の絶縁膜のエッチングレートをA、前記シリコン酸化膜のエッチングレートをBとすると、A/B≦1.2であることを特徴とする請求項9〜11のうちいずれか1つに記載の半導体装置の製造方法。
- 前記第1の絶縁膜のエッチングレートが前記第3の絶縁膜のエッチングレートよりも大きいことを特徴とする請求項13に記載の半導体装置の製造方法。
- 前記第1の絶縁膜は、前記第3の絶縁膜よりも流動性の高い材料からなることを特徴とする請求項14に記載の半導体装置の製造方法。
- 前記工程(a)の後で且つ前記工程(b)の前に、前記溝の内面および前記半導体基板上に第4の絶縁膜を形成する工程(g)をさらに備えており、
前記工程(d)において、前記溝の上部の内面および前記半導体基板上に形成された前記第4の絶縁膜を酸化することにより、前記溝の上部の内面に、前記第2の絶縁膜を形成することを特徴とする請求項9〜15のうちいずれか1つに記載の半導体装置の製造方法。 - 前記第4の絶縁膜は、シリコン窒化物からなることを特徴とする請求項16に記載の半導体装置の製造方法。
- 前記工程(d)の後で且つ前記工程(e)の前に、前記第1の絶縁膜をエッチングして前記溝の下部の内面を露出させる工程(h)と、前記工程(h)の後で且つ前記工程(e)の前に、前記溝の下部の内面、前記第2の絶縁膜、および前記半導体基板上に第5の絶縁膜を形成する工程(i)とをさらに備えており、
前記工程(e)において、前記第3の絶縁膜は、前記溝の下部にも埋め込まれることを特徴とする請求項15に記載の半導体装置の製造方法。 - 前記第5の絶縁膜は、シリコン窒化物からなることを特徴とする請求項18に記載の半導体装置の製造方法。
- 前記工程(h)において、前記第1の絶縁膜のエッチングレートをC、前記第2の絶縁膜のエッチングレートをDとすると、C/D≧30であることを特徴とする請求項18または19に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006206332A JP2008034624A (ja) | 2006-07-28 | 2006-07-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006206332A JP2008034624A (ja) | 2006-07-28 | 2006-07-28 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008034624A true JP2008034624A (ja) | 2008-02-14 |
Family
ID=39123739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006206332A Pending JP2008034624A (ja) | 2006-07-28 | 2006-07-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008034624A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8173515B2 (en) | 2008-07-22 | 2012-05-08 | Elpida Memory, Inc. | Method for manufacturing semiconductor device |
CN114807903A (zh) * | 2021-01-29 | 2022-07-29 | 株式会社国际电气 | 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质 |
-
2006
- 2006-07-28 JP JP2006206332A patent/JP2008034624A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8173515B2 (en) | 2008-07-22 | 2012-05-08 | Elpida Memory, Inc. | Method for manufacturing semiconductor device |
CN114807903A (zh) * | 2021-01-29 | 2022-07-29 | 株式会社国际电气 | 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质 |
JP2022117309A (ja) * | 2021-01-29 | 2022-08-10 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、およびプログラム |
JP7304905B2 (ja) | 2021-01-29 | 2023-07-07 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
TWI829048B (zh) * | 2021-01-29 | 2024-01-11 | 日商國際電氣股份有限公司 | 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式 |
CN114807903B (zh) * | 2021-01-29 | 2024-04-09 | 株式会社国际电气 | 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7589391B2 (en) | Semiconductor device with STI and its manufacture | |
US20090020845A1 (en) | Shallow trench isolation structures for semiconductor devices including doped oxide film liners and methods of manufacturing the same | |
JP2010263129A (ja) | 半導体装置およびその製造方法 | |
JP2006019327A (ja) | 半導体装置 | |
JP2007258266A (ja) | 半導体装置の製造方法 | |
JP2010027904A (ja) | 半導体装置の製造方法 | |
US20070298583A1 (en) | Method for forming a shallow trench isolation region | |
US6727150B2 (en) | Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers | |
JP2009164566A (ja) | 半導体メモリ素子の素子分離膜形成方法 | |
JP2005328049A (ja) | トレンチ素子分離膜を含む半導体素子及びその製造方法 | |
KR100843246B1 (ko) | Sti 구조를 가지는 반도체 소자 및 그 제조 방법 | |
TW200421525A (en) | Method of forming shallow trench isolation(STI) with chamfered corner | |
JP2008034624A (ja) | 半導体装置及びその製造方法 | |
JP2005322859A (ja) | 半導体装置およびその製造方法 | |
TWI236065B (en) | Method for providing an integrated active region on silicon-on-insulator devices | |
US20130095637A1 (en) | Method of fabricating a semiconductor device | |
JP4899365B2 (ja) | 半導体装置の製造方法 | |
JP2010050145A (ja) | 素子分離構造の製造方法および素子分離構造 | |
JP2006216815A (ja) | フィールド酸化膜形成法 | |
US20020197821A1 (en) | Method of forming shallow trench isolation | |
US20080227266A1 (en) | Method of STI corner rounding using nitridation and high temperature thermal processing | |
JP4511101B2 (ja) | 半導体装置の製造方法 | |
JP2009111091A (ja) | 半導体装置の製造方法 | |
JP4549039B2 (ja) | 半導体集積回路の製造方法 | |
JP3844239B2 (ja) | 半導体装置の製造方法 |