JP4158621B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4158621B2 JP4158621B2 JP2003182822A JP2003182822A JP4158621B2 JP 4158621 B2 JP4158621 B2 JP 4158621B2 JP 2003182822 A JP2003182822 A JP 2003182822A JP 2003182822 A JP2003182822 A JP 2003182822A JP 4158621 B2 JP4158621 B2 JP 4158621B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- element isolation
- isolation region
- substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 81
- 238000002955 isolation Methods 0.000 claims description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 182
- 238000000034 method Methods 0.000 description 29
- 230000003647 oxidation Effects 0.000 description 15
- 238000007254 oxidation reaction Methods 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 11
- -1 oxygen ions Chemical class 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 9
- 238000013459 approach Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置、特に素子間分離領域に隣接するゲート酸化膜が好適な構造を有する半導体装置、及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の素子間の電気的な隔離を図るために、素子間分離領域の形成が用いられていた。素子間分離領域の形成方法としては、従来、ＬＯＣＯＳ（Local Oxidation Of Silicone）法がよく用いられてきた。このＬＯＣＯＳ法では、熱酸化を用いることにより、素子間分離領域にバーズビークが形成される等の問題があった。そのため、素子間分離領域の小型化に限界があり、従って、半導体装置の高集積化の障害となっていた。
【０００３】
そこで、近年、トレンチ構造を利用した素子間分離領域の形成方法であるＳＴＩ（Shallow Trench Isolation）法が提案されている。
【０００４】
ＳＴＩ法による素子間分離領域は、例えば、以下のようにして形成される。
【０００５】
シリコン基板（以下、Ｓｉ基板ともいう。）の表面に、パッド酸化膜及びマスク窒化膜を順次に形成する。ホトリソ・エッチングによってパターニングして素子間分離領域に相当する領域を開口する。パターニングされたマスク窒化膜をエッチングマスクとして用いて、ＲＩＥ（Reactive Ion Etching）法によって、トレンチを形成する。その後、ＲＩＥ法によってトレンチの内部に生じた欠陥等のダメージの影響を低減するために、熱酸化によってトレンチの底面及び側壁に酸化膜（一般には側壁酸化膜と称する。）を形成する。続いて、トレンチの形成されているシリコン基板に、ＣＶＤ（Chemical Vapor Deposition）法によってシリコン酸化膜（ＣＶＤ酸化膜ともいう。）を埋め込む。その後、ＣＭＰ（Chemical Mechanical Polish：化学的機械的研磨）法によって平坦化し、然る後、マスク窒化膜及びパッド酸化膜の除去を行って、素子間分離領域を得る。素子間分離領域（以下、ＳＴＩ酸化膜ともいう。）は、側壁酸化膜及びＣＶＤ酸化膜で形成されている。
【０００６】
この後、活性領域にゲート酸化膜を形成する際には、エッチングによるダメージを除去してゲート酸化膜の膜質を向上するために、熱酸化による酸化膜の形成及び除去を行う。このダメージを除去するための酸化膜を犠牲酸化膜という。ゲート酸化膜を活性領域上に例えば熱酸化により形成した後、ゲート電極を形成する。
【０００７】
このような従来のＳＴＩ法では、エッチングによってＳＴＩ酸化膜の側壁付近に凹みが生じてしまう。凹みのある状態でゲート酸化膜を形成すると、ゲート酸化膜の膜厚が一部薄くなったり、或いは尖った形状（尖り部ともいう。）になったりする。このようなゲート酸化膜の形状で、活性領域から素子間分離領域（ＳＴＩ酸化膜）にわたってゲート電極を形成すると、ゲート耐圧の低下、リーク電流の発生等の不具合を起こしやすい。
【０００８】
素子間分離領域に生じる凹みの形成を防ぐ方法として、素子間分離領域の側壁に沿って保護膜を形成し、パッド酸化膜をエッチングする方法が提案されている（特許文献１参照）。特許文献１では、エッチングにより凹みの生じてしまう素子間分離領域の側壁に保護膜を形成することで、平坦なゲート酸化膜を形成し、トランジスタのチャネル長が短くなるのを防いでいる。
【０００９】
【特許文献１】
特開２０００−３０６９８９号公報（段落００１０〜００１２、図１）
【００１０】
【発明が解決しようとする課題】
従来のＳＴＩ酸化膜形成方法におけるＣＭＰによる平坦化では、一般に、マスク窒化膜がストッパーの役目を果たすので、ＳＴＩ酸化膜の表面は、シリコン基板の表面よりも高い位置に形成される。このＣＭＰによる平坦化において、ウエハ面は、一様に平坦化されるのが理想である。しかし、実際には、素子パターンの疎密やウエハ面上の位置の違いで削られる速度に差が生じる。このため、ウエハ表面の一部で、ＳＴＩ酸化膜の表面の高さが、シリコン基板の表面と同じ或いは低くなる場合がある。
【００１１】
ＳＴＩ酸化膜の表面が、Ｓｉ基板の表面と同じ高さか或いは低い高さに形成されると、エッチングによる凹みの影響を受けやすくなる。
【００１２】
図４（Ａ）は、従来のＳＴＩ酸化膜の形成方法の側壁酸化膜の形成工程を示したものである。Ｓｉ基板２００上にパッド酸化膜２０２及びマスク窒化膜２０４が順に積層され、然る後、トレンチ２０６が形成されている。このトレンチ２０６の側壁及び底面を、熱酸化法により酸化して、側壁酸化膜２０８が形成される。このとき、図中破線で示したシリコン基板の表面付近の、側壁酸化膜２０８の一部分の領域とシリコン基板２００の境界領域とを、エッジ領域２１８とする。トレンチ２０６の側壁の熱酸化では、パッド酸化膜２０２の影響によりエッジ領域が酸化されやすい。
【００１３】
図４（Ｂ）は、ゲート電極形成後の素子分離領域周辺を示した図である。Ｓｉ基板２００の活性領域２２０上にゲート酸化膜２１４が形成されている。素子間分離領域すなわちＳＴＩ酸化膜２１２は、側壁酸化膜２０８及びＣＶＤ酸化膜２１０で構成されている。活性領域２２０からＳＴＩ酸化膜２１２の一部の領域にわたってゲート電極２１６が形成されている。
【００１４】
また、ＳＴＩ酸化膜２１２の表面は、ＣＭＰによって削られて、Ｓｉ基板２００の表面とほぼ同じ高さに形成されている。
【００１５】
このように、ＳＴＩ酸化膜の表面がＳｉ基板の表面と同じ高さで、或いはより低い高さで形成された領域では、エッチングによって生じた凹みの影響を受けやすくなる。また、図４（Ａ）で示したように、エッジ領域の側壁酸化が深いため、エッチング後にゲート酸化膜を形成すると、ゲート酸化膜２１４に尖り部２２４が生じやすくなる。また、エッジ領域でのゲート酸化膜２１４の薄膜化も起こりやすい。
【００１６】
チャネル長方向（紙面に垂直な方向）では、ゲート酸化膜は拡散領域（ドレイン及びソース領域）に接しているが、図４（Ｂ）のように、ゲート電極がアクティブ領域から素子間分離領域にわたって形成される場合、すなわち、チャネル長方向と垂直方向の場合には、ゲート酸化膜２１４は、ＳＴＩ酸化膜２１２に隣接する。ゲート酸化膜２１４のエッジ領域２１８には、電荷が集中しやすいので、ここに尖り部２２４があったり、ゲート酸化膜２１４の薄膜化が起きていると、ゲート耐圧の低下やリーク電流の発生等の不具合を起こしやすい。
【００１７】
よって、ウエハ面上の全ての領域で、素子間分離領域、すなわちＳＴＩ酸化膜の表面がシリコン基板の表面よりも高い位置に形成され、且つ、ゲート酸化膜の耐圧性が向上した半導体装置及びその製造方法が望まれていた。
【００１８】
【課題を解決するための手段】
この出願に係る発明者は、ＣＭＰによってＳＴＩ酸化膜を形成した後に、シリコン基板をエッチングすることにより、ＳＴＩ酸化膜の表面の高さをシリコン基板表面より高い位置に形成でき、且つゲート酸化膜のゲート耐圧を向上することができるという結論に達した。
【００１９】
そこで、この発明の製造方法の対象となる半導体装置によれば、シリコン基板と、シリコン基板に設けられた素子間分離領域により互いに分離された複数の活性領域と、活性領域上に形成されたゲート酸化膜を具えた半導体装置において、下記の特徴を有している。すなわち、素子間分離領域は、その表面の高さが、シリコン基板の表面の高さより高く形成されている。そして、ゲート酸化膜が、素子間分離領域に隣接する領域で、素子間分離領域の側壁に近づくにつれて膜厚が厚くなり且つせり上がって形成されている。「せり上がる」とは、ゲート酸化膜の表面が、素子間分離領域の側壁の上端側へ向かって、なめらかな或いはなめらかなとみなせる曲線を描いて上向きに反っている状態を示している。
【００２０】
この発明の製造方法の対象となる半導体装置によれば、ウエハ上の素子間分離領域の表面の高さが、シリコン基板の表面よりも高く形成されているので、エッジ部におけるゲート酸化膜の尖りや薄膜化が起こりにくい。また、ゲート酸化膜が素子間分離領域の側壁近傍で厚く形成されているため、電流のリークが生じにくく、ゲート耐圧も向上する。よって、デバイス特性が保証されるため、製造歩どまりも向上する。
【００２１】
この発明の半導体装置の製造方法によれば、シリコン基板上に素子間分離領域を形成後、ゲート酸化膜を形成する半導体装置の製造方法において、シリコン基板の表面を異方性エッチングすることにより、素子間分離領域の表面の高さを前記シリコン基板の表面より高くする（ａ）工程と、（ａ）工程により、異方性エッチングされた、シリコン基板の表面を酸化して犠牲酸化膜を形成する（ｂ）工程と、犠牲酸化膜を除去する（ｃ）工程と、犠牲酸化膜を除去したシリコン基板の表面にゲート酸化膜を形成する（ｄ）工程とを含む。
【００２２】
この発明の半導体装置の製造方法によれば、素子間分離領域の形成後にシリコン基板のエッチングを行うので、ウエハ上の素子間分離領域の表面の高さが、確実に基板の表面より高く形成できる。よって、ＣＭＰによって生じるウエハ面の高さについての不具合が解消され、エッジ部におけるゲート酸化膜の尖りや薄膜化を防止することができる。また、ゲート酸化膜が素子間分離領域の側壁近傍で厚く形成できるため、電流のリークが生じにくく、ゲート耐圧も向上する。よって、デバイス特性が保証されるため、製造歩どまりも向上する。
【００２３】
【発明の実施の形態】
以下、図１〜図３を参照して、この発明の実施の形態につき説明する。尚、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、この発明を図示例に限定するものではない。また、図を分かり易くするために、断面を示すハッチング（斜線）は一部分を除き省略してある。また、以下の説明において、特定の材料及び条件等を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
【００２４】
＜第１の実施の形態＞
図１（Ａ）は、この発明による半導体装置の第１の実施の形態の説明に供する、部分的断面図である。Ｓｉ基板１００に、溝状のトレンチが形成され、ＳＴＩ酸化膜１０６によって素子間分離領域が形成されている。ＳＴＩ酸化膜１０６は、外側のＳｉ基板と接している部分が側壁酸化膜１０２、内側の部分がＣＶＤ酸化膜１０４で構成されている。また、ＳＴＩ酸化膜１０６の頂部側は、Ｓｉ基板１００の表面から突出するように形成されている。従って、ＳＴＩ酸化膜１０６の頂面１０６ａは、Ｓｉ基板１００の表面１００ａよりも高い位置にある。
【００２５】
Ｓｉ基板１００のうち素子間分離領域で分離されている基板領域は、活性領域１１３として用いられ、図１に示した素子間分離領域に隣接した活性領域１１３には、ゲート酸化膜１０８が形成されている。このゲート酸化膜１０８は、ＳＴＩ酸化膜１０６の側壁１１２近傍では、側壁１１２に近づくにつれてゲート酸化膜の膜厚が厚くなり、かつ側壁１１２の上端側へとせり上がって形成されている。ゲート電極１１０は、ゲート酸化膜１０８からＳＴＩ酸化膜１０６の表面にわたって形成されている。
【００２６】
図１（Ｂ）は、図１（Ａ）の破線で囲んだエッジ領域１１１の拡大図であって、基板１００の表面と直交する面内での断面を概略的に表している。ゲート酸化膜１０８の膜厚は、側壁１１２から離れた領域での膜厚をＬ1、側壁に近い領域での膜厚をＬ2とすると、Ｌ1よりＬ2の方が厚くなっている。また、側壁１１２に近づくにつれてゲート酸化膜１０８の表面１０８ａは、滑らかなカーブを描いて側壁１１２の上端側へとせり上がっている。
【００２７】
このように、図１（Ｂ）の断面図からも理解できるように、ゲート酸化膜１０８は、その膜厚が、側壁１１２に近づくにつれて厚くなり、かつせり上がった形状になっているので、従来のような尖り部の形成や薄膜化は起こらなくなる。また、膜厚が電荷の集中しやすいエッジ領域で厚くなっているので、ゲート耐圧性が向上し、リーク電流も生じにくくなる。
【００２８】
図２（Ａ）は、素子間分離領域、すなわちＳＴＩ酸化膜を形成した後、マスク窒化膜及びパッド酸化膜を除去した状態の半導体装置の一部分を概略的に示す断面図である。この図２（Ａ）で示した例では、ＣＭＰによってＳＴＩ酸化膜１０６の表面１０６ａが、Ｓｉ基板１００の表面１００ｂとほぼ同じ高さに削られている。
【００２９】
この図２（Ａ）に示す構造体を得る工程までの製造方法は、公知であるが、その一例を簡単に説明する。
【００３０】
Ｓｉ基板１００上にパッド酸化膜を熱酸化法により例えば１０ｎｍ〜１００ｎｍの膜厚で形成する。マスク窒化膜をＣＶＤ法により例えば１５０ｎｍ〜３５０ｎｍの膜厚で形成する。公知のホトリソ・エッチング技術により、素子間分離領域を形成する部分を開口する。ＲＩＥ法により例えば深さ４００ｎｍのトレンチを形成する。熱酸化によってトレンチの側面及び底面を酸化し、１０ｎｍ〜３０ｎｍの厚さで側壁酸化膜１０２を形成する。ＣＶＤ法により、トレンチの深さ、パッド酸化膜の厚さ及びマスク酸化膜の厚さ以上にＣＶＤ酸化膜を形成する。ＶＣＭＰによる平坦化を行い、ウエットエッチングにより順次マスク窒化膜、パッド酸化膜を除去する。このようにして、この第１の実施の形態の半導体装置の製造方法で用いるＳｉ基板１００の前処理工程が行える。図２（Ａ）で示された半導体装置の断面図は、このような前処理工程が行われ、Ｓｉ基板１００のＳＴＩ酸化膜の表面の高さが、Ｓｉ基板１００の表面とほぼ同じ高さに形成されている領域を示したものである。
【００３１】
上述のＳｉ基板に素子間分離領域を形成し、パッド酸化膜除去までの前処理工程は、一例をあげたにすぎず、一般的に行われている素子間分離領域の製造方法を用いればよい。
【００３２】
次に、このようにして得られたＳｉ基板１００の表面１００ｂに対して、例えばＨＢｒガスを用いた異方性エッチングにより、Ｓｉ基板を厚み方向に５〜２０ｎｍエッチングする（図２（Ｂ））。このときのエッチングの深さは、後に形成するゲート酸化膜の厚さの１倍〜数倍程度であれば良い。ＳＴＩ酸化膜１０６の表面１０６ａの高さは、Ｓｉ基板より高くなる。また、Ｓｉ基板１００の表面１００ａは、ＳＴＩ酸化膜１０６の側壁１１２に近づくにつれてなめらかにせり上がった状態になる。この異方性エッチングにより、従来の半導体装置で生じていたゲート酸化膜の尖り部を形成する原因になるようなＳｉ基板の表面の形状も削り取ることができる。
【００３３】
Ｓｉ基板１００の表面１００ａに、例えば熱酸化法により犠牲酸化膜１１４ａを形成し、続いて犠牲酸化膜１１４ａを除去する（図２（Ｃ））。これにより、エッチングにより受けたダメージを除去し、後に形成するゲート酸化膜の膜質を良好にすることができる。
【００３４】
次いで、Ｓｉ基板１００の表面１００ａに、例えば熱酸化法により、膜厚２〜１０ｎｍでゲート酸化膜１０８を形成する（図２（Ｄ））。ゲート酸化膜１０８を熱酸化により形成する際、ＳＴＩ酸化膜１０６と隣接している領域は、酸素濃度が高いため酸化されやすい。よって、ＳＴＩ酸化膜１０６の近傍すなわち、エッジ領域１１１のＳｉ基板１００の表面では、ゲート酸化膜１０８の膜厚がＳＴＩ酸化膜１０６から離れた領域よりも厚く形成される。このように形成されたゲート酸化膜上に、ゲート電極を公知技術により形成する（図示せず。）。
【００３５】
上述したこの発明の製造方法により得られた半導体装置の構造によれば、図１に示したような、ＳＴＩ酸化膜１０６の高さがＳｉ基板１００の表面より高く、ゲート酸化膜１０８が、ＳＴＩ酸化膜１０６に隣接するエッジ領域１１１で、ＳＴＩ酸化膜１０６の側壁１１２に近づくにつれて膜厚が厚くなりかつせり上がっている。
【００３６】
ＣＭＰによる平坦化を行った後で、Ｓｉ基板１００をエッチングして基板面の高さを下げるので、確実にＳＴＩ酸化膜１０６の表面の高さが、Ｓｉ基板１００の表面より高くなる。よって、後に形成するゲート酸化膜に尖り部が生じたり、薄膜化したりする不具合が起こらない。
【００３７】
また、ゲート酸化膜１０８をＳＴＩ酸化膜１０６の側壁１１２に近づくにつれて膜厚を厚くかつせり上がった状態に形成できるので、電流のリークが生じにくく、ゲート耐圧も向上する。よって、デバイス特性が保証されるため、製造歩どまりも向上する。
【００３８】
このＳｉ基板の他の領域では、パッド酸化膜を除去した段階で、既にＳＴＩ酸化膜の高さがＳｉ基板の表面より高く形成されている部分もある。この部分についても、上述の工程が施されることになるが、これにより、より確実にＳＴＩ酸化膜の表面の高さがＳｉ基板の表面よりも高くなる。また、ＳＴＩ酸化膜の高さが低く形成されている領域と同様に、ゲート酸化膜をその膜厚が、ＳＴＩ酸化膜の側壁に近づくにつれて膜厚が厚く、かつせり上がった形状にすることができる。
【００３９】
これにより、ウエハ上の素子間分離領域の表面の高さが、確実に基板の表面より高く形成できる。すなわち、ＣＭＰによるウエハ面の高さについての不具合が解消され、エッジ部におけるゲート酸化膜の尖りや薄膜化を防止することができる。
【００４０】
＜第２の実施の形態＞
この発明の半導体装置の製造方法の第２の実施の形態では、Ｓｉ基板の異方性エッチング後に、酸素イオンをイオン注入する。このようなイオン注入を行うことで、犠牲酸化膜の膜厚が素子間分離領域近傍では薄く、かつ離れた領域では厚く形成されるので、より良好なゲート酸化膜の形状が得られる。
【００４１】
図３（Ａ）は、図２（Ａ）と同様に、パッド酸化膜の除去後の半導体装置の一部分の概略的断面図であり、ＣＭＰによってＳＴＩ酸化膜の表面が、Ｓｉ基板の表面とほぼ同じ高さにまで削られている領域を示している。
【００４２】
Ｓｉ基板１００の表面１００ｂに対して、例えばＨＢｒガスを用いた異方性エッチングにより、Ｓｉ基板を１０〜２５ｎｍエッチングする（図２（Ｂ））。このときのエッチングの深さは、第１の実施の形態より若干深く行う。これは、後の酸素イオンのイオン注入の際の遮蔽効果を確実に得るためである。ここで、第１の実施の形態と同様に、ＳＴＩ酸化膜１０６の表面１００ｃの高さは、Ｓｉ基板より高くなる。
【００４３】
続いて、Ｓｉ基板１００の表面１００ｃに、酸素イオンを例えば注入エネルギー３〜６ｋｅＶ及びドーズ量１×１０12〜５×１０16ｃｍ-2でイオン注入する（図３（Ｂ））。このとき、ＳＴＩ酸化膜１０６の遮蔽効果により、酸素イオンの注入量は、ＳＴＩ酸化膜１０６に近い領域では少なく及び離れた領域では多くなる。
【００４４】
Ｓｉ基板１００の表面１００ｃに、例えば熱酸化法により犠牲酸化膜１１４ｂを形成する（図３（Ｃ））。注入された酸素イオン濃度が薄いＳＴＩ酸化膜１０６に近い領域では、犠牲酸化膜１１４ｂは薄く形成され、注入された酸素イオン濃度が濃いＳＴＩ酸化膜１０６から離れた領域では、犠牲酸化膜１１４ｂは厚く形成される。続いて犠牲酸化膜を除去する（図示せず。）。Ｓｉ基板１００の表面は、ＳＴＩ酸化膜に近い領域では、犠牲酸化膜１１４ｂが薄く形成されるため、ＳＴＩ酸化膜１０６の側壁１１２に近づくにつれて、第１の実施の形態よりもさらになめらかにせり上がった状態になる。
【００４５】
次いで、Ｓｉ基板１００の表面１００ｃに、例えば熱酸化法により、膜厚２〜１０ｎｍでゲート酸化膜１０８を形成する（図３（Ｄ））。このとき、ＳＴＩ酸化膜１０６の側壁１１２に接している部分は、ＳＴＩ酸化膜中の酸素によって酸素濃度が高くなるため、ＳＴＩ酸化膜の側壁に近いほどゲート酸化膜の膜厚が厚く形成される。このように形成されたゲート酸化膜１０８上に、ゲート電極１１０を、公知技術によって形成する（図示せず。）。
【００４６】
第２の実施の形態では、異方性エッチング後であって、犠牲酸化膜１１４ｂを形成する前に酸素イオンをイオン注入している。Ｓｉ基板の表面及び素子間分離領域表面に、酸素イオンを注入すると、Ｓｉ基板の表面では、酸素イオンの正電荷がすぐに拡散するが、素子間分離領域では、正電荷が帯電したままの状態になる。よって、酸素イオンは素子間分離領域に帯電した正電荷の遮蔽効果により、Ｓｉ基板の素子間分離領域近傍は、酸素イオンの注入量が少なくなる。このようなＳｉ基板に対して、犠牲酸化膜を形成すると、犠牲酸化膜は素子間分離領域近傍では膜厚が薄く形成され、素子間分離領域から離れた領域では、酸素イオンの注入量が多いので、膜厚が厚く形成される。
【００４７】
このようにして形成された犠牲酸化膜１１４ｂを除去し、ゲート酸化膜を形成すると、第１の実施の形態よりも急峻な勾配でなめらかに側壁に向かってせり上がった形状でゲート酸化膜が形成できる。また、第１の実施の形態と同様に、ゲート酸化膜の膜厚は、素子間分離領域の側壁に近づくほど厚く形成されている。
【００４８】
このように形成したゲート酸化膜上に、素子間分離領域に亘ってゲート電極を形成すると、ゲート耐圧が向上し、リーク電流も生じにくい。
【００４９】
【発明の効果】
上述した実施の形態からも明らかなように、この発明の製造方法の対象となる半導体装置によれば、ウエハ上の素子間分離領域の表面の高さが、シリコン基板の表面よりも高く形成されているので、エッジ部におけるゲート酸化膜の尖りや薄膜化が起こりにくい。また、ゲート酸化膜が素子間分離領域の側壁近傍で厚く形成されているため、電流のリークが生じにくく、ゲート耐圧も向上する。
【００５０】
また、この発明の半導体装置の製造方法によれば、素子間分離領域の形成後にシリコン基板のエッチングを行うので、ウエハ上の素子間分離領域の表面の高さが、確実に基板の表面より高く形成できる。よって、ＣＭＰによって生じるウエハ面の高さについての不具合が解消され、エッジ部におけるゲート酸化膜の尖りや薄膜化を防止することができる。また、ゲート酸化膜が素子間分離領域の側壁近傍で厚く形成できるため、電流のリークが生じにくく、ゲート耐圧も向上する。よって、デバイス特性が保証されるため、製造歩どまりも向上する。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｂ）は、この発明による半導体装置の第１の実施の形態の構成例についての説明に供する概略断面図及び部分的概略断面図である。
【図２】（Ａ）〜（Ｃ）は、この発明による半導体装置の製造方法の第１の実施の形態の説明に供する工程図である。
【図３】（Ａ）〜（Ｃ）は、この発明による半導体装置の製造方法の第２の実施の形態の説明に供する工程図である。
【図４】（Ａ）〜（Ｂ）は、従来の半導体装置の構造についての説明に供する断面図である。
【符号の説明】
１００、２００：Ｓｉ基板
１００ａ、１００ｂ、１００ｃ、１０８ａ：表面
１０２、２０８：側壁酸化膜
１０４、２１０：ＣＶＤ酸化膜
１０６、２１２：ＳＴＩ酸化膜
１０６ａ：頂面
１０８、２１４：ゲート酸化膜
１１０、２１６：ゲート電極
１１１、２１８：エッジ領域
１１２：側壁
１１３、２２０：活性領域
１１４ａ、１１４ｂ：犠牲酸化膜
２０２：パッド酸化膜
２０４：マスク窒化膜
２０６：トレンチ
２２２：凹み
２２４：尖り部
【発明の属する技術分野】
この発明は、半導体装置、特に素子間分離領域に隣接するゲート酸化膜が好適な構造を有する半導体装置、及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の素子間の電気的な隔離を図るために、素子間分離領域の形成が用いられていた。素子間分離領域の形成方法としては、従来、ＬＯＣＯＳ（Local Oxidation Of Silicone）法がよく用いられてきた。このＬＯＣＯＳ法では、熱酸化を用いることにより、素子間分離領域にバーズビークが形成される等の問題があった。そのため、素子間分離領域の小型化に限界があり、従って、半導体装置の高集積化の障害となっていた。
【０００３】
そこで、近年、トレンチ構造を利用した素子間分離領域の形成方法であるＳＴＩ（Shallow Trench Isolation）法が提案されている。
【０００４】
ＳＴＩ法による素子間分離領域は、例えば、以下のようにして形成される。
【０００５】
シリコン基板（以下、Ｓｉ基板ともいう。）の表面に、パッド酸化膜及びマスク窒化膜を順次に形成する。ホトリソ・エッチングによってパターニングして素子間分離領域に相当する領域を開口する。パターニングされたマスク窒化膜をエッチングマスクとして用いて、ＲＩＥ（Reactive Ion Etching）法によって、トレンチを形成する。その後、ＲＩＥ法によってトレンチの内部に生じた欠陥等のダメージの影響を低減するために、熱酸化によってトレンチの底面及び側壁に酸化膜（一般には側壁酸化膜と称する。）を形成する。続いて、トレンチの形成されているシリコン基板に、ＣＶＤ（Chemical Vapor Deposition）法によってシリコン酸化膜（ＣＶＤ酸化膜ともいう。）を埋め込む。その後、ＣＭＰ（Chemical Mechanical Polish：化学的機械的研磨）法によって平坦化し、然る後、マスク窒化膜及びパッド酸化膜の除去を行って、素子間分離領域を得る。素子間分離領域（以下、ＳＴＩ酸化膜ともいう。）は、側壁酸化膜及びＣＶＤ酸化膜で形成されている。
【０００６】
この後、活性領域にゲート酸化膜を形成する際には、エッチングによるダメージを除去してゲート酸化膜の膜質を向上するために、熱酸化による酸化膜の形成及び除去を行う。このダメージを除去するための酸化膜を犠牲酸化膜という。ゲート酸化膜を活性領域上に例えば熱酸化により形成した後、ゲート電極を形成する。
【０００７】
このような従来のＳＴＩ法では、エッチングによってＳＴＩ酸化膜の側壁付近に凹みが生じてしまう。凹みのある状態でゲート酸化膜を形成すると、ゲート酸化膜の膜厚が一部薄くなったり、或いは尖った形状（尖り部ともいう。）になったりする。このようなゲート酸化膜の形状で、活性領域から素子間分離領域（ＳＴＩ酸化膜）にわたってゲート電極を形成すると、ゲート耐圧の低下、リーク電流の発生等の不具合を起こしやすい。
【０００８】
素子間分離領域に生じる凹みの形成を防ぐ方法として、素子間分離領域の側壁に沿って保護膜を形成し、パッド酸化膜をエッチングする方法が提案されている（特許文献１参照）。特許文献１では、エッチングにより凹みの生じてしまう素子間分離領域の側壁に保護膜を形成することで、平坦なゲート酸化膜を形成し、トランジスタのチャネル長が短くなるのを防いでいる。
【０００９】
【特許文献１】
特開２０００−３０６９８９号公報（段落００１０〜００１２、図１）
【００１０】
【発明が解決しようとする課題】
従来のＳＴＩ酸化膜形成方法におけるＣＭＰによる平坦化では、一般に、マスク窒化膜がストッパーの役目を果たすので、ＳＴＩ酸化膜の表面は、シリコン基板の表面よりも高い位置に形成される。このＣＭＰによる平坦化において、ウエハ面は、一様に平坦化されるのが理想である。しかし、実際には、素子パターンの疎密やウエハ面上の位置の違いで削られる速度に差が生じる。このため、ウエハ表面の一部で、ＳＴＩ酸化膜の表面の高さが、シリコン基板の表面と同じ或いは低くなる場合がある。
【００１１】
ＳＴＩ酸化膜の表面が、Ｓｉ基板の表面と同じ高さか或いは低い高さに形成されると、エッチングによる凹みの影響を受けやすくなる。
【００１２】
図４（Ａ）は、従来のＳＴＩ酸化膜の形成方法の側壁酸化膜の形成工程を示したものである。Ｓｉ基板２００上にパッド酸化膜２０２及びマスク窒化膜２０４が順に積層され、然る後、トレンチ２０６が形成されている。このトレンチ２０６の側壁及び底面を、熱酸化法により酸化して、側壁酸化膜２０８が形成される。このとき、図中破線で示したシリコン基板の表面付近の、側壁酸化膜２０８の一部分の領域とシリコン基板２００の境界領域とを、エッジ領域２１８とする。トレンチ２０６の側壁の熱酸化では、パッド酸化膜２０２の影響によりエッジ領域が酸化されやすい。
【００１３】
図４（Ｂ）は、ゲート電極形成後の素子分離領域周辺を示した図である。Ｓｉ基板２００の活性領域２２０上にゲート酸化膜２１４が形成されている。素子間分離領域すなわちＳＴＩ酸化膜２１２は、側壁酸化膜２０８及びＣＶＤ酸化膜２１０で構成されている。活性領域２２０からＳＴＩ酸化膜２１２の一部の領域にわたってゲート電極２１６が形成されている。
【００１４】
また、ＳＴＩ酸化膜２１２の表面は、ＣＭＰによって削られて、Ｓｉ基板２００の表面とほぼ同じ高さに形成されている。
【００１５】
このように、ＳＴＩ酸化膜の表面がＳｉ基板の表面と同じ高さで、或いはより低い高さで形成された領域では、エッチングによって生じた凹みの影響を受けやすくなる。また、図４（Ａ）で示したように、エッジ領域の側壁酸化が深いため、エッチング後にゲート酸化膜を形成すると、ゲート酸化膜２１４に尖り部２２４が生じやすくなる。また、エッジ領域でのゲート酸化膜２１４の薄膜化も起こりやすい。
【００１６】
チャネル長方向（紙面に垂直な方向）では、ゲート酸化膜は拡散領域（ドレイン及びソース領域）に接しているが、図４（Ｂ）のように、ゲート電極がアクティブ領域から素子間分離領域にわたって形成される場合、すなわち、チャネル長方向と垂直方向の場合には、ゲート酸化膜２１４は、ＳＴＩ酸化膜２１２に隣接する。ゲート酸化膜２１４のエッジ領域２１８には、電荷が集中しやすいので、ここに尖り部２２４があったり、ゲート酸化膜２１４の薄膜化が起きていると、ゲート耐圧の低下やリーク電流の発生等の不具合を起こしやすい。
【００１７】
よって、ウエハ面上の全ての領域で、素子間分離領域、すなわちＳＴＩ酸化膜の表面がシリコン基板の表面よりも高い位置に形成され、且つ、ゲート酸化膜の耐圧性が向上した半導体装置及びその製造方法が望まれていた。
【００１８】
【課題を解決するための手段】
この出願に係る発明者は、ＣＭＰによってＳＴＩ酸化膜を形成した後に、シリコン基板をエッチングすることにより、ＳＴＩ酸化膜の表面の高さをシリコン基板表面より高い位置に形成でき、且つゲート酸化膜のゲート耐圧を向上することができるという結論に達した。
【００１９】
そこで、この発明の製造方法の対象となる半導体装置によれば、シリコン基板と、シリコン基板に設けられた素子間分離領域により互いに分離された複数の活性領域と、活性領域上に形成されたゲート酸化膜を具えた半導体装置において、下記の特徴を有している。すなわち、素子間分離領域は、その表面の高さが、シリコン基板の表面の高さより高く形成されている。そして、ゲート酸化膜が、素子間分離領域に隣接する領域で、素子間分離領域の側壁に近づくにつれて膜厚が厚くなり且つせり上がって形成されている。「せり上がる」とは、ゲート酸化膜の表面が、素子間分離領域の側壁の上端側へ向かって、なめらかな或いはなめらかなとみなせる曲線を描いて上向きに反っている状態を示している。
【００２０】
この発明の製造方法の対象となる半導体装置によれば、ウエハ上の素子間分離領域の表面の高さが、シリコン基板の表面よりも高く形成されているので、エッジ部におけるゲート酸化膜の尖りや薄膜化が起こりにくい。また、ゲート酸化膜が素子間分離領域の側壁近傍で厚く形成されているため、電流のリークが生じにくく、ゲート耐圧も向上する。よって、デバイス特性が保証されるため、製造歩どまりも向上する。
【００２１】
この発明の半導体装置の製造方法によれば、シリコン基板上に素子間分離領域を形成後、ゲート酸化膜を形成する半導体装置の製造方法において、シリコン基板の表面を異方性エッチングすることにより、素子間分離領域の表面の高さを前記シリコン基板の表面より高くする（ａ）工程と、（ａ）工程により、異方性エッチングされた、シリコン基板の表面を酸化して犠牲酸化膜を形成する（ｂ）工程と、犠牲酸化膜を除去する（ｃ）工程と、犠牲酸化膜を除去したシリコン基板の表面にゲート酸化膜を形成する（ｄ）工程とを含む。
【００２２】
この発明の半導体装置の製造方法によれば、素子間分離領域の形成後にシリコン基板のエッチングを行うので、ウエハ上の素子間分離領域の表面の高さが、確実に基板の表面より高く形成できる。よって、ＣＭＰによって生じるウエハ面の高さについての不具合が解消され、エッジ部におけるゲート酸化膜の尖りや薄膜化を防止することができる。また、ゲート酸化膜が素子間分離領域の側壁近傍で厚く形成できるため、電流のリークが生じにくく、ゲート耐圧も向上する。よって、デバイス特性が保証されるため、製造歩どまりも向上する。
【００２３】
【発明の実施の形態】
以下、図１〜図３を参照して、この発明の実施の形態につき説明する。尚、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、この発明を図示例に限定するものではない。また、図を分かり易くするために、断面を示すハッチング（斜線）は一部分を除き省略してある。また、以下の説明において、特定の材料及び条件等を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
【００２４】
＜第１の実施の形態＞
図１（Ａ）は、この発明による半導体装置の第１の実施の形態の説明に供する、部分的断面図である。Ｓｉ基板１００に、溝状のトレンチが形成され、ＳＴＩ酸化膜１０６によって素子間分離領域が形成されている。ＳＴＩ酸化膜１０６は、外側のＳｉ基板と接している部分が側壁酸化膜１０２、内側の部分がＣＶＤ酸化膜１０４で構成されている。また、ＳＴＩ酸化膜１０６の頂部側は、Ｓｉ基板１００の表面から突出するように形成されている。従って、ＳＴＩ酸化膜１０６の頂面１０６ａは、Ｓｉ基板１００の表面１００ａよりも高い位置にある。
【００２５】
Ｓｉ基板１００のうち素子間分離領域で分離されている基板領域は、活性領域１１３として用いられ、図１に示した素子間分離領域に隣接した活性領域１１３には、ゲート酸化膜１０８が形成されている。このゲート酸化膜１０８は、ＳＴＩ酸化膜１０６の側壁１１２近傍では、側壁１１２に近づくにつれてゲート酸化膜の膜厚が厚くなり、かつ側壁１１２の上端側へとせり上がって形成されている。ゲート電極１１０は、ゲート酸化膜１０８からＳＴＩ酸化膜１０６の表面にわたって形成されている。
【００２６】
図１（Ｂ）は、図１（Ａ）の破線で囲んだエッジ領域１１１の拡大図であって、基板１００の表面と直交する面内での断面を概略的に表している。ゲート酸化膜１０８の膜厚は、側壁１１２から離れた領域での膜厚をＬ1、側壁に近い領域での膜厚をＬ2とすると、Ｌ1よりＬ2の方が厚くなっている。また、側壁１１２に近づくにつれてゲート酸化膜１０８の表面１０８ａは、滑らかなカーブを描いて側壁１１２の上端側へとせり上がっている。
【００２７】
このように、図１（Ｂ）の断面図からも理解できるように、ゲート酸化膜１０８は、その膜厚が、側壁１１２に近づくにつれて厚くなり、かつせり上がった形状になっているので、従来のような尖り部の形成や薄膜化は起こらなくなる。また、膜厚が電荷の集中しやすいエッジ領域で厚くなっているので、ゲート耐圧性が向上し、リーク電流も生じにくくなる。
【００２８】
図２（Ａ）は、素子間分離領域、すなわちＳＴＩ酸化膜を形成した後、マスク窒化膜及びパッド酸化膜を除去した状態の半導体装置の一部分を概略的に示す断面図である。この図２（Ａ）で示した例では、ＣＭＰによってＳＴＩ酸化膜１０６の表面１０６ａが、Ｓｉ基板１００の表面１００ｂとほぼ同じ高さに削られている。
【００２９】
この図２（Ａ）に示す構造体を得る工程までの製造方法は、公知であるが、その一例を簡単に説明する。
【００３０】
Ｓｉ基板１００上にパッド酸化膜を熱酸化法により例えば１０ｎｍ〜１００ｎｍの膜厚で形成する。マスク窒化膜をＣＶＤ法により例えば１５０ｎｍ〜３５０ｎｍの膜厚で形成する。公知のホトリソ・エッチング技術により、素子間分離領域を形成する部分を開口する。ＲＩＥ法により例えば深さ４００ｎｍのトレンチを形成する。熱酸化によってトレンチの側面及び底面を酸化し、１０ｎｍ〜３０ｎｍの厚さで側壁酸化膜１０２を形成する。ＣＶＤ法により、トレンチの深さ、パッド酸化膜の厚さ及びマスク酸化膜の厚さ以上にＣＶＤ酸化膜を形成する。ＶＣＭＰによる平坦化を行い、ウエットエッチングにより順次マスク窒化膜、パッド酸化膜を除去する。このようにして、この第１の実施の形態の半導体装置の製造方法で用いるＳｉ基板１００の前処理工程が行える。図２（Ａ）で示された半導体装置の断面図は、このような前処理工程が行われ、Ｓｉ基板１００のＳＴＩ酸化膜の表面の高さが、Ｓｉ基板１００の表面とほぼ同じ高さに形成されている領域を示したものである。
【００３１】
上述のＳｉ基板に素子間分離領域を形成し、パッド酸化膜除去までの前処理工程は、一例をあげたにすぎず、一般的に行われている素子間分離領域の製造方法を用いればよい。
【００３２】
次に、このようにして得られたＳｉ基板１００の表面１００ｂに対して、例えばＨＢｒガスを用いた異方性エッチングにより、Ｓｉ基板を厚み方向に５〜２０ｎｍエッチングする（図２（Ｂ））。このときのエッチングの深さは、後に形成するゲート酸化膜の厚さの１倍〜数倍程度であれば良い。ＳＴＩ酸化膜１０６の表面１０６ａの高さは、Ｓｉ基板より高くなる。また、Ｓｉ基板１００の表面１００ａは、ＳＴＩ酸化膜１０６の側壁１１２に近づくにつれてなめらかにせり上がった状態になる。この異方性エッチングにより、従来の半導体装置で生じていたゲート酸化膜の尖り部を形成する原因になるようなＳｉ基板の表面の形状も削り取ることができる。
【００３３】
Ｓｉ基板１００の表面１００ａに、例えば熱酸化法により犠牲酸化膜１１４ａを形成し、続いて犠牲酸化膜１１４ａを除去する（図２（Ｃ））。これにより、エッチングにより受けたダメージを除去し、後に形成するゲート酸化膜の膜質を良好にすることができる。
【００３４】
次いで、Ｓｉ基板１００の表面１００ａに、例えば熱酸化法により、膜厚２〜１０ｎｍでゲート酸化膜１０８を形成する（図２（Ｄ））。ゲート酸化膜１０８を熱酸化により形成する際、ＳＴＩ酸化膜１０６と隣接している領域は、酸素濃度が高いため酸化されやすい。よって、ＳＴＩ酸化膜１０６の近傍すなわち、エッジ領域１１１のＳｉ基板１００の表面では、ゲート酸化膜１０８の膜厚がＳＴＩ酸化膜１０６から離れた領域よりも厚く形成される。このように形成されたゲート酸化膜上に、ゲート電極を公知技術により形成する（図示せず。）。
【００３５】
上述したこの発明の製造方法により得られた半導体装置の構造によれば、図１に示したような、ＳＴＩ酸化膜１０６の高さがＳｉ基板１００の表面より高く、ゲート酸化膜１０８が、ＳＴＩ酸化膜１０６に隣接するエッジ領域１１１で、ＳＴＩ酸化膜１０６の側壁１１２に近づくにつれて膜厚が厚くなりかつせり上がっている。
【００３６】
ＣＭＰによる平坦化を行った後で、Ｓｉ基板１００をエッチングして基板面の高さを下げるので、確実にＳＴＩ酸化膜１０６の表面の高さが、Ｓｉ基板１００の表面より高くなる。よって、後に形成するゲート酸化膜に尖り部が生じたり、薄膜化したりする不具合が起こらない。
【００３７】
また、ゲート酸化膜１０８をＳＴＩ酸化膜１０６の側壁１１２に近づくにつれて膜厚を厚くかつせり上がった状態に形成できるので、電流のリークが生じにくく、ゲート耐圧も向上する。よって、デバイス特性が保証されるため、製造歩どまりも向上する。
【００３８】
このＳｉ基板の他の領域では、パッド酸化膜を除去した段階で、既にＳＴＩ酸化膜の高さがＳｉ基板の表面より高く形成されている部分もある。この部分についても、上述の工程が施されることになるが、これにより、より確実にＳＴＩ酸化膜の表面の高さがＳｉ基板の表面よりも高くなる。また、ＳＴＩ酸化膜の高さが低く形成されている領域と同様に、ゲート酸化膜をその膜厚が、ＳＴＩ酸化膜の側壁に近づくにつれて膜厚が厚く、かつせり上がった形状にすることができる。
【００３９】
これにより、ウエハ上の素子間分離領域の表面の高さが、確実に基板の表面より高く形成できる。すなわち、ＣＭＰによるウエハ面の高さについての不具合が解消され、エッジ部におけるゲート酸化膜の尖りや薄膜化を防止することができる。
【００４０】
＜第２の実施の形態＞
この発明の半導体装置の製造方法の第２の実施の形態では、Ｓｉ基板の異方性エッチング後に、酸素イオンをイオン注入する。このようなイオン注入を行うことで、犠牲酸化膜の膜厚が素子間分離領域近傍では薄く、かつ離れた領域では厚く形成されるので、より良好なゲート酸化膜の形状が得られる。
【００４１】
図３（Ａ）は、図２（Ａ）と同様に、パッド酸化膜の除去後の半導体装置の一部分の概略的断面図であり、ＣＭＰによってＳＴＩ酸化膜の表面が、Ｓｉ基板の表面とほぼ同じ高さにまで削られている領域を示している。
【００４２】
Ｓｉ基板１００の表面１００ｂに対して、例えばＨＢｒガスを用いた異方性エッチングにより、Ｓｉ基板を１０〜２５ｎｍエッチングする（図２（Ｂ））。このときのエッチングの深さは、第１の実施の形態より若干深く行う。これは、後の酸素イオンのイオン注入の際の遮蔽効果を確実に得るためである。ここで、第１の実施の形態と同様に、ＳＴＩ酸化膜１０６の表面１００ｃの高さは、Ｓｉ基板より高くなる。
【００４３】
続いて、Ｓｉ基板１００の表面１００ｃに、酸素イオンを例えば注入エネルギー３〜６ｋｅＶ及びドーズ量１×１０12〜５×１０16ｃｍ-2でイオン注入する（図３（Ｂ））。このとき、ＳＴＩ酸化膜１０６の遮蔽効果により、酸素イオンの注入量は、ＳＴＩ酸化膜１０６に近い領域では少なく及び離れた領域では多くなる。
【００４４】
Ｓｉ基板１００の表面１００ｃに、例えば熱酸化法により犠牲酸化膜１１４ｂを形成する（図３（Ｃ））。注入された酸素イオン濃度が薄いＳＴＩ酸化膜１０６に近い領域では、犠牲酸化膜１１４ｂは薄く形成され、注入された酸素イオン濃度が濃いＳＴＩ酸化膜１０６から離れた領域では、犠牲酸化膜１１４ｂは厚く形成される。続いて犠牲酸化膜を除去する（図示せず。）。Ｓｉ基板１００の表面は、ＳＴＩ酸化膜に近い領域では、犠牲酸化膜１１４ｂが薄く形成されるため、ＳＴＩ酸化膜１０６の側壁１１２に近づくにつれて、第１の実施の形態よりもさらになめらかにせり上がった状態になる。
【００４５】
次いで、Ｓｉ基板１００の表面１００ｃに、例えば熱酸化法により、膜厚２〜１０ｎｍでゲート酸化膜１０８を形成する（図３（Ｄ））。このとき、ＳＴＩ酸化膜１０６の側壁１１２に接している部分は、ＳＴＩ酸化膜中の酸素によって酸素濃度が高くなるため、ＳＴＩ酸化膜の側壁に近いほどゲート酸化膜の膜厚が厚く形成される。このように形成されたゲート酸化膜１０８上に、ゲート電極１１０を、公知技術によって形成する（図示せず。）。
【００４６】
第２の実施の形態では、異方性エッチング後であって、犠牲酸化膜１１４ｂを形成する前に酸素イオンをイオン注入している。Ｓｉ基板の表面及び素子間分離領域表面に、酸素イオンを注入すると、Ｓｉ基板の表面では、酸素イオンの正電荷がすぐに拡散するが、素子間分離領域では、正電荷が帯電したままの状態になる。よって、酸素イオンは素子間分離領域に帯電した正電荷の遮蔽効果により、Ｓｉ基板の素子間分離領域近傍は、酸素イオンの注入量が少なくなる。このようなＳｉ基板に対して、犠牲酸化膜を形成すると、犠牲酸化膜は素子間分離領域近傍では膜厚が薄く形成され、素子間分離領域から離れた領域では、酸素イオンの注入量が多いので、膜厚が厚く形成される。
【００４７】
このようにして形成された犠牲酸化膜１１４ｂを除去し、ゲート酸化膜を形成すると、第１の実施の形態よりも急峻な勾配でなめらかに側壁に向かってせり上がった形状でゲート酸化膜が形成できる。また、第１の実施の形態と同様に、ゲート酸化膜の膜厚は、素子間分離領域の側壁に近づくほど厚く形成されている。
【００４８】
このように形成したゲート酸化膜上に、素子間分離領域に亘ってゲート電極を形成すると、ゲート耐圧が向上し、リーク電流も生じにくい。
【００４９】
【発明の効果】
上述した実施の形態からも明らかなように、この発明の製造方法の対象となる半導体装置によれば、ウエハ上の素子間分離領域の表面の高さが、シリコン基板の表面よりも高く形成されているので、エッジ部におけるゲート酸化膜の尖りや薄膜化が起こりにくい。また、ゲート酸化膜が素子間分離領域の側壁近傍で厚く形成されているため、電流のリークが生じにくく、ゲート耐圧も向上する。
【００５０】
また、この発明の半導体装置の製造方法によれば、素子間分離領域の形成後にシリコン基板のエッチングを行うので、ウエハ上の素子間分離領域の表面の高さが、確実に基板の表面より高く形成できる。よって、ＣＭＰによって生じるウエハ面の高さについての不具合が解消され、エッジ部におけるゲート酸化膜の尖りや薄膜化を防止することができる。また、ゲート酸化膜が素子間分離領域の側壁近傍で厚く形成できるため、電流のリークが生じにくく、ゲート耐圧も向上する。よって、デバイス特性が保証されるため、製造歩どまりも向上する。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｂ）は、この発明による半導体装置の第１の実施の形態の構成例についての説明に供する概略断面図及び部分的概略断面図である。
【図２】（Ａ）〜（Ｃ）は、この発明による半導体装置の製造方法の第１の実施の形態の説明に供する工程図である。
【図３】（Ａ）〜（Ｃ）は、この発明による半導体装置の製造方法の第２の実施の形態の説明に供する工程図である。
【図４】（Ａ）〜（Ｂ）は、従来の半導体装置の構造についての説明に供する断面図である。
【符号の説明】
１００、２００：Ｓｉ基板
１００ａ、１００ｂ、１００ｃ、１０８ａ：表面
１０２、２０８：側壁酸化膜
１０４、２１０：ＣＶＤ酸化膜
１０６、２１２：ＳＴＩ酸化膜
１０６ａ：頂面
１０８、２１４：ゲート酸化膜
１１０、２１６：ゲート電極
１１１、２１８：エッジ領域
１１２：側壁
１１３、２２０：活性領域
１１４ａ、１１４ｂ：犠牲酸化膜
２０２：パッド酸化膜
２０４：マスク窒化膜
２０６：トレンチ
２２２：凹み
２２４：尖り部
Claims (2)
- シリコン基板と、前記シリコン基板に設けられた素子間分離領域により互いに分離された複数の活性領域と、前記活性領域上に形成されたゲート酸化膜を具えた半導体装置であって、前記素子間分離領域の表面の高さが、前記シリコン基板の表面の高さより高く、及び、前記ゲート酸化膜が、前記素子間分離領域に隣接する領域で、前記素子間分離領域の側壁に近づくにつれて膜厚が厚くなり、かつせり上がっている半導体装置を、前記シリコン基板上に前記素子間分離領域を形成後、前記ゲート酸化膜を形成して製造するにあたり、
（ａ）前記シリコン基板の表面を異方性エッチングすることにより、前記素子間分離領域の表面の高さを前記シリコン基板の表面より高くする工程と、
（ｂ）（ａ）工程により、異方性エッチングされた、前記シリコン基板の表面を酸化して犠牲酸化膜を形成する工程と、
（ｃ）前記犠牲酸化膜を除去する工程と、
（ｄ）前記犠牲酸化膜を除去したシリコン基板の表面に前記ゲート酸化膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記（ａ）工程後であって、かつ前記（ｂ）工程の前に、前記シリコン基板の表面に酸素イオン注入を行う
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003182822A JP4158621B2 (ja) | 2003-06-26 | 2003-06-26 | 半導体装置の製造方法 |
| US10/875,212 US7071076B2 (en) | 2003-06-26 | 2004-06-25 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003182822A JP4158621B2 (ja) | 2003-06-26 | 2003-06-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019703A JP2005019703A (ja) | 2005-01-20 |
| JP4158621B2 true JP4158621B2 (ja) | 2008-10-01 |
Family
ID=33535278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003182822A Expired - Fee Related JP4158621B2 (ja) | 2003-06-26 | 2003-06-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7071076B2 (ja) |
| JP (1) | JP4158621B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010027904A (ja) * | 2008-07-22 | 2010-02-04 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP6341802B2 (ja) | 2014-08-21 | 2018-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US10134926B2 (en) | 2015-02-03 | 2018-11-20 | Microsoft Technology Licensing, Llc | Quantum-efficiency-enhanced time-of-flight detector |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5459096A (en) * | 1994-07-05 | 1995-10-17 | Motorola Inc. | Process for fabricating a semiconductor device using dual planarization layers |
| TW366559B (en) * | 1998-04-27 | 1999-08-11 | United Microelectronics Corp | Manufacturing method of shallow trench isolation structure |
| US5989978A (en) * | 1998-07-16 | 1999-11-23 | Chartered Semiconductor Manufacturing, Ltd. | Shallow trench isolation of MOSFETS with reduced corner parasitic currents |
| US6143624A (en) * | 1998-10-14 | 2000-11-07 | Advanced Micro Devices, Inc. | Shallow trench isolation formation with spacer-assisted ion implantation |
| JP2000306989A (ja) | 1999-04-20 | 2000-11-02 | Sony Corp | 半導体装置の製造方法 |
| JP2001118919A (ja) * | 1999-10-15 | 2001-04-27 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US6281063B1 (en) * | 2000-10-17 | 2001-08-28 | United Microelectronics Corp. | Method for manufacturing trench isolation |
| KR100387531B1 (ko) * | 2001-07-30 | 2003-06-18 | 삼성전자주식회사 | 반도체소자 제조방법 |
-
2003
- 2003-06-26 JP JP2003182822A patent/JP4158621B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-25 US US10/875,212 patent/US7071076B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040262707A1 (en) | 2004-12-30 |
| JP2005019703A (ja) | 2005-01-20 |
| US7071076B2 (en) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1213757B1 (en) | Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same | |
| US7745904B2 (en) | Shallow trench isolation structure for semiconductor device | |
| US6825544B1 (en) | Method for shallow trench isolation and shallow trench isolation structure | |
| JPH04234146A (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| KR100507856B1 (ko) | Ｍｏｓ트랜지스터 제조방법 | |
| JP2001332615A (ja) | 半導体素子の製造方法 | |
| JP4158621B2 (ja) | 半導体装置の製造方法 | |
| US6849551B2 (en) | Method for forming isolation region in semiconductor device | |
| KR100355870B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100275484B1 (ko) | 트렌치형 게이트 전극을 갖는 전력소자 제조방법 | |
| JP2762973B2 (ja) | 半導体装置の製造方法 | |
| KR100249023B1 (ko) | 반도체장치의 소자격리방법 | |
| KR100588643B1 (ko) | 셀로우 트렌치 소자 분리막 제조 방법 | |
| KR100297169B1 (ko) | 반도체소자의소자분리방법 | |
| KR20090070710A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100578240B1 (ko) | 반도체 소자의 ｓｔｉ 형성 방법 | |
| KR100460043B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR20010002305A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| CN114005786A (zh) | 一种半导体的制造方法 | |
| KR100373710B1 (ko) | 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법 | |
| KR100672768B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100575080B1 (ko) | 소자 분리막 형성 방법 | |
| KR20010005115A (ko) | 반도체소자의 제조방법 | |
| KR20010068649A (ko) | 반도체장치의 소자격리방법 | |
| KR20010027434A (ko) | 에스오아이 반도체 소자 분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |