CN110854121A - 半导体制作方法 - Google Patents
半导体制作方法 Download PDFInfo
- Publication number
- CN110854121A CN110854121A CN201911185498.2A CN201911185498A CN110854121A CN 110854121 A CN110854121 A CN 110854121A CN 201911185498 A CN201911185498 A CN 201911185498A CN 110854121 A CN110854121 A CN 110854121A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- etching
- floating gate
- ono
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000002253 acid Substances 0.000 claims abstract description 17
- 230000005641 tunneling Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 5
- 238000004140 cleaning Methods 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 238000001039 wet etching Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 238000011165 process development Methods 0.000 description 2
- -1 ONO nitride Chemical class 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种半导体制作方法，包括：提供一衬底；在所述衬底上形成遂穿氧化层；刻蚀所述遂穿氧化层形成和所述衬底形成浅沟槽隔离结构；在所述浅沟槽隔离结构和所述遂穿氧化层上形成浮栅；在所述浮栅上形成ONO层；使用酸刻蚀所述ONO层；在剩余的所述ONO层形成控制栅。在本发明提供的半导体制作方法中，通过使用酸进行湿法刻蚀的方式，轻松去除了ONO层的氮化层，降低刻蚀过刻蚀带来的影响，实现清除干净ONO层侧壁的作用，防止出现篱笆和小孔的缺陷。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种半导体制作方法。
背景技术
二维平面NAND闪存进入到20纳米节点时，控制栅极和浮栅的刻蚀工艺是产品开发中最复杂的工艺流程，该步工艺会从上到下刻蚀超过10层的不同f i lm组合，同时两个方向是不同的三位形貌。该步工艺开发是业界对机台要求最高，过程管控最精密的工艺流程，受NAND的结构影响，该工艺最复杂的是平衡各步刻蚀过程，同时让蚀刻停止在遂穿氧化层上面，现有技术中，在刻蚀过程中容易出现篱笆和小孔这两种最致命问题，最后出现漏电的问题。
发明内容
本发明的目的在于提供一种半导体制作方法，使得制作后的半导体不会出现“篱笆”形状的残留，并且防止在遂穿氧化层和硅中出现小孔的现象。
为了达到上述目的，本发明提供了一种半导体制作方法，包括：
提供一衬底；
在所述衬底上形成遂穿氧化层；
刻蚀所述遂穿氧化层形成和所述衬底形成浅沟槽隔离结构；
在所述浅沟槽隔离结构和所述遂穿氧化层上形成浮栅；
在所述浮栅上形成ONO层；
使用酸刻蚀所述ONO层；
在剩余的所述ONO层形成控制栅。
可选的，在所述的半导体制作方法中，所述形成浮栅的方法包括：在所述浅沟槽隔离结构和所述遂穿氧化层上形成浮栅层，刻蚀所述浮栅层露出所述浅沟槽隔离结构的表面形成浮栅。
可选的，在所述的半导体制作方法中，所述ONO层为二氧化硅-氮化硅-二氧化硅三层组合。
可选的，在所述的半导体制作方法中，所述酸选取SC1或SC2。
可选的，在所述的半导体制作方法中，所述酸的热度为60度～70度。
可选的，在所述的半导体制作方法中，使用酸刻蚀所述ONO层的方法包括：使用酸刻蚀ONO层露出所述浅沟槽隔离结构的表面。
可选的，在所述的半导体制作方法中，形成所述控制栅后，所述半导体制作方法还包括：在所述控制栅上形成一掩膜层，在所述掩膜层上形成正硅酸乙酯层。
可选的，在所述的半导体制作方法中，所述掩膜层的材料为氮化硅。
可选的，在所述的半导体制作方法中，所述遂穿氧化层的材料为二氧化硅。
可选的，在所述的半导体制作方法中，所述浮栅和所述控制栅的材料为多晶硅。
在本发明提供的半导体制作方法中，通过使用酸进行湿法刻蚀的方式，轻松去除了ONO层的氮化层，降低刻蚀过刻蚀带来的影响，实现清除干净ONO层侧壁的作用，防止出现篱笆和小孔的缺陷。
附图说明
图1是本发明实施例的半导体制作方法的流程图；
图2至图6是本发明实施例的半导体制作方法的剖面图；
图中：110-衬底、120-遂穿氧化层、130-浅沟槽隔离结构、140-浮栅、150-ONO层、160-控制栅层、170-掩膜层、180-正硅酸乙酯层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
发明人深入分析了造成栅极刻蚀工艺开发中的篱笆和小孔的问题的主要原因分别是，ONO层在刻蚀过程中很难清理干净，需要增加过刻蚀才能完成清理，同时伴随而来的是在大面积区域的过刻蚀中，可能造成遂穿氧化层被刻蚀消耗，并损伤到遂穿氧化层下面的硅，使该区域出现漏电问题。本专利通过精确分析栅极刻蚀中多步刻蚀中间过程，发现ONO的氮化层较难刻蚀是出现篱笆(ONO在侧壁出现残留)的主要原因。
请参照图1，本发明提供了一种半导体制作方法，包括：
S11：提供一衬底；
S12：在所述衬底上形成遂穿氧化层；
S13：刻蚀所述遂穿氧化层形成和所述衬底形成浅沟槽隔离结构；
S14：在所述浅沟槽隔离结构和所述遂穿氧化层上形成浮栅；
S15：在所述浮栅上形成ONO层；
S16：使用酸刻蚀所述ONO层；
S17：在剩余的所述ONO层形成控制栅。
首先，请参照图2，提供一衬底110，衬底110可以是一硅衬底，在衬底110上形成一层遂穿氧化层120，遂穿氧化层120的材料可以是二氧化硅。
请参照图3和图4，刻蚀遂穿氧化层120和衬底110并填充氧化物形成浅沟槽隔离结构130，在浅沟槽隔离结构130和遂穿氧化层120上形成一浮栅层、刻蚀浮栅层露出浅沟槽隔离结构130的表面形成浮栅140，浮栅层130的材料可以是多晶硅。
接着，请参照图4和图5，浅沟槽隔离结构120表面和浮栅140上形成一ONO层150，由于在上一步骤中，刻蚀浮栅层露出浅沟槽隔离结构130的表面形成浮栅140，因此，浮栅140具有侧壁，导致形成的ONO层也有侧壁。ONO层150为二氧化硅-氮化硅-二氧化硅三层组合。接着，刻蚀ONO层150露出浅沟槽隔离结构120表面，在刻蚀ONO层150其中的氮化层时选取SC1或SC2，酸的热度为60度～70度。发明人发现现有技术中，刻蚀到ONO层150的氮化硅这一层比较难刻蚀，会在刻蚀的侧壁上留下残留，导致在最后形成的半导体器件中留有类似篱笆的形状。并且由于ONO层150的氮化硅的难刻蚀的缺点，还可能导致在刻蚀过程中其侧边的多晶硅下的遂穿氧化层130受到影响，出现空洞的情况，甚至还会影响遂穿氧化层130下的硅。而本发明实施例采用酸刻蚀ONO层150的氮化硅，可以轻松刻蚀掉氮化层。
接着，请参照图6，在ONO层150上形成控制栅层160，控制栅层160的材料可以是多晶硅。接着，在控制栅160上形成一掩膜层170，其中，掩膜层170材料可以是氮化硅，最后再掩膜层170上形成正硅酸乙酯层180。
综上，在本发明实施例提供的半导体制作方法中，通过使用酸进行湿法刻蚀的方式，轻松去除了ONO层的氮化层，降低刻蚀过刻蚀带来的影响，实现清除干净ONO层侧壁的作用，防止出现篱笆和小孔的缺陷。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种半导体制作方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成遂穿氧化层；
刻蚀所述遂穿氧化层形成和所述衬底形成浅沟槽隔离结构；
在所述浅沟槽隔离结构和所述遂穿氧化层上形成浮栅；
在所述浮栅上形成ONO层；
使用酸刻蚀所述ONO层；
在剩余的所述ONO层形成控制栅。
2.如权利要求1所述的半导体制作方法，其特征在于，所述形成浮栅的方法包括：在所述浅沟槽隔离结构和所述遂穿氧化层上形成浮栅层，刻蚀所述浮栅层露出所述浅沟槽隔离结构的表面形成浮栅。
3.如权利要求1所述的半导体制作方法，其特征在于，所述ONO层为二氧化硅-氮化硅-二氧化硅三层组合。
4.如权利要求1所述的半导体制作方法，其特征在于，所述酸选取SC1或SC2。
5.如权利要求4所述的半导体制作方法，其特征在于，所述酸的热度为60度～70度。
6.如权利要求5所述的半导体制作方法，其特征在于，使用酸刻蚀所述ONO层的方法包括：使用酸刻蚀ONO层露出所述浅沟槽隔离结构的表面。
7.如权利要求1所述的半导体制作方法，其特征在于，形成所述控制栅后，所述半导体制作方法还包括：在所述控制栅上形成一掩膜层，在所述掩膜层上形成正硅酸乙酯层。
8.如权利要求7所述的半导体制作方法，其特征在于，所述掩膜层的材料为氮化硅。
9.如权利要求1所述的半导体制作方法，其特征在于，所述遂穿氧化层的材料为二氧化硅。
10.如权利要求1所述的半导体制作方法，其特征在于，所述浮栅和所述控制栅的材料为多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911185498.2A CN110854121A (zh) | 2019-11-27 | 2019-11-27 | 半导体制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911185498.2A CN110854121A (zh) | 2019-11-27 | 2019-11-27 | 半导体制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110854121A true CN110854121A (zh) | 2020-02-28 |
Family
ID=69605381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911185498.2A Pending CN110854121A (zh) | 2019-11-27 | 2019-11-27 | 半导体制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110854121A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5413678A (en) * | 1993-05-14 | 1995-05-09 | Texas Instruments Incorporated | Heated SC1 solution for selective etching |
| US6251719B1 (en) * | 2000-11-16 | 2001-06-26 | Taiwan Semiconductor Manufacturing Company | Poly gate process that provides a novel solution to fix poly-2 residue under poly-1 oxide for charge coupled devices |
| KR20020061255A (ko) * | 2001-01-15 | 2002-07-24 | 삼성전자 주식회사 | 고전압 트랜지스터와 저전압 트랜지스터를 갖는 반도체소자 및 그 제조방법 |
| US20030057473A1 (en) * | 1999-04-27 | 2003-03-27 | Eiji Kamiya | Nonvolatile semiconductor memory device |
| JP2006339501A (ja) * | 2005-06-03 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN102117777A (zh) * | 2010-01-04 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 一种氧氮氧多晶硅层间介质湿法刻蚀方法 |
| US20120129350A1 (en) * | 2010-11-23 | 2012-05-24 | Macronix International Co., Ltd. | Method for reducing wordline bridge rate |
| US9218978B1 (en) * | 2015-03-09 | 2015-12-22 | Cypress Semiconductor Corporation | Method of ONO stack formation |
| CN105529255A (zh) * | 2014-09-30 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构的形成方法以及栅极结构 |
| CN105575968A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式闪存及其制备方法、电子装置 |
-
2019
- 2019-11-27 CN CN201911185498.2A patent/CN110854121A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5413678A (en) * | 1993-05-14 | 1995-05-09 | Texas Instruments Incorporated | Heated SC1 solution for selective etching |
| US20030057473A1 (en) * | 1999-04-27 | 2003-03-27 | Eiji Kamiya | Nonvolatile semiconductor memory device |
| US6251719B1 (en) * | 2000-11-16 | 2001-06-26 | Taiwan Semiconductor Manufacturing Company | Poly gate process that provides a novel solution to fix poly-2 residue under poly-1 oxide for charge coupled devices |
| KR20020061255A (ko) * | 2001-01-15 | 2002-07-24 | 삼성전자 주식회사 | 고전압 트랜지스터와 저전압 트랜지스터를 갖는 반도체소자 및 그 제조방법 |
| JP2006339501A (ja) * | 2005-06-03 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN102117777A (zh) * | 2010-01-04 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 一种氧氮氧多晶硅层间介质湿法刻蚀方法 |
| US20120129350A1 (en) * | 2010-11-23 | 2012-05-24 | Macronix International Co., Ltd. | Method for reducing wordline bridge rate |
| CN105529255A (zh) * | 2014-09-30 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构的形成方法以及栅极结构 |
| CN105575968A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式闪存及其制备方法、电子装置 |
| US9218978B1 (en) * | 2015-03-09 | 2015-12-22 | Cypress Semiconductor Corporation | Method of ONO stack formation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11417678B2 (en) | Method of manufacturing semiconductor memory device | |
| JP2007214536A (ja) | フラッシュメモリ素子の製造方法 | |
| CN106972021B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US10418440B2 (en) | Memory structure | |
| US20060205158A1 (en) | Method of forming floating gate electrode in flash memory device | |
| US8765587B2 (en) | Method of manufacturing non-volatile memory devices | |
| US9117695B1 (en) | Method for fabricating semiconductor device | |
| CN105633021A (zh) | 半导体元件的制造方法 | |
| CN110854121A (zh) | 半导体制作方法 | |
| JP2011187562A (ja) | フラッシュメモリの製造方法 | |
| JP4916177B2 (ja) | フラッシュメモリ素子のゲート形成方法 | |
| CN105097702B (zh) | 闪存制造方法 | |
| US20070281423A1 (en) | Method for manufacuring semiconductor device | |
| KR100932324B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| JP2008084975A (ja) | 半導体装置、およびその製造方法 | |
| US11417735B2 (en) | Method for fabricating semiconductor device | |
| US10141194B1 (en) | Manufacturing method of semiconductor structure | |
| US8236649B2 (en) | Semiconductor memory device with spacer shape floating gate and manufacturing method of the semiconductor memory device | |
| US7663184B1 (en) | Memory and method of fabricating the same | |
| KR100766211B1 (ko) | 플래시 메모리 소자의 콘택 형성방법 | |
| TWI533440B (zh) | Ｓｏｎｏｓ式非揮發性記憶胞及其製造方法 | |
| KR20040060560A (ko) | 반도체 소자의 제조방법 및 구조 | |
| US9659782B2 (en) | Memory device and method for fabricating the same | |
| KR100227629B1 (ko) | 반도체 소자의 제조방법 | |
| KR100638966B1 (ko) | 플래시 메모리 소자의 게이트 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200228 |