CN110400804A - 双端口sram的制造方法和双端口sram - Google Patents
双端口sram的制造方法和双端口sram Download PDFInfo
- Publication number
- CN110400804A CN110400804A CN201910742963.1A CN201910742963A CN110400804A CN 110400804 A CN110400804 A CN 110400804A CN 201910742963 A CN201910742963 A CN 201910742963A CN 110400804 A CN110400804 A CN 110400804A
- Authority
- CN
- China
- Prior art keywords
- dual
- type device
- gate structure
- layer
- port sram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 100
- 238000000034 method Methods 0.000 claims abstract description 43
- 238000005516 engineering process Methods 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 239000002344 surface layer Substances 0.000 claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- 238000010276 construction Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及双端口SRAM的制造方法和双端口SRAM，涉及半导体集成电路制造方法，在双端口SRAM的制造过程中，通过在“N型轻掺杂源漏离子注入工艺”之后进行“去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层”的工艺，使在N型轻掺杂源漏离子注入工艺前，确保由硬掩模层作为包覆层，利用该包覆层降低多晶硅电阻，进一步提升读电流，达到改善读电流的效果，进而改善SRAM单元读操作的不匹配性，从而有效的提高SRAM器件性能，增大良率窗口。
Description
技术领域
本发明涉及半导体集成电路制造方法，尤其涉及一种双端口SRAM的制造方法和双端口SRAM。
背景技术
随着计算机和智能手机的发展，其内部核心处理器的频率越来越高，功能也越来越强。静态随机存取存储器(Static Random-Access Memory，SRAM)是随机存取存储器的一种。目前，CPU和片上系统(SoC)约有一半以上的面积为SRAM所占据，这主要得益于SRAM有较高的速度和较小的泄露电流，可以适应CPU/SoC对缓存器的容量、带宽和速度要求。衡量半导体存储器的性能指标有很多，其中最重要的是存储器的存取速度和存储容量。存取速度与存取时间有关，存取时间越小，速度越快。存取时间是指CPU访问一次存储器(写入或读出)所需的时间。
请参阅图1，图1为典型的28LP的双端口SRAM设计示意图。并请参阅图2a和图2b，图2a和图2b为典型的28LP的双端口SRAM的版图示意图。如图1、图2a和图2b所示，双端口SRAM包括选择管NPGA1、选择管NPGA2、选择管NPGB1和选择管NPGB2，其中选择管NPGA1和选择管NPGA2是单独的AA，而选择管NPGB1和选择管NPGB2则是和NPD相连的AA。双端口SRAM的单元设计中选择管NPGA1对应BLB1，选择管NPGA2对应BLB2，选择管NPGB1对应BL1，选择管NPGB2对应BL2。WL1控制选择管NPGA1和选择管NPGB1，WL2控制选择管NPGA2和选择管NPGB2。从图1所示的设计示意图中可以看出，节点N1为选择管NPGB1的源漏端，节点N2为选择管NPGB2的源漏端。选择管NPGA1和节点N1是通过连接着NPGA与PPU的栅极导通到PPU的源漏位置处，再由金属层M1和节点N1导通。相比之下，如图2b所示NPGA1/NPGA2与节点的导通中多串联了图2b中箭头所示的多晶硅，因此引入了较大的多晶硅电阻，实际电路等同于串联了一个阻值较大的多晶硅电阻，导致BL与BLB的单元不匹配性，SRAM单元读性能受到影响。请参阅表1，表1显示了28LP的双端口SRAM目前单元性能不匹配的状况。
从数据中看，串联的多晶硅直接造成了BL和BLB之间的读电流有将近10uA的差异，Iread-BL与Iread_BLB的不匹配性达到20％以上，更具体的达到25％-35％之间。因此这种设计缺陷已经严重影响到SRAM单元性能，是急切需要改善的。
现有的改善上述缺陷的方法，有例如重新设计，重出光罩层，或是增加额外金属层，这些方法造成工艺复杂，且成本高。
发明内容
本发明的目的在于提供一种双端口SRAM的制造方法，以降低多晶硅电阻，进一步提升读电流，达到改善读电流的效果，进而改善SRAM单元读操作的不匹配性，从而有效的提高SRAM器件性能，增大良率窗口。
本发明提供的双端口SRAM的制造方法，包括：S1：提供一半导体衬底，在半导体衬底上形成场氧层，由场氧层隔离出有源区；S2：在有源区内进行阱离子注入，形成P阱区和N阱区；S3：在半导体衬底上形成栅极绝缘层；S4：在栅极绝缘层上形成多晶硅栅层，然后在多晶硅栅层上再形成硬掩模层，并形成P型器件的栅极结构和N型器件的栅极结构，栅极结构依次包括栅极绝缘层、晶硅栅层和硬掩模层；S5：在P型器件的栅极结构和N型器件的栅极结构上分别形成隔离侧墙结构；S6：对P型器件进行轻掺杂源漏注入，之后进行锗硅工艺；S7：进行占位工艺；S8：对N型器件进行轻掺杂源漏注入；S9：去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层，形成主侧墙结构；以及S10：进行源漏区离子注入工艺，以形成双端口SRAM的选择管。
更进一步的，所述场氧层由浅槽隔离工艺或局部场氧隔离工艺形成。
更进一步的，所述硬掩模层为氮化硅层。
更进一步的，通过化学气相沉积工艺形成所述栅极绝缘层、所述多晶硅栅层以及所述硬掩模层。
更进一步的，所述多晶硅栅层的厚度为
更进一步的，所述硬掩模层的厚度为
更进一步的，采用光刻刻蚀工艺形成所述P型器件的栅极结构和所述N型器件的栅极结构。
更进一步的，必须在“对N型器件进行轻掺杂源漏注入”工艺之后进行“去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层”的工艺。
更进一步的，P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层在形成主侧墙前去除。
更进一步的，P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层在“进行源漏区离子注入工艺”前去除。
更进一步的，“去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层”的工艺在“N型轻掺杂源漏离子注入工艺”之后，并在“形成主侧墙”和“进行源漏区离子注入工艺”前进行。
更进一步的，所述半导体衬底为硅衬底。
更进一步的，在占位工艺中必须保留硬掩模层。
本发明还提供一种双端口SRAM，包括根据上述的双端口SRAM的制造方法制造的半导体器件。
本发明提供的双端口SRAM的制造方法和双端口SRAM，在双端口SRAM的制造过程中，通过在“N型轻掺杂源漏离子注入工艺”之后进行“去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层”的工艺，使在N型轻掺杂源漏离子注入工艺前，确保由硬掩模层作为包覆层，利用该包覆层降低多晶硅电阻，进一步提升读电流，达到改善读电流的效果，进而改善SRAM单元读操作的不匹配性，从而有效的提高SRAM器件性能，增大良率窗口。
附图说明
图1为典型的28LP的双端口SRAM设计示意图。
图2a和图2b为典型的28LP的双端口SRAM的版图示意图。
图3为本发明一实施例的双端口SRAM的制造方法流程图。
图4A-4E为本发明一实施例的双端口SRAM的制造过程示意图。
图5为本发明和现有技术的双端口SRAM的电流不匹配性对比示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明一实施例中，提供一种双端口SRAM的制造方法，可参阅图3，图3为本发明一实施例的双端口SRAM的制造方法流程图。本发明提供的双端口SRAM的制造方法，包括：S1：提供一半导体衬底，在半导体衬底上形成场氧层，由场氧层隔离出有源区；S2：在有源区内进行阱离子注入，形成P阱区和N阱区；S3：在半导体衬底上形成栅极绝缘层；S4：在栅极绝缘层上形成多晶硅栅层，然后在多晶硅栅层上再形成硬掩模层，并形成P型器件的栅极结构和N型器件的栅极结构，栅极结构依次包括栅极绝缘层、晶硅栅层和硬掩模层；S5：在P型器件的栅极结构和N型器件的栅极结构上分别形成隔离侧墙结构；S6：对P型器件进行轻掺杂源漏注入，之后进行锗硅工艺；S7：进行占位工艺；S8：对N型器件进行轻掺杂源漏注入；S9：去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层，形成主侧墙结构；S10：进行源漏区离子注入工艺，以形成双端口SRAM的选择管。
在本发明一实施例中，双端口SRAM的制造方法还包括S11：形成金属硅化物阻挡层(即SAB区域)，形成金属硅化物，形成有效的欧姆接触，并进行后段金属互联工艺制作。
并请参阅图4A-4E，图4A-4E为本发明一实施例的双端口SRAM的制造过程示意图。首先在半导体衬底100上形成场氧层(图中未示出)，由场氧层隔离出有源区，并在有源区内进行阱离子注入，形成P阱区和N阱区，如图4A所示。在本发明一实施例中，场氧层由浅槽隔离(STI)工艺或局部场氧隔离(LOCOS)工艺形成。
经步骤S1和S2之后，在半导体衬底100的表面依次形成栅极绝缘层200、多晶硅栅层300以及硬掩模层400，如图4B所示。在本发明一实施例中，硬掩模层400为氮化硅层(SiN)。在本发明一实施例中，通过化学气相沉积工艺形成栅极绝缘层200、多晶硅栅层300以及硬掩模层400。较优的，在本发明一实施例中，多晶硅栅层300的厚度为较优的，在本发明一实施例中，硬掩模层400的厚度为较优的，在本发明一实施例中，多晶硅栅层300的厚度为并硬掩模层400的厚度为在实际应用中，多晶硅栅层300的厚度和硬掩模层400的厚度可根据器件要求和工艺窗口共同确定。然后形成P型器件的栅极结构520和N型器件的栅极结构510，栅极结构510和520依次包括栅极绝缘层200、晶硅栅层300和硬掩模层400，如图4C所示。在本发明一实施例中，采用光刻刻蚀工艺形成P型器件的栅极结构520和N型器件的栅极结构510。然后采用侧墙工艺在在P型器件的栅极结构和N型器件的栅极结构上分别形成隔离侧墙结构610和620，如图4D所示。然后进行步骤S6、S7和S8，即对P型器件进行轻掺杂源漏注入，之后进行锗硅工艺形成锗硅外延层630，如图4E所示；进行占位工艺；以及对N型器件进行轻掺杂源漏注入。之后再进行步骤S9即去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层400，形成主侧墙结构640，如图4E所示。在本发明中，必须在“对N型器件进行轻掺杂源漏注入”工艺之后进行“去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层400”的工艺，也即在N型轻掺杂源漏离子注入工艺前，确保由硬掩模层作为包覆层，利用该包覆层降低多晶硅电阻，进一步提升读电流，达到改善读电流的效果。另，在本发明中，P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层400在形成主侧墙前去除。另，在本发明中，P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层400在“进行源漏区离子注入工艺”前去除。更具体的，在本发明一实施例中，“去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层400”的工艺在“N型轻掺杂源漏离子注入工艺”之后，并在“形成主侧墙”和“进行源漏区离子注入工艺”前进行。
其中，在本发明一实施例中，所述半导体衬底100可为硅衬底。
另在本发明一实施例中，在占位工艺中必须保留硬掩模层400。
而现有的双端口SRAM的制造方法中，一直都是“P型器件轻掺杂源漏注入后，进行锗硅工艺”后及“N型器件轻掺杂源漏离子注入”工艺前的“占位工艺”中同时去除栅极的硬掩模层，如此在“N型轻掺杂源漏离子注入工艺”前硬掩模层400已经去除，因此硬掩模层400不能作为多晶硅栅的包覆层。并本领域长时间内一直采用这种方法，而本发明克服了这种多年应用的技术方案，仅仅通过改变双端口SRAM的制造
过程中的工艺流程顺序，在不增加工艺流程及改变工艺流程的基础上，降低了多晶硅电阻，进一步提升读电流，达到改善读电流的效果，进而改善SRAM单元读操作的不匹配性，从而有效的提高SRAM器件性能，增大良率窗口。请参阅表2，表2显示了本发明的28LP的双端口SRAM目前单元性能不匹配的状况。
从数据中看，读电流的不匹配性大大改善，可以将读电流的不匹配性降低到10％左右，改善非常明显。
可参阅图5，图5为本发明和现有技术的双端口SRAM的电流不匹配性对比示意图。如图5所示，采用本发明的制作方法电流的不匹配性大大改善。
综上所述，在双端口SRAM的制造过程中，通过在“N型轻掺杂源漏离子注入工艺”之后进行“去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层”的工艺，使在N型轻掺杂源漏离子注入工艺前，确保由硬掩模层作为包覆层，利用该包覆层降低多晶硅电阻，进一步提升读电流，达到改善读电流的效果，进而改善SRAM单元读操作的不匹配性，从而有效的提高SRAM器件性能，增大良率窗口。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (14)
1.一种双端口SRAM的制造方法，其特征在于，包括：
S1：提供一半导体衬底，在半导体衬底上形成场氧层，由场氧层隔离出有源区；
S2：在有源区内进行阱离子注入，形成P阱区和N阱区；
S3：在半导体衬底上形成栅极绝缘层；
S4：在栅极绝缘层上形成多晶硅栅层，然后在多晶硅栅层上再形成硬掩模层，并形成P型器件的栅极结构和N型器件的栅极结构，栅极结构依次包括栅极绝缘层、晶硅栅层和硬掩模层；
S5：在P型器件的栅极结构和N型器件的栅极结构上分别形成隔离侧墙结构；
S6：对P型器件进行轻掺杂源漏注入，之后进行锗硅工艺；
S7：进行占位工艺；
S8：对N型器件进行轻掺杂源漏注入；
S9：去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层，形成主侧墙结构；以及
S10：进行源漏区离子注入工艺，以形成双端口SRAM的选择管。
2.根据权利要求1所述的双端口SRAM的制造方法，其特征在于，所述场氧层由浅槽隔离工艺或局部场氧隔离工艺形成。
3.根据权利要求1所述的双端口SRAM的制造方法，其特征在于，所述硬掩模层为氮化硅层。
4.根据权利要求1所述的双端口SRAM的制造方法，其特征在于，通过化学气相沉积工艺形成所述栅极绝缘层、所述多晶硅栅层以及所述硬掩模层。
5.根据权利要求1所述的双端口SRAM的制造方法，其特征在于，所述多晶硅栅层的厚度为
6.根据权利要求1或5任一项所述的双端口SRAM的制造方法，其特征在于，所述硬掩模层的厚度为
7.根据权利要求1所述的双端口SRAM的制造方法，其特征在于，采用光刻刻蚀工艺形成所述P型器件的栅极结构和所述N型器件的栅极结构。
8.根据权利要求1所述的双端口SRAM的制造方法，其特征在于，必须在“对N型器件进行轻掺杂源漏注入”工艺之后进行“去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层”的工艺。
9.根据权利要求1所述的双端口SRAM的制造方法，其特征在于，P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层在形成主侧墙前去除。
10.根据权利要求1所述的双端口SRAM的制造方法，其特征在于，P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层在“进行源漏区离子注入工艺”前去除。
11.根据权利要求1所述的双端口SRAM的制造方法，其特征在于，“去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层”的工艺在“N型轻掺杂源漏离子注入工艺”之后，并在“形成主侧墙”和“进行源漏区离子注入工艺”前进行。
12.根据权利要求1所述的双端口SRAM的制造方法，其特征在于，所述半导体衬底为硅衬底。
13.根据权利要求1所述的双端口SRAM的制造方法，其特征在于，在占位工艺中必须保留硬掩模层。
14.一种双端口SRAM，其特征在于，包括根据权利要求1所述的双端口SRAM的制造方法制造的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910742963.1A CN110400804A (zh) | 2019-08-13 | 2019-08-13 | 双端口sram的制造方法和双端口sram |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910742963.1A CN110400804A (zh) | 2019-08-13 | 2019-08-13 | 双端口sram的制造方法和双端口sram |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110400804A true CN110400804A (zh) | 2019-11-01 |
Family
ID=68328141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910742963.1A Pending CN110400804A (zh) | 2019-08-13 | 2019-08-13 | 双端口sram的制造方法和双端口sram |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110400804A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681501A (zh) * | 2012-09-12 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103730420A (zh) * | 2012-10-16 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的制作方法 |
| CN106816413A (zh) * | 2015-11-27 | 2017-06-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
2019
- 2019-08-13 CN CN201910742963.1A patent/CN110400804A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681501A (zh) * | 2012-09-12 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103730420A (zh) * | 2012-10-16 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的制作方法 |
| CN106816413A (zh) * | 2015-11-27 | 2017-06-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508811B2 (en) | Semi-floating-gate device and its manufacturing method | |
| US9741727B2 (en) | Semiconductor memory with U-shaped channel | |
| CN102376711B (zh) | 半导体存储器器件及其制造方法 | |
| US10411018B2 (en) | SRAM memory cell and SRAM memory with conductive interconnect | |
| US10297603B2 (en) | Static random access memory and fabrication method thereof | |
| US20120001245A1 (en) | Recessed Access Device for a Memory | |
| CN210805732U (zh) | 存储装置、半导体器件 | |
| CN110400804A (zh) | 双端口sram的制造方法和双端口sram | |
| US11545496B2 (en) | Static random access memory | |
| CN102479812B (zh) | 半导体器件及其制造方法 | |
| US11355172B2 (en) | Magnetic random access memory cell and method for forming a magnetic random access memory | |
| US9087928B2 (en) | High density memory cells using lateral epitaxy | |
| US8164143B2 (en) | Semiconductor device | |
| CN108417573B (zh) | 静态存储器结构及其形成方法 | |
| US11302584B2 (en) | Semiconductor structures and static random access momories | |
| US20220399347A1 (en) | Method for fabricating semiconductor structure and semiconductor structure | |
| CN102569204B (zh) | 存储器的制造方法、存储器 | |
| TWI226682B (en) | Method for forming dual-port DRAM and the memory cell layout | |
| CN113611672A (zh) | 形成半导体元件的方法 | |
| CN102593058A (zh) | Sram单元的制备法 | |
| KR0179771B1 (ko) | 반도체 메모리 셀 제조방법 | |
| KR100527545B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100449252B1 (ko) | 디램 메모리 셀의 제조방법 | |
| US7727826B2 (en) | Method for manufacturing a semiconductor device | |
| KR20060077065A (ko) | 시스템온칩소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191101 |