TWI681464B - 一種金氧半導體元件的製作方法 - Google Patents

一種金氧半導體元件的製作方法 Download PDF

Info

Publication number
TWI681464B
TWI681464B TW105110871A TW105110871A TWI681464B TW I681464 B TWI681464 B TW I681464B TW 105110871 A TW105110871 A TW 105110871A TW 105110871 A TW105110871 A TW 105110871A TW I681464 B TWI681464 B TW I681464B
Authority
TW
Taiwan
Prior art keywords
silicon
layer
metal oxide
item
semiconductor device
Prior art date
Application number
TW105110871A
Other languages
English (en)
Other versions
TW201737360A (zh
Inventor
浦士杰
江品宏
熊昌鉑
王家麟
李年中
李文芳
蕭世楹
王智充
劉冠麟
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW105110871A priority Critical patent/TWI681464B/zh
Priority to US15/136,982 priority patent/US9577069B1/en
Publication of TW201737360A publication Critical patent/TW201737360A/zh
Application granted granted Critical
Publication of TWI681464B publication Critical patent/TWI681464B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本發明提供一種MOS元件的製作方法。首先提供一基底，其中具有一主動區域矽層以及圍繞該主動區域矽層之一淺溝絕緣區域。於該基底上形成一硬遮罩。接著移除部分的該硬遮罩，於該主動區域矽層上方形成一開口，顯露出該淺溝絕緣區域的一邊緣。再經由該開口蝕刻該主動區域矽層至一預定深度，俾於該淺溝絕緣區域的一側壁上自動對準形成一矽側壁子。再進行一氧化製程，氧化該主動區域矽層及該矽側壁子以形成一閘極氧化層。

Description

一種金氧半導體元件的製作方法
本發明係有關於半導體技術領域，特別是有關於一種改良的金氧半導體元件(metal-oxide-semiconductor，MOS)的製作方法，適合應用於中壓(medium voltage)或高壓(high voltage)MOS製程。
高壓金屬氧化物半導體(HVMOS)元件被廣泛地用於許多類型的高壓電路，例如輸入/輸出電路、CPU供電電路、電源管理系統、交流/直流轉換器等。常見HVMOS元件包括橫向擴散金氧半導體(LDMOS)元件和雙擴散汲極金氧半導體(DDDMOS)元件。
HVMOS元件係在高電壓條件下操作，因此，HVMOS元件的閘極介電層必須有足夠的厚度，以承受高閘極-汲極電壓。然而，先前技藝形成HVMOS元件的方法卻會有閘極氧化層邊角薄化問題及依時性介質崩潰(Time-Dependent Dielectric Breakdown，TDDB)可靠性問題。
本發明的主要目的在提供一種改良的金氧半導體(MOS)元件的製作方法，以解決上述先前技藝的不足與缺點。
根據本發明一實施例，提供一種MOS元件的製作方法。首先，提供一基底，其中具有一主動區域矽層，以及圍繞該主動區域矽 層之一淺溝絕緣區域。於該基底上形成一硬遮罩。接著，移除部分的該硬遮罩，於該主動區域矽層上方形成一開口，顯露出該淺溝絕緣區域的一邊緣。再經由該開口蝕刻該主動區域矽層至一預定深度，俾於該淺溝絕緣區域的一側壁上自動對準形成一矽側壁子。再進行一氧化製程，氧化該主動區域矽層及該矽側壁子以形成一閘極氧化層。
接著，於該閘極氧化層上形成一閘極，於該閘極的側壁上形成一側壁子。最後，於該閘極一側的該主動區域矽層內形成一汲極或源極摻雜區。
根據本發明實施例，該閘極氧化層的一中央區域具有一厚度t1，於靠近該淺溝絕緣區域的該邊緣具有一厚度t2，其中t2/t1比值大於或等於0.8。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
100‧‧‧基底
101‧‧‧主動區域矽層
101a‧‧‧主表面
101b‧‧‧矽側壁子
102‧‧‧淺溝絕緣區域
102a‧‧‧邊緣
102b‧‧‧側壁
110‧‧‧硬遮罩
110a‧‧‧開口
120‧‧‧閘極氧化層
130‧‧‧閘極
132‧‧‧側壁子
140‧‧‧汲極或源極摻雜區
d‧‧‧預定深度
t1、t2‧‧‧厚度
第1圖至第4圖為依據本發明實施例所繪示的金氧半導體元件的製作方法的剖面示意圖。
在本發明的以下詳細描述中，所參考的圖式亦構成說明書的一部分，其例示出可具體實踐本發明的實施例。這些實施例已描述足夠的細節以使本領域的技術人員能夠實踐本發明。其它實施例可以被利用，並且可以做出結構，邏輯和電性上的變化而不脫離本發明的範圍。下面的詳細說明，因此，不被視為具有限制意義，並且本發明的 範圍是由所附權利要求而定。
在進一步的描述優選實施例之前，以下先針對全文中使用的特定用語進行說明。
用語“蝕刻”在本文中通常用來描述圖案化材料的製程，使得在蝕刻完成後的材料的至少一部分能被留下。例如，應該理解的是，蝕刻矽的方法包括在矽上面圖案化一掩模層(例如，光阻或硬掩模)，然後從不被掩模層保護的區域去除矽。因此，在蝕刻過程完成後，由掩模保護的區域的矽會留下。然而，在另一實例中，刻蝕也可以指不使用掩模的方法，但在蝕刻過程完成後仍留下至少一部分的材料。上面的說明用來從區分“刻蝕”及“去除”。當“蝕刻”一材料，該材料的至少一部分在處理結束後被保留。與此相反，“去除”材料時，基本上所有的材料是在過程中除去。然而，在一些實施例中，“去除”被認為是一個廣義的用語，可以包括刻蝕。
在下文的描述中，將提及基板中製造有場效元件的各區域。但是應當理解的是，這些區域可能存在於基底中的任意位置，此外，該區域可能不是相互排斥的。即，在一些實施方案中，一個或多個區域部分可能重疊。雖然多個不同的區域在本文中描述，但是應該理解的是，任何數量的區域可存在於基板中，並可以指定具有特定類型的元件或材料的區域。在一般情況下，該區域被用於方便描述包括類似的元件的基底區域，但不應限制本發明的範圍或精神。
用語“形成”、“沉積”或術語“設置”在下文中係用於描述施加一層材料於基底的行為。這樣的用語是為了描述任何可能的層形成技術，包括但不限於，熱生長、濺射、蒸發、化學氣相沉積、磊晶生長、電鍍等。根據各種實施例，例如，沉積可以任何適當的公知 方法進行。例如，沉積可以包括任何生長、鍍層，或轉移材料到基底上的過程。一些公知的技術包括物理氣相沉積(PVD)、化學氣相沉積(CVD)、電化學沉積(ECD)、分子束外延(MBE)、原子層沉積(ALD)、電漿增強CVD(PECVD)等。
全文中所描述的“基底”，最常見的應該是矽基底。然而，基底也可以是任何半導體材料，例如鍺、砷化鎵、磷化銦等。在其它實施例中，基底可以是不導電的，例如玻璃或藍寶石晶圓。
本發明係關於一種金氧半導體元件的製作方法，能夠與現有的MOS製程相容，無須額外的熱預算(thermal budget)、製程步驟，也無須另外新增光罩或改變現有光罩佈局，即可解決先前技藝閘極氧化層邊角薄化問題及依時性介質崩潰(Time-Dependent Dielectric Breakdown，TDDB)可靠性問題。本發明適合應用於中壓(medium voltage)或高壓(high voltage)MOS製程。
請參閱第1圖至第4圖，其為依據本發明實施例所繪示的金氧半導體元件的製作方法的剖面示意圖。如第1圖所示，首先提供一基底100，其中具有一主動區域矽層101以及一淺溝絕緣區域102。淺溝絕緣區域102圍繞著主動區域矽層101。基底100可以包括，但不限於，矽基底、含矽基底、矽上氮化鎵(GaN-on-silicon或III-V族的其他材料)、矽上石墨烯(graphene-on-silicon)基底或矽上絕緣體(SOI)襯底。
根據本發明實施例，主動區域矽層101的上表面與淺溝絕緣區域102的上表面約略齊平，但不限於此。主動區域矽層101可為基底100的一部分如包含矽(可以是例如單晶矽、磊晶矽或多晶矽等型態)，而淺溝絕緣區域102包含氧化矽，但不限於此。
接著，於基底100上全面沉積一硬遮罩110，使其覆蓋主動區 域矽層101以及淺溝絕緣區域102。根據本發明實施例，硬遮罩110包含氮化矽，但不限於此。例如，硬遮罩110還可以另包含一矽氧墊層(圖未示)。
如第2圖所示，接著選擇性的移除部分的硬遮罩110，於主動區域矽層101正上方形成一開口110a，顯露出淺溝絕緣區域102的一邊緣102a。然後，經由開口110a蝕刻主動區域矽層101至一預定深度d，形成一下凹的主表面101a，低於淺溝絕緣區域102的上表面，俾於淺溝絕緣區域102的一側壁102b上自動對準形成一矽側壁子101b。根據本發明實施例，上述預定深度d介於300埃至1000埃之間。
從第2圖右下側的圓圈放大圖中可看出，矽側壁子101a從主動區域矽層101的主表面101a凸出來，形成兩個凸角，且矽側壁子101a與主動區域矽層101為一體形成。矽側壁子101a係直接接觸淺溝絕緣區域102的側壁102b。
上述經由開口110a蝕刻主動區域矽層101至一預定深度d係以淺溝絕緣區域的邊緣102a做為一遮蔽效應(shadow effect)擋罩，進行一非等向性(anisotropic)乾蝕刻製程，蝕刻主動區域矽層101，俾形成矽側壁子101b。
如第3圖所示，接著進行一氧化製程，同時氧化主動區域矽層101及矽側壁子101b，俾形成一閘極氧化層120。根據本發明實施例，在進行上述氧化製程之前，可選擇對主動區域矽層101進行一清潔製程，將污染物、微顆粒或原生氧化層(native oxide)去除。
根據本發明實施例，閘極氧化層120的一中央區域具有一厚度t1，於靠近淺溝絕緣區域102的邊緣102a具有一厚度t2，其中t2/t1比值大於或等於0.8。根據本發明實施例，針對高壓(high voltage，操作電壓 介於20V~60V)MOS元件，厚度t1約為600~1200埃，針對中壓(medium voltage，操作電壓介於6V~12V)MOS元件，厚度t1可以約為100~250埃，但不限於此。
如第4圖所示，形成閘極氧化層120之後，移除硬遮罩110。接著，於閘極氧化層120上形成一閘極130，例如多晶矽閘極，再於閘極130的側壁上形成一側壁子132。最後，進行一離子佈植製程，於閘極130各側的主動區域矽層101內形成一汲極或源極摻雜區140。
本發明金氧半導體元件的製作方法，主要係利用主動區域矽層的下凹蝕刻，自動對準形成矽側壁子，而能幫助後續閘極氧化層的形成。本發明能夠與現有的MOS製程相容，無須額外的熱預算、製程步驟，也無須另外新增光罩或改變現有光罩佈局，即可解決先前技藝閘極氧化層邊角薄化問題及依時性介質崩潰(TDDB)可靠性問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧基底
101‧‧‧主動區域矽層
101a‧‧‧主表面
101b‧‧‧矽側壁子
102‧‧‧淺溝絕緣區域
102a‧‧‧邊緣
102b‧‧‧側壁
110‧‧‧硬遮罩
110a‧‧‧開口
d‧‧‧預定深度

Claims (12)

  1. 一種金氧半導體元件的製作方法，包含：提供一基底，其中具有一主動區域矽層，以及圍繞該主動區域矽層之一淺溝絕緣區域；於該基底上形成一硬遮罩；移除部分的該硬遮罩，於該主動區域矽層上方形成一開口，顯露出該淺溝絕緣區域的一邊緣；經由該開口蝕刻該主動區域矽層至一預定深度，俾於該淺溝絕緣區域的一側壁上自動對準形成一矽側壁子；以及進行一氧化製程，氧化該主動區域矽層及該矽側壁子，俾形成一閘極氧化層，其中該矽側壁子於該氧化製程中被完全氧化。
  2. 如申請專利範圍第1項所述的金氧半導體元件的製作方法，其中該主動區域矽層包含矽，而該淺溝絕緣區域包含氧化矽。
  3. 如申請專利範圍第1項所述的金氧半導體元件的製作方法，其中該矽側壁子從該主動區域矽層的一主表面凸出來。
  4. 如申請專利範圍第1項所述的金氧半導體元件的製作方法，其中該矽側壁子與該主動區域矽層一體形成。
  5. 如申請專利範圍第1項所述的金氧半導體元件的製作方法，其中該矽側壁子係直接接觸該淺溝絕緣區域的該側壁。
  6. 如申請專利範圍第1項所述的金氧半導體元件的製作方法，其中所述經由該開口蝕刻下凹該主動區域矽層至一預定深度係包含：利用該淺溝絕緣區域的該邊緣做為一遮蔽效應擋罩，進行一非等向性乾蝕刻製程，蝕刻該主動區域矽層，俾形成該矽側壁子。
  7. 如申請專利範圍第1項所述的金氧半導體元件的製作方法，其中該預定深度介於300埃至1000埃之間。
  8. 如申請專利範圍第1項所述的金氧半導體元件的製作方法，其中該閘極氧化層的一中央區域具有一厚度t1，於靠近該淺溝絕緣區域的該邊緣具有一厚度t2，其中t2/t1比值大於或等於0.8。
  9. 如申請專利範圍第8項所述的金氧半導體元件的製作方法，其中該厚度t1為600~1200埃。
  10. 如申請專利範圍第1項所述的金氧半導體元件的製作方法，其中該硬遮罩包含氮化矽。
  11. 如申請專利範圍第1項所述的金氧半導體元件的製作方法，其中形成該閘極氧化層之後，另包含：移除該硬遮罩。
  12. 如申請專利範圍第11項所述的金氧半導體元件的製作方 法，其中移除該硬遮罩之後，另包含：於該閘極氧化層上形成一閘極；於該閘極的側壁上形成一側壁子；以及於該閘極一側的該主動區域矽層內形成一汲極或源極摻雜區。
TW105110871A 2016-04-07 2016-04-07 一種金氧半導體元件的製作方法 TWI681464B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105110871A TWI681464B (zh) 2016-04-07 2016-04-07 一種金氧半導體元件的製作方法
US15/136,982 US9577069B1 (en) 2016-04-07 2016-04-24 Method of fabricating semiconductor MOS device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105110871A TWI681464B (zh) 2016-04-07 2016-04-07 一種金氧半導體元件的製作方法

Publications (2)

Publication Number Publication Date
TW201737360A TW201737360A (zh) 2017-10-16
TWI681464B true TWI681464B (zh) 2020-01-01

Family

ID=58017807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105110871A TWI681464B (zh) 2016-04-07 2016-04-07 一種金氧半導體元件的製作方法

Country Status (2)

Country Link
US (1) US9577069B1 (zh)
TW (1) TWI681464B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299398B (zh) * 2018-03-22 2022-04-19 联华电子股份有限公司 高电压晶体管及其制造方法
US11488837B2 (en) * 2020-09-23 2022-11-01 United Microelectronics Corp. Method for fabricating high-voltage (HV) transistor
TWI755943B (zh) 2020-11-23 2022-02-21 力晶積成電子製造股份有限公司 非揮發性記憶體元件及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050003597A1 (en) * 2003-07-05 2005-01-06 Samsung Electronics Co., Ltd. Method of forming a gate oxide layer in a semiconductor device and method of forming a gate electrode having the same
US20080173906A1 (en) * 2007-01-19 2008-07-24 International Business Machines Corporation Enhanced mobility cmos transistors with a v-shaped channel with self-alignment to shallow trench isolation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033991A (en) 1997-09-29 2000-03-07 Cypress Semiconductor Corporation Isolation scheme based on recessed locos using a sloped Si etch and dry field oxidation
KR100364599B1 (ko) 2001-02-13 2002-12-16 삼성전자 주식회사 반도체 소자 제조방법
US6225167B1 (en) 2000-03-13 2001-05-01 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxide thicknesses by one oxidation step using NH3 nitridation followed by re-oxidation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050003597A1 (en) * 2003-07-05 2005-01-06 Samsung Electronics Co., Ltd. Method of forming a gate oxide layer in a semiconductor device and method of forming a gate electrode having the same
US20080173906A1 (en) * 2007-01-19 2008-07-24 International Business Machines Corporation Enhanced mobility cmos transistors with a v-shaped channel with self-alignment to shallow trench isolation

Also Published As

Publication number Publication date
US9577069B1 (en) 2017-02-21
TW201737360A (zh) 2017-10-16

Similar Documents

Publication Publication Date Title
KR100445923B1 (ko) 장치의 분리 영역 형성 이후에 규소의 선택적 에피택셜증착을 사용하는, 변형 규소 씨엠오에스 구조물의 제조 방법
US9018739B2 (en) Semiconductor device and method of fabricating the same
US7442598B2 (en) Method of forming an interlayer dielectric
CN107452679B (zh) 半导体装置及其制造方法
US8962430B2 (en) Method for the formation of a protective dual liner for a shallow trench isolation structure
US20150064854A1 (en) Spacerless fin device with reduced parasitic resistance and capacitance and method to fabricate same
US20110291184A1 (en) Semiconductor structure and method for manufacturing the same
US10643894B2 (en) Surface area and Schottky barrier height engineering for contact trench epitaxy
US7091071B2 (en) Semiconductor fabrication process including recessed source/drain regions in an SOI wafer
US20080150026A1 (en) Metal-oxide-semiconductor field effect transistor with an asymmetric silicide
TWI681464B (zh) 一種金氧半導體元件的製作方法
CN103779224A (zh) Mosfet的制造方法
US6541321B1 (en) Method of making transistors with gate insulation layers of differing thickness
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
US9224655B2 (en) Methods of removing gate cap layers in CMOS applications
CN104979173B (zh) 半导体结构及其形成方法
CN104008974A (zh) 半导体器件及其制造方法
US10083865B2 (en) Partial spacer for increasing self aligned contact process margins
CN103367159B (zh) 半导体结构的形成方法
US8017476B2 (en) Method for manufacturing a junction field effect transistor having a double gate
CN112951765B (zh) 半导体结构及其形成方法
US10727136B2 (en) Integrated gate contact and cross-coupling contact formation
TWI653672B (zh) 半導體裝置及其製造方法
CN104716042B (zh) 一种半导体器件的制造方法
US10680065B2 (en) Field-effect transistors with a grown silicon-germanium channel