TWI755943B - 非揮發性記憶體元件及其製造方法 - Google Patents
非揮發性記憶體元件及其製造方法 Download PDFInfo
- Publication number
- TWI755943B TWI755943B TW109140994A TW109140994A TWI755943B TW I755943 B TWI755943 B TW I755943B TW 109140994 A TW109140994 A TW 109140994A TW 109140994 A TW109140994 A TW 109140994A TW I755943 B TWI755943 B TW I755943B
- Authority
- TW
- Taiwan
- Prior art keywords
- comb
- layer
- floating gate
- metal
- contact window
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 111
- 239000002184 metal Substances 0.000 claims abstract description 111
- 238000007667 floating Methods 0.000 claims abstract description 105
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 claims description 187
- 239000011229 interlayer Substances 0.000 claims description 16
- 239000002356 single layer Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract description 8
- 238000010168 coupling process Methods 0.000 abstract description 8
- 238000005859 coupling reaction Methods 0.000 abstract description 8
- 230000008569 process Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 12
- 239000007769 metal material Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004070 electrodeposition Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一種非揮發性記憶體元件的製造方法，包括在基底內形成元件隔離結構、在基底上形成浮動閘極、內層介電層與浮動閘極接觸窗以及於內層介電層上形成內連線結構。所述內連線結構包括交替堆疊的多層金屬層與多層金屬層間介電（IMD）層以及連接上下金屬層的多個介層窗。在所述方法中，形成內層介電層之後，於元件隔離結構上方的內層介電層與金屬層間介電層中的至少一層內，同時形成第一梳型接觸窗作為浮動閘極延伸部以及第二梳型接觸窗作為控制閘。在形成所述內連線結構期間，同時形成電性連接浮動閘極延伸部至浮動閘極接觸窗的結構。
Description
本發明是有關於一種非揮發性記憶體技術，且特別是有關於一種非揮發性記憶體元件及其製造方法。
非揮發性記憶體元件可進行多次資料的存入、讀取與抹除等操作，且具有當電源供應中斷時，儲存的資料不會消失、資料存取時間短以及低消耗功率等優點，所以已成為目前廣泛應用於各種電子產品的記憶體元件。而多次可編程(MTP)記憶體元件因為可多次更改其存取狀態，所以已成為目前研究的重點之一。
為了配合元件尺寸的小型化，目前已發展出幾種新型態的MTP記憶體元件，例如根據元件設計提升浮動閘極與控制閘極的電壓耦合率(coupling ratio)，使記憶體元件的編程/抹除效率提升。
然而，因為提升浮動閘極與控制閘極的電壓耦合率的方式大多是增加浮動閘極與控制閘極之間的耦合面積，所以往往需要進行大面積的電漿蝕刻製程，來製作出所需的線路圖案，而電
漿本身具為高能量的粒子和帶電的離子電子，所以對記憶體元件的可靠度造成影響。例如具有金屬-氧化物-金屬(MOM)電容器結構的記憶體元件中有大面積的金屬線路連至浮動閘極，所以在電漿蝕刻金屬線路期間，大量的電荷會累積到浮動閘極，發生所謂的天線效應(Antenna effect)並使閘極氧化層被破壞，導致產品良率降低及可靠度衰退的問題。當元件的尺寸及閘極氧化層的厚度愈來愈小時，上述問題將更趨嚴重。
本發明提供一種非揮發性記憶體元件的製造方法，能解決因天線效應導致的產品良率降低及可靠度衰退的問題。
本發明另提供一種非揮發性記憶體元件，具有高浮動閘極與控制閘極間的電壓耦合率，並可改善產品良率及元件可靠度。
本發明的非揮發性記憶體元件的製造方法，包括在基底內形成定義出主動區域的元件隔離結構；於所述主動區域內的所述基底上形成浮動閘極；於所述基底上形成內層介電(inner layer dielectric,ILD)層，覆蓋所述浮動閘極與所述元件隔離結構；於所述內層介電層內形成浮動閘極接觸窗，接觸所述浮動閘極；以及於所述內層介電(ILD)層上形成內連線結構，其中所述內連線結構包括交替堆疊的多層金屬層與多層金屬層間介電(inter metal dielectric,IMD)層以及連接上下金屬層的多個介層窗。所述製造方法的特徵在於：在形成所述內層介電層之後，於元件隔離結構
上方的內層介電層與金屬層間介電層中的至少一層內，同時形成第一梳型接觸窗作為浮動閘極延伸部以及第二梳型接觸窗作為控制閘極；而且，在形成所述內連線結構期間，同時形成電性連接浮動閘極延伸部至浮動閘極接觸窗的結構。
在本發明的一實施例中，上述第一梳型接觸窗以及上述第二梳型接觸窗是與上述浮動閘極接觸窗同時形成。
在本發明的一實施例中，上述第一梳型接觸窗以及上述第二梳型接觸窗是與上述多個介層窗中的至少一個同時形成。
在本發明的一實施例中，上述製造方法還可包括於金屬層間介電層中的至少一層內形成第一梳型金屬結構與第二梳型金屬結構，並在形成所述內連線結構期間，形成電性連接上述浮動閘極延伸部與上述第一梳型金屬結構，並形成電性連接上述控制閘極與上述第二梳型金屬結構。
在本發明的一實施例中，形成上述浮動閘極的步驟還可包括：於主動區域內形成與上述浮動閘極平行配置的選擇閘極，所述選擇閘極為一N型或P型金氧半電晶體，其在記憶體電路中僅為用來選定欲執行抹除、讀取或程式化之記憶胞的附屬電晶體之閘極。
本發明的非揮發性記憶體元件，包括基底、浮動閘極、內層介電層、浮動閘極接觸窗、內連線結構、第一梳型接觸窗與第二梳型接觸窗。基底具有定義出主動區域的元件隔離結構，浮動閘極形成於主動區域內的基底上，內層介電層則形成於基底上
並覆蓋所述浮動閘極與所述元件隔離結構。浮動閘極接觸窗形成於內層介電層內並接觸所述浮動閘極，內連線結構則形成於內層介電層上，其中所述內連線結構包括交替堆疊的多層金屬層與多層金屬層間介電(IMD)層以及連接上下金屬層的多個介層窗。所述第一梳型接觸窗作為浮動閘極延伸部，形成於元件隔離結構上方的內層介電層與金屬層間介電層中的至少一層內，且所述浮動閘極延伸部通過內連線結構連接至所述浮動閘極接觸窗。第二梳型接觸窗則是作為控制閘極，並與第一梳型接觸窗交錯形成於元件隔離結構上方的同一層(所述至少一層)內。
在本發明的另一實施例中，上述浮動閘極接觸窗包括單層結構或多層結構。
在本發明的另一實施例中，上述非揮發性記憶體元件還可包括第一梳型金屬結構與第二梳型金屬結構。第一梳型金屬結構形成於所述多層金屬層間介電層中的至少一層內，且第一梳型金屬結構通過內連線結構連接至所述第一梳型接觸窗。第二梳型金屬結構與所述第一梳型金屬結構交錯形成於多層金屬層間介電層中的同一層(所述至少一層)內。
在本發明的另一實施例中，上述第二梳型金屬結構與上述第二梳型接觸窗電性連接。而前述第一梳型金屬結構及前述第一金屬接觸窗電性連接。
在本發明的另一實施例中，上述第一梳型金屬結構形成於元件隔離結構上方。
在本發明的另一實施例中，上述第一梳型接觸窗的高度大於浮動閘極的高度。
在本發明的另一實施例中，上述非揮發性記憶體元件還可包括選擇閘極，形成於所述主動區域內並與浮動閘極平行配置。
基於上述，本發明通過梳型接觸窗作為浮動閘極延伸部以及另一梳型接觸窗作為控制閘極，所以能大幅提升浮動閘極與控制閘極的電壓耦合率，進而提升元件的編程/抹除效率。而且，在製作梳型接觸窗的過程中，因為梳型接觸窗位在元件隔離結構上方，並與浮動閘極是透過比第一梳型接觸窗及第一梳型接觸窗位階更高之金屬層做電性連接，所以浮動閘極底下的閘極絕緣層並不會因為天線效應而被破壞，進而改善後續產品的良率及可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100:基底
102:主動區域
104:元件隔離結構
106:浮動閘極
108:選擇閘極
110:閘極絕緣層
112:內層介電層
114:浮動閘極接觸窗
116、306:第一梳型接觸窗
118、308:第二梳型接觸窗
120a、120b、120c、202a、202b、202c、310a、310b、310c:金屬線路
122、200、204、300、302、304、500、506:金屬層間介電層
206:介電層
208a、208b、208c:接觸窗
502:第一梳型金屬結構
504:第二梳型金屬結構
h1、h2:高度
M1、M2、M3、M4、M5:金屬層
V1、V2、V3、V4:介層窗
圖1A至圖1E是依照本發明的第一實施例的一種非揮發性記憶體元件的製造流程示意圖。
圖2A至圖2B是第一實施例的製造流程的一替代例的示意圖。
圖2C是第一實施例的製造流程的另一替代例的示意圖。
圖3是依照本發明的第二實施例的一種非揮發性記憶體元件的示意圖。
圖4是依照本發明的第三實施例的一種非揮發性記憶體元件的示意圖。
圖5A至圖5B是依照本發明的第四實施例的一種非揮發性記憶體元件的製造流程示意圖。
圖1A至圖1E是依照本發明的第一實施例的一種非揮發性記憶體元件的製造流程示意圖。
請先參照圖1A，在基底100內形成定義出主動區域102的元件隔離結構104。然後，於主動區域102內的基底100上形成浮動閘極106，其製程例如先在基底100表面沉積多晶矽層(未繪示)，再利用微影蝕刻的方式圖案化上述多晶矽層，得到浮動閘極106。而且，在形成浮動閘極106的同時還可因應元件設計，在主動區域102內形成與浮動閘極106平行配置的選擇閘極108，其製程與浮動閘極106相同。選擇閘極108為一金氧半電晶體(可為N型或P型)，此電晶體在記憶體電路中僅為用來選定欲執行讀取、抹除或程式化之記憶胞的附屬電晶體之閘極。此外，在形成浮動閘極106/選擇閘極108之前通常會形成閘極絕緣層110。
接著，請參照圖1B，於基底100上形成內層介電(inner layer dielectric,ILD)層112，覆蓋浮動閘極106/選擇閘極108與
元件隔離結構104。
然後，請參照圖1C，於內層介電層112內形成浮動閘極接觸窗114接觸所述浮動閘極106，並且於元件隔離結構104上方的內層介電層112內同時形成第一梳型接觸窗116以及第二梳型接觸窗118，使第二梳型接觸窗118與第一梳型接觸窗116結構交錯形成於元件隔離結構104上方的同一層(內層介電層112)內。在本實施例中，浮動閘極接觸窗114為單層結構，且其與第一梳型接觸窗116以及第二梳型接觸窗118的製程例如先在內層介電層112表面形成光阻(未繪示)，然後圖案化此層光阻而露出部分內層介電層112(即預定形成浮動閘極接觸窗114、第一與第二梳型接觸窗116以及118的位置)，再利用蝕刻方式移除露出的內層介電層112並形成開口，之後於開口中形成浮動閘極接觸窗114、第一梳型接觸窗116以及第二梳型接觸窗118，並可搭配接觸窗平坦化製程，其中前述接觸窗(114、116與118)例如是Ti/TiN/W的結構或其他材質的結構，且第一梳型接觸窗116的高度h1約大於浮動閘極106的高度h2，因此與傳統使用多晶矽層作為浮動閘極或其延伸部的元件相比，能充分利用垂直基底100方向之空間而大幅提升第一梳型接觸窗116以及第二梳型接觸窗118的電容耦合率。而且，因為第一梳型接觸窗116以及第二梳型接觸窗118是形成在元件隔離結構104上方，與浮動閘極106是利用較高之金屬層做電性連接，非傳統之結構在蝕刻浮動閘極及其延伸部時已將完成浮動閘極與其延伸部的電性連接，所以浮動閘極106/選擇
閘極108底下的閘極絕緣層110並不會因為電漿製程被破壞，而影響後續產品的良率及可靠度。
然後，請參照圖1D，於內層介電層112上形成內連線結構，例如先形成第一層金屬層M1，其製程可先在內層介電層112表面沉積金屬材料(未繪示)，再利用微影蝕刻的方式圖案化上述金屬材料(如鋁)，得到分別連接浮動閘極接觸窗114、第一梳型接觸窗116以及第二梳型接觸窗118的金屬線路120a、120b與120c。
隨後，請參照圖1E，於內層介電層112上形成第一層金屬層間介電(IMD)層122，再於第一層IMD層122內形成第一層介層窗V1，其中一個第一層介層窗V1與金屬線路120a接觸、另一個第一層介層窗V1與金屬線路120b接觸。之後，於第一層IMD層122上形成連接第一層介層窗V1的第二層金屬層M2。前述第一層介層窗V1的製程與結構可參照浮動閘極接觸窗114的相關內容，前述第二層金屬層M2的製程可參照第一層金屬層M1的相關內容，不再贅述。
在第一實施例中，第一梳型接觸窗116以及第二梳型接觸窗118是形成在內層介電層112內，然而本發明並不限於此。在其他實施例中，第一梳型接觸窗116以及第二梳型接觸窗118可形成在第一層IMD層122或其上後續形成的IMD層內，也可同時形成在內層介電層112與IMD層內。而且，第一梳型接觸窗116以及第二梳型接觸窗118若視為一對互補的導電結構，其數量也可依照需求增加，並設置在數層IMD層內。第一梳型接觸窗116
是作為浮動閘極延伸部，第二梳型接觸窗118則是作為控制閘極，所以可通過內連線結構(金屬線路120b、第一層介層窗V1、第二層金屬層M2、第一層介層窗V1、金屬線路120a)電性連接浮動閘極延伸部(第一梳型接觸窗116)至浮動閘極接觸窗114。同理，圖1E中雖未繪示第二梳型接觸窗118的連接路徑，但應知可在此階段形成與金屬線路120c連接的第一介層窗與第二金屬層，以連至周邊區域。
圖2A至圖2B是第一實施例的製造流程的一替代例的示意圖，其顯示的是圖1C之後的步驟。
在圖2A中，先沉積第一層金屬層間介電(IMD)層200，接著蝕刻出預定形成第一層金屬層M1的溝槽，再利用物理氣相沉積(PVD)或電氣化學沉積(ECD)等方式沉積一層金屬材料(如銅)填入上述溝槽，再以金屬化學機械研磨(CMP)製程來平坦化上述金屬材料，而形成圖2A中的金屬線路202a、202b、202c。
接著，在圖2B中顯示的是通過雙重鑲嵌(Dual damascene)製程形成的內連線，亦即先沉積第二層IMD層204，然後於其中蝕刻出預定形成第一層介層窗V1的開口，再在第二層IMD層204中蝕刻出預定形成第二層金屬層M2的溝槽，其中所述溝槽位在開口上方。接著，利用PVD或ECD等方式沉積一層金屬材料(如銅)填入上述溝槽與開口內，再以金屬CMP製程來平坦化上述金屬材料，以同時形成第一層介層窗V1與第二層金屬層M2。
因此，圖2B的內連線結構與圖1E類似，都是可通過內
連線結構(金屬線路202b、第一層介層窗V1、第二層金屬層M2、第一層介層窗V1、金屬線路202a)電性連接第一梳型接觸窗116至浮動閘極接觸窗114。同理，圖2B中雖未繪示第二梳型接觸窗118的連接路徑，但應知可在此階段形成與金屬線路202c連接的第一介層窗與第二金屬層，以連至周邊區域。
圖2C是第一實施例的製造流程的另一替代例的示意圖，其顯示的是圖1C之後的步驟。
在圖2C中，浮動閘極接觸窗114可視為多層結構，亦即在浮動閘極接觸窗114形成後，在浮動閘極接觸窗114上先沉積一層介電層206再形成一個做局部連線的接觸窗208a。在形成接觸窗208a的同時，可在第一梳型接觸窗116以及第二梳型接觸窗118上形成接觸窗208b與接觸窗208c。前述接觸窗208a、208b與208c的製程與結構可參照浮動閘極接觸窗114的相關內容，不再贅述。後續製程則如圖1D至圖1E所示。
圖3是依照本發明的第二實施例的一種非揮發性記憶體元件的示意圖，其中使用第一實施例的元件符號來表示相同或類似的構件，且相同的構件的說明可參照上述的相關內容，於此不再贅述。
請參照圖3，第二實施例的非揮發性記憶體元件中的內連線結構包括交替堆疊的多層金屬層M1、M2、M3、M4、M5與多層金屬層間介電(IMD)層122、300、302、304以及連接上下金屬層的多個介層窗V1、V2、V3、V4。在本實施例中，第一梳型接
觸窗306以及第二梳型接觸窗308是形成在IMD層302內，並經由金屬層M4中的金屬線路310c連接第二梳型接觸窗308。第一梳型接觸窗306則是通過內連線結構(金屬線路310b、介層窗V4、金屬層M5、介層窗V4、金屬線路310a、介層窗V3、金屬層M3、介層窗V2、金屬層M2、介層窗V1、金屬層M1)電性連接至浮動閘極接觸窗114。
圖4是依照本發明的第三實施例的一種非揮發性記憶體元件的示意圖，其中使用第一和第二實施例的元件符號來表示相同或類似的構件，且相同的構件的說明可參照上述的相關內容，於此不再贅述。
請參照圖4，第三實施例的非揮發性記憶體元件中有兩個作為浮動閘極延伸部的第一梳型接觸窗116和306以及兩個作為控制閘極第二梳型接觸窗118和308。而且通過內連線結構電性連接第一梳型接觸窗116和306至浮動閘極接觸窗114。同理，圖4中雖未繪示第二梳型接觸窗118和308的連接路徑，但應知可在內連線結構中形成連接金屬線路120c與310c的結構。
圖5A至圖5B是依照本發明的第四實施例的一種非揮發性記憶體元件的製造流程示意圖，其中使用第一實施例的元件符號來表示相同或類似的構件，且相同的構件的說明可參照上述的相關內容，於此不再贅述。
首先，圖5A顯示的是圖1E之後的步驟。然後在第一層IMD層122上形成第二層IMD層500，再於第二層IMD層500內
形成第二層介層窗V2，其中第二層介層窗V2與第二層金屬層M2接觸。前述第二層介層窗V2的製程可參照浮動閘極接觸窗114的相關內容，不再贅述。接著，在第二層IMD層500上形成第三層金屬層M3，且同時形成第一梳型金屬結構502與第二梳型金屬結構504，其製程例如先在第二層IMD層500表面沉積金屬材料(未繪示)，再利用微影蝕刻的方式圖案化上述金屬材料，得到互不相連的金屬層M3、第一梳型金屬結構502與第二梳型金屬結構504。因第一梳型金屬結構502是透過更上層的導線與第一梳型接觸窗116電性連接，可避免因蝕刻製程中的天線效應破壞閘極絕緣層110的結構，進而改善產品的良率及可靠度。
接著，請參照圖5B，於第二層IMD層500上形成於第三層IMD層506，再於第三層IMD層506內形成第三層介層窗V3，其中一個介層窗V3與第三層金屬層M3接觸、另一個介層窗V3與第一梳型金屬結構502接觸。之後，於第三層IMD層506上形成連接兩個介層窗V3的第四層金屬層M4。因此，第一梳型金屬結構502可藉由內連線結構電性連接浮動閘極延伸部(116)以及/或是浮動閘極106。同理，圖5B中雖未繪示第二梳型金屬結構504的連接路徑，但應知可在內連線結構中形成連接第二梳型金屬結構504與第二梳型接觸窗118的結構。此外，前述介層窗V3的製程與結構可參照浮動閘極接觸窗114的相關內容，不再贅述。
在本實施例中，第一梳型金屬結構502與第二梳型金屬結構504是形成於第三層IMD層506內，但本發明並不限於此，
上述第一與第二梳型金屬結構也可在其他IMD層內形成，且其數量可依需求增加。
綜上所述，本發明在製作第一與第二梳型接觸窗的過程中，因為大面積的第一與第二梳型接觸窗與浮動閘極處於電性隔離的情況，所以浮動閘極底下的閘極絕緣層並不會因為電漿製程而損壞，且後續通過上層的內連線製程即可將第一梳型接觸窗連接至浮動閘極，而不需額外的步驟。而且，因為梳型接觸窗的高度遠大於浮動閘極的厚度，所以由第一梳型接觸窗作為浮動閘極延伸部以及另一梳型接觸窗作為控制閘極的元件，能大幅提升浮動閘極與控制閘極的電壓耦合率，進而提升元件的編程/抹除效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:基底
104:元件隔離結構
106:浮動閘極
112:內層介電層
114:浮動閘極接觸窗
116:第一梳型接觸窗
118:第二梳型接觸窗
120a、120b、120c:金屬線路
122:金屬層間介電層
M2:金屬層
V1:介層窗
Claims (12)
- 一種非揮發性記憶體元件的製造方法，包括： 在基底內形成定義出主動區域的元件隔離結構； 於所述主動區域內的所述基底上形成浮動閘極； 於所述基底上形成內層介電（inner layer dielectric, ILD）層，覆蓋所述浮動閘極與所述元件隔離結構； 於所述內層介電層內形成浮動閘極接觸窗，接觸所述浮動閘極；以及 於所述內層介電層上形成內連線結構，其中所述內連線結構包括交替堆疊的多層金屬層與多層金屬層間介電（IMD）層以及連接上下金屬層的多個介層窗，其中 所述製造方法的特徵在於： 在形成所述內層介電層之後，於所述元件隔離結構上方的所述內層介電層與所述金屬層間介電層中的至少一層內，同時形成第一梳型接觸窗作為浮動閘極延伸部以及第二梳型接觸窗作為控制閘極；以及 在形成所述內連線結構期間，同時形成電性連接所述浮動閘極延伸部至所述浮動閘極接觸窗的結構。
- 如請求項1所述的非揮發性記憶體元件的製造方法，其中所述第一梳型接觸窗以及所述第二梳型接觸窗是與所述浮動閘極接觸窗同時形成。
- 如請求項1所述的非揮發性記憶體元件的製造方法，其中所述第一梳型接觸窗以及所述第二梳型接觸窗是與所述多個介層窗中的至少一個同時形成。
- 如請求項1所述的非揮發性記憶體元件的製造方法，更包括： 於所述多層金屬層間介電層中的至少一層內形成第一梳型金屬結構與第二梳型金屬結構；以及 在形成所述內連線結構期間，形成電性連接所述浮動閘極延伸部與所述第一梳型金屬結構，並形成電性連接所述控制閘極與所述第二梳型金屬結構。
- 如請求項1所述的非揮發性記憶體元件的製造方法，其中形成所述浮動閘極的步驟更包括：於所述主動區域內形成與所述浮動閘極平行配置的選擇閘極，所述選擇閘極為一N型或P型金氧半電晶體，用以在執行讀取、抹除或程式化時，選擇記憶體陣列中的指定記憶體位址。
- 一種非揮發性記憶體元件，包括： 基底，具有定義出主動區域的元件隔離結構； 浮動閘極，形成於所述主動區域內的所述基底上； 內層介電層，形成於所述基底上並覆蓋所述浮動閘極與所述元件隔離結構； 浮動閘極接觸窗，形成於所述內層介電層內並接觸所述浮動閘極； 內連線結構，形成於所述內層介電層上，其中所述內連線結構包括交替堆疊的多層金屬層與多層金屬層間介電（IMD）層以及連接上下金屬層的多個介層窗； 第一梳型接觸窗作為浮動閘極延伸部，形成於所述元件隔離結構上方的所述內層介電層與所述金屬層間介電層中的至少一層內，且所述浮動閘極延伸部通過所述內連線結構連接至所述浮動閘極接觸窗；以及 第二梳型接觸窗作為控制閘極，與所述第一梳型接觸窗交錯形成於所述元件隔離結構上方的所述至少一層內。
- 如請求項6所述的非揮發性記憶體元件，其中所述浮動閘極接觸窗包括單層結構或多層結構。
- 如請求項6所述的非揮發性記憶體元件，更包括： 第一梳型金屬結構，形成於所述多層金屬層間介電層中的至少一層內，且第一梳型金屬結構通過所述內連線結構連接至所述第一梳型接觸窗；以及 第二梳型金屬結構，與所述第一梳型金屬結構交錯形成於所述多層金屬層間介電層中的所述至少一層內。
- 如請求項8所述的非揮發性記憶體元件，其中所述第二梳型金屬結構與所述第二梳型接觸窗電性連接。
- 如請求項8所述的非揮發性記憶體元件，其中所述第一梳型金屬結構形成於所述元件隔離結構上方。
- 如請求項6所述的非揮發性記憶體元件，其中所述第一梳型接觸窗的高度大於所述浮動閘極的高度。
- 如請求項6所述的非揮發性記憶體元件，更包括：選擇閘極，形成於所述主動區域內並與所述浮動閘極平行配置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109140994A TWI755943B (zh) | 2020-11-23 | 2020-11-23 | 非揮發性記憶體元件及其製造方法 |
| CN202011441535.4A CN114530452A (zh) | 2020-11-23 | 2020-12-08 | 非挥发性存储器元件及其制造方法 |
| US17/144,101 US11424370B2 (en) | 2020-11-23 | 2021-01-07 | Non-volatile memory device and method for manufacturing the same |
| US17/844,745 US11646381B2 (en) | 2020-11-23 | 2022-06-21 | Method for manufacturing non-volatile memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109140994A TWI755943B (zh) | 2020-11-23 | 2020-11-23 | 非揮發性記憶體元件及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI755943B true TWI755943B (zh) | 2022-02-21 |
| TW202221858A TW202221858A (zh) | 2022-06-01 |
Family
ID=81329360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109140994A TWI755943B (zh) | 2020-11-23 | 2020-11-23 | 非揮發性記憶體元件及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11424370B2 (zh) |
| CN (1) | CN114530452A (zh) |
| TW (1) | TWI755943B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020098604A1 (en) * | 1999-12-20 | 2002-07-25 | Taiwan Semiconductor Manufacturing Company | Wafer-level antenna effect detection pattern for VLSI |
| US20080054331A1 (en) * | 2006-08-30 | 2008-03-06 | Broadcom Corporation | Non-volatile memory cell with metal capacitor |
| US20140293709A1 (en) * | 2013-04-01 | 2014-10-02 | SK Hynix Inc. | Single-layer gate eeprom cell, cell array including the same, and method of operating the cell array |
| US20140312405A1 (en) * | 2013-04-18 | 2014-10-23 | SK Hynix Inc. | Nonvolatile memory device and method for fabricating the same |
| TW201532201A (zh) * | 2014-02-11 | 2015-08-16 | Sk Hynix Inc | 非揮發性記憶體裝置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4423371A (en) * | 1981-09-03 | 1983-12-27 | Massachusetts Institute Of Technology | Methods and apparatus for microdielectrometry |
| US6770933B2 (en) * | 2002-12-11 | 2004-08-03 | Texas Instruments Incorporated | Single poly eeprom with improved coupling ratio |
| US6806529B1 (en) * | 2003-01-30 | 2004-10-19 | National Semiconductor Corporation | Memory cell with a capacitive structure as a control gate and method of forming the memory cell |
| US7679119B2 (en) * | 2006-12-11 | 2010-03-16 | Tower Semiconductor Ltd. | CMOS inverter based logic memory |
| US7889553B2 (en) | 2007-04-24 | 2011-02-15 | Novelics, Llc. | Single-poly non-volatile memory cell |
| EP2251907B1 (en) | 2009-05-14 | 2015-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor Storage Device and Manufacturing Method |
| US9691776B2 (en) * | 2013-06-13 | 2017-06-27 | SK Hynix Inc. | Nonvolatile memory device |
| TWI681464B (zh) | 2016-04-07 | 2020-01-01 | 聯華電子股份有限公司 | 一種金氧半導體元件的製作方法 |
| US9972678B2 (en) | 2016-10-06 | 2018-05-15 | United Microelectronics Corp. | Semiconductor device and method of forming the same |
| US10050033B1 (en) | 2017-09-13 | 2018-08-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage integration for HKMG technology |
| US10825744B2 (en) * | 2018-09-20 | 2020-11-03 | Nanya Technology Corporation | Semiconductor structure and manufacturing method thereof |
-
2020
- 2020-11-23 TW TW109140994A patent/TWI755943B/zh active
- 2020-12-08 CN CN202011441535.4A patent/CN114530452A/zh active Pending
-
2021
- 2021-01-07 US US17/144,101 patent/US11424370B2/en active Active
-
2022
- 2022-06-21 US US17/844,745 patent/US11646381B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020098604A1 (en) * | 1999-12-20 | 2002-07-25 | Taiwan Semiconductor Manufacturing Company | Wafer-level antenna effect detection pattern for VLSI |
| US20080054331A1 (en) * | 2006-08-30 | 2008-03-06 | Broadcom Corporation | Non-volatile memory cell with metal capacitor |
| US20140293709A1 (en) * | 2013-04-01 | 2014-10-02 | SK Hynix Inc. | Single-layer gate eeprom cell, cell array including the same, and method of operating the cell array |
| US20140312405A1 (en) * | 2013-04-18 | 2014-10-23 | SK Hynix Inc. | Nonvolatile memory device and method for fabricating the same |
| TW201532201A (zh) * | 2014-02-11 | 2015-08-16 | Sk Hynix Inc | 非揮發性記憶體裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11424370B2 (en) | 2022-08-23 |
| US20220320341A1 (en) | 2022-10-06 |
| US11646381B2 (en) | 2023-05-09 |
| TW202221858A (zh) | 2022-06-01 |
| US20220165884A1 (en) | 2022-05-26 |
| CN114530452A (zh) | 2022-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10038139B2 (en) | One transistor and one resistive random access memory (RRAM) structure with spacer | |
| RU2176423C2 (ru) | Способ изготовления полупроводникового устройства | |
| US8404593B2 (en) | Semiconductor devices including interlayer conductive contacts and methods of forming the same | |
| KR101350584B1 (ko) | 다중 레벨 아키텍처를 갖는 플래시 메모리 | |
| US10158072B1 (en) | Step height reduction of memory element | |
| TW202013780A (zh) | 製造記憶體元件的方法以及積體電路 | |
| US20140166961A1 (en) | Resistive random access memory (rram) and method of making | |
| TW201913892A (zh) | 記憶單元 | |
| US7442998B2 (en) | Non-volatile memory device | |
| US10103330B2 (en) | Resistance variable memory structure | |
| US6448134B2 (en) | Method for fabricating semiconductor device | |
| CN102484114A (zh) | 非易失性半导体存储装置及其制造方法 | |
| CN100578754C (zh) | 具有镶嵌式mim型电容的半导体器件及其制造方法 | |
| KR102649182B1 (ko) | 메모리 디바이스 및 이를 제조하는 방법 | |
| TW202017218A (zh) | 積體晶片及其形成方法 | |
| JP3566658B2 (ja) | キャパシタおよびその形成方法 | |
| US11877458B2 (en) | RRAM structures in the BEOL | |
| KR20060135494A (ko) | 반도체장치 및 그 제조방법 | |
| US6372571B2 (en) | Method of manufacturing semiconductor device | |
| TWI755943B (zh) | 非揮發性記憶體元件及其製造方法 | |
| US10483322B2 (en) | Memory device and method for fabricating the same | |
| US11751405B2 (en) | Integrated circuit and method for fabricating the same | |
| CN101207089A (zh) | 非易失性存储器的制作方法 | |
| KR20040040858A (ko) | 반도체 소자 및 그 제조 방법 |