KR960002770B1 - 탭(tab) 패키지의 테이프 본딩방법 - Google Patents

탭(tab) 패키지의 테이프 본딩방법 Download PDF

Info

Publication number
KR960002770B1
KR960002770B1 KR1019930001695A KR930001695A KR960002770B1 KR 960002770 B1 KR960002770 B1 KR 960002770B1 KR 1019930001695 A KR1019930001695 A KR 1019930001695A KR 930001695 A KR930001695 A KR 930001695A KR 960002770 B1 KR960002770 B1 KR 960002770B1
Authority
KR
South Korea
Prior art keywords
tape
tab
chip
pad
film
Prior art date
Application number
KR1019930001695A
Other languages
English (en)
Other versions
KR940020542A (ko
Inventor
이선구
Original Assignee
금성일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론주식회사, 문정환 filed Critical 금성일렉트론주식회사
Priority to KR1019930001695A priority Critical patent/KR960002770B1/ko
Publication of KR940020542A publication Critical patent/KR940020542A/ko
Application granted granted Critical
Publication of KR960002770B1 publication Critical patent/KR960002770B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

탭(TAB) 패키지의 테이프 본딩방법
제1a,b,c,d,e,f,g도는 종래 탭 패키지의 테이프 본딩을 위하여 반도체칩의 패드위에 범프를 형성하는 과정을 보인 범프 형성 공정도.
제2도 내지 제6도는 본 발명에 의한 탭 패키지의 테이프 본딩방법을 설명하기 위한 도면으로서,
제2도는 본 발명에 사용되는 탭 테이프의 단면도이고,
제3도는 본 발명 반도체칩의 측면도이며,
제4a,b도는 반도체칩의 상부에 탭 테이프를 부착한 상태를 보인 평면도 및 단면도이고,
제5도 및 제6도는 제4도의 상태에서 비어홀에 도전금속을 증착한 상태를 보인 부분파단 평면도 및 제5도의 A부 상세 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 메탈패턴 12 : 주필름
13 : 칩접착필름 14 : 주필름보호용필름
15 : 비어홀(Via Hole) 20 : 반도체칩
20a : 패드 30 : 도전금속
본 발명은 리드프레임을 사용하지 않고 테이프 형상의 리드를 이용하여 제조하는 탭(TAB : Tape Automated Bonding) 패키지의 테이프 본딩방법에 관한 것으로, 특히 범프(Bump) 형성공정없이 메탈패턴이 형성된 테이프를 칩에 직접 본딩함으로써 테이프 본딩공정을 간소화하고, 테이프 본딩공정의 간소화로 인한 패키지의 제조공정 단순하에 적합하도록 한 탭(TAB) 패키지의 테이프 본딩방법에 관한 것이다.
일반적으로 탭(TAB) 패키지는 신호전달체계를 구성하는 수단으로 일반적으로 알려지고 있는 리드프레임을 사용하지 않고, 메탈패턴이 내장된 탭 테이프를 이용하는 것으로서 이러한 패키지는 통상 반도체칩의 각 패드위에 솔더(Solder)나 골드(Gold) 등의 금속으로 소정높이의 범프를 형성하고, 이에 탭 테이프의 인너리드부를 일치시켜 본딩한 후 몰딩하여 구성하고 있으며, 상기 탭 테이프의 아웃리드부를 이용, 기판에 실장하게 된다.
여기서, 상기 탭 테이프를 반도체칩의 각 패드에 본딩함에 있어서는, 먼저 제1도에 도시한 바와 같이, 반도체칩(1)의 각 패트(1a)위에 소정공정을 통해 도전범프(5)를 형성한 후, 이 범프를 매개로 탭 테이프(도시되지 않음)를 칩에 본딩하게 되어 있는 바, 상기 범프형성방법을 첨부된 도면에 의거하여 공정별로 살펴보면 다음과 같다.
먼저 (a)도면에서와 같이 반도체칩(1)의 상부전면에 걸쳐 소정높이(약 100㎛)로 피알을 도포하여 피알층(2)을 형성하고, 이 피알층(2)의 칩패트(1a)위치에 범프형성에리어(2a)를 형성하기 위해 (b)도면에서와 같이 메탈마스크(3)를 얹고 익스포우져공정 및 디벨로프공정을 행하여 (c)도면에서와 같이 피알층(2)의 패드(1a)부분을 오픈시키는 공정을 행한다.
이후 상기의 범프형성에리어(2a)에 (d) 및 (f)도면에서와 같이 크롬/구리/골드를 차례로 디포지션하여 시드메탈층(4)을 형성함과 아울러 납(Pb)과 주석(Sn) 등의 범프메탈을 디포지션한다.
다음 (e)도면에서와 같이 피알층(2) 및 이 피알층(2)위에 디포지션된 불필요한 납/주석층을 리프트오프 방법으로 제거하여 범프(5)를 노출시키고, 최종 리플로워 공정을 행하여 범프형상을 갖춤으로써 (g)도면에서와 같이 반도체칩(1)위에 소정높이의 범프(5)를 형성한다. 이와 같은 범프형성 후에는 칩(1)위에 탭 테이프를 탑재하고 상기 칩(1)의 범프(5)와 탭 테이프의 인너리드부를 일치시켜 열압착함으로써 테이프 본딩공정을 행하게 되는 것이다.
도면중 미설명 부호 6은 패시베이션층을 보인 것이다.
그러나, 상기한 바와 같은 종래의 테이프 본딩방법은 여러단계의 복잡한 공정을 거쳐 반도체칩(1)위에 범프(5)를 형성한 후 이에 테이프의 인너리드부를 일치시켜 본딩하게 되므로 본딩공정이 매우 번거롭고, 시간이 많이 걸리며, 불편한 단점이 있었다.
이를 감안하여 창안한 본 발명의 목적은 범프 형성 공정없이 메탈패턴이 형성된 탭 테이프를 칩에 직접 본딩함으로써 테이프 본딩공정을 간소화하고, 테이프 본딩공정의 간소화로 인한 패키지 제조공정의 단순화에 기여하는 탭(TAB) 패키지의 테이프 본딩방법을 제공함에 있다.
상기와 같은 본 고안의 목적을 달성하기 위하여 탭(TAB) 패키지의 테이프 본딩방법에 있어서, 하면에 다수의 칩 접속용 메탈패턴이 배열형성된 주필름의 하면에는 칩부착용 접착필름을 상기 메탈패턴의 양단부가 노출되도록 부착함과 아울러 상면에는 주필름보호용필름을 부착하고, 상기 각각의 메탈패턴을 관통하는 비어홀을 형성하여 구성하는 탭 테이프 제작단계와, 상기 탭 테이프를 반도체칩의 상면에 칩의 패드가 오픈되도록 부착하는 단계와, 상기 탭 테이프의 비어홀들을 통해 오픈된 칩의 패드에 도전금속을 디포지션하여 탭 테이프의 메탈라인과 칩의 패드를 전기적으로 접속시키는 단계와, 최종적으로 탭 테이프의 상부에 부착된 주필름보호용필름을 분리제거하는 단계로 이루어지는 탭(TAB) 패키지의 테이프 본딩방법이 제공된다.
상기 탭 테이프의 비어홀 직경은 칩 패드의 한변길이보다 작게 형성되며, 평행한 원통공 형태 또는 하부로 갈수록 폭이 점차 커지는 테이퍼 형태로 형성된다.
상기 비어홀에 디포지션되는 도전금속은 칩의 패드와 접찹력이 양호한 금속이 사용되고, 메탈라인 두께의 1/2이상되는 높이로 디포지션된다.
이상과 같은 본 발명의 테이프 본딩방법에 의하면 칩의 패드부에 범프를 형성할 필요가 없으므로 테이프 본딩공정이 간소해지고, 테이프 본딩공정의 간소화로 인한 패키지 제조공정의 단순화를 기할 수 있다는 효과가 있다.
이하, 상기하 바와 같은 본 발명에 의한 탭(TAB) 패키지의 테이프 본딩방법을 첨부도면에 의거하여 설명한다.
제2도 내지 제6도는 본 발명 탭(TAB) 패키지의 테이프 본딩방법을 설명하기 위한 도면으로서 제2도는 본 발명에 사용되는 탭 테이프의 구조를 보인 단면도이고, 제3도는 반도체칩의 측단면도이며, 제4a,b도는 반도체칩의 상부에 탭 테이프를 부착한 상태를 보인 평면도 및 단면도이고, 제5도 및 제6도는 탭 테이프의 비어홀에 도전금속을 디포지션한 상태 즉, 본딩 완료된 상태를 보인 평면도 및 제5도의 A부상세 단면도인 바, 이를 참조하여 본 발명의 테이프 본딩방법을 단계적으로 살펴보면 다음과 같다.
먼저 제2도에서와 같이, 새로운 형태의 탭 테이프를 제조하는 바, 이는 기존의 탭 테이프, 예컨대 다수의 칩접속용 메탈패턴(11)이 배열형성된 주필름(12)으로 이루어지는 기존의 탭 테이프 하면에는 칩부착용필름(13)을 부착함과 아울러 상면에는 후술하게될 증착도전금속으로부터 주필름(12)의 상면을 보호함과 아울러 불필요한 도전금속층을 제거하기 위한 주필름보호용필름(14)를 부착하고, 상기 각각의 메탈라인(11)을 관통하는 비어홀(Via hole)(15)을 형성하는 공정으로 새로운 형태의 탭 테이프를 제조한다.
여기서, 상기 칩부착용필름(13)은 주필름(12)의 메탈패턴(11)의 양단이 노출되도록 부착되며, 상기 비어홀(15)은 후술되는 칩(20)의 패드(20a)를 오픈시키기 위한 것으로서, 칩패드(20a)의 한변길이 보다 작은 직경으로 형성되고, 평행한 원통형 또는 하부로 갈수록 폭이 점차 커지는 데이퍼형으로 형성된다.
또한, 상기 메탈패턴(11)은 칩(20)의 패드(20a)와 동수로 형성된다.
상기와 같이 다수의 비어홀(15)을 가진 탭 테이프를 제작한 후에는 제4a,b도에 도시한 바와 같이 이 탭 테이프를 반도체칩(20)의 상면에 탭 테이프의 비어홀(15)과 칩(20)의 패드(20a)를 일치시켜 칩패드(20a)가 오픈되도록 부착한다.
이후 상기한 비어홀(15)을 통해 오픈된 칩(20)의 패드(20a)에 도전금속(30)을 디포지션하여 탭 테이프의 각 메탈라인(11)과 칩(20)의 패드(20a)를 전기적으로 접속연결시키梁.
이때 상기 도전금속(30)으로는 칩패드(20a)와 접착력이 양호한 금속 예를들면, 납/주석 합금, 또는 골드 등과 같은 금속이 사용되며, 이버퍼레이션(Evaporation)공정이나 씨브이디(CVD : 화학기상증착)공정을 통해 디포지션 하게되고, 디포지션 높이는 탭 테이프 메탈라인 두께의 1/2이상이 선택되도록 함이 바람직하다.
상기와 같이 도전금속을 증착한 상태가 제5도 및 제6도에 도시되어 있는 바, 도면에서 16은 도전금속증착시 발생되는 불필요한 금속층을 보인 것으로, 이는 공정완료 후 주필름보호용으로 부착된 최상단의 필름(14)를 분리함으로써 제거된다.
즉, 본 발명에 의한 탭(TAB) 패키지의 테이프 본딩방법은 다수개의 비어홀(15)이 구비된 탭 테이프를 제작하여 이를 반도체칩(20)의 상면에 상기 비어홀(15)과 칩패드(20a)를 일치시켜 칩패드(20a)가 오픈되도록 부착시킨 후, 상기 비어홀(15)를 통해 칩(20)의 패드(20a)에 도전금속(30)을 디포지션하여 탭 테이프의 메탈라인(11)과 반도체칩(20)의 패드(20a)를 전기적으로 연결시킨 후 최상단의 주필름보호용필름(14)을 분리제거하는 순서로 이루어지는 것이다.
따라서, 종래와 같이 반도체칩(20)위에 별도의 범프를 형성할 필요가 없고, 보다 간소화된 공정으로 테이프 본딩공정을 수행할 수 있는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명의 테이프 본딩방법에 의하면 칩의 패드부에 별도의 범프를 형성할 필요없이 탭 테이프를 직접 칩에 본딩하게 되므로 테이프 본딩공정이 간소해지고 테이프 본딩공정의 간소화로 인한 패키지 제조공정의 단순화를 기할 수 있다는 효과가 있다.

Claims (2)

  1. 탭(TAB) 패키지의 테이프 본딩방법에 있어서, 다수의 칩접속용 메탈패턴(11)이 형성된 주필름(12)의 하면에는 칩부착용접착필름(13)이 부착됨과 아울러 상면에는 주필름보호용필름(14)이 부착되고, 상기 각각의 메탈패턴(11)을 관통하는 비어홀(15)이 형성되어 구성되는 탭 테이프 제작단계와, 상기 탭 테이프를 반도체칩(20)의 상면에 비어홀(15)과 칩패드(20a)를 일치시켜 칩패드(20a)가 오픈되도록 부착하는 단계와, 상기 비어홀(15)을 통해 반도체칩(20)의 패드(20a)에 도전금속(30)을 디포지션하여 탭 테이프의 메탈라인(11)과 칩(20)의 패드(20a)를 전기적으로 접속연결시키는 단계와, 상기 탭 테이프의 최상단에 부착된 주필름보호용필름(14)을 제거하는 단계로 이루어지는 탭(TAB) 패키지의 테이프 본딩방법.
  2. 제1항에 있어서, 상기 비어홀(15)은 칩패드(20a)의 한변길이보다 작은 직경으로 형성하며 상부와 하부의 크기가 같은 원통형 또는 상부에서 하부로 갈수록 폭이 점차 커지는 테이퍼형으로 형성하는 것을 특징으로 하는 탭(TAB) 패키지의 테이프 본딩방법.
KR1019930001695A 1993-02-08 1993-02-08 탭(tab) 패키지의 테이프 본딩방법 KR960002770B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930001695A KR960002770B1 (ko) 1993-02-08 1993-02-08 탭(tab) 패키지의 테이프 본딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930001695A KR960002770B1 (ko) 1993-02-08 1993-02-08 탭(tab) 패키지의 테이프 본딩방법

Publications (2)

Publication Number Publication Date
KR940020542A KR940020542A (ko) 1994-09-16
KR960002770B1 true KR960002770B1 (ko) 1996-02-26

Family

ID=19350542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930001695A KR960002770B1 (ko) 1993-02-08 1993-02-08 탭(tab) 패키지의 테이프 본딩방법

Country Status (1)

Country Link
KR (1) KR960002770B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370848B1 (ko) * 1998-12-30 2003-04-08 앰코 테크놀로지 코리아 주식회사 반도체장치의라미레이션방법및제조장비

Also Published As

Publication number Publication date
KR940020542A (ko) 1994-09-16

Similar Documents

Publication Publication Date Title
US4494688A (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore
US7112524B2 (en) Substrate for pre-soldering material and fabrication method thereof
KR100264479B1 (ko) 범프전극의 구조와 그 형성방법
US6555921B2 (en) Semiconductor package
US5418186A (en) Method for manufacturing a bump on a semiconductor chip
KR100470386B1 (ko) 멀티-칩패키지
USRE46618E1 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
KR100315030B1 (ko) 반도체패키지의제조방법
EP1020903A1 (en) A semiconductor device using a lead frame and its manufacturing method
KR100418059B1 (ko) 반도체소자의범프형성방법
CA2095058A1 (en) Semiconductor device with bumps
KR20020044590A (ko) 솔더링형 패드 및 와이어 본딩형 패드를 가진 금속 재분배층
JPH0364925A (ja) 集積回路チツプ実装構造及びその形成方法
JP3402086B2 (ja) 半導体装置およびその製造方法
US7202421B2 (en) Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
KR960002770B1 (ko) 탭(tab) 패키지의 테이프 본딩방법
US20020086512A1 (en) Method of forming solder bumps
KR100455678B1 (ko) 반도체 플립칩 패키지를 위한 솔더 범프 구조 및 그 제조방법
JP4078760B2 (ja) チップ型電子部品の製造方法
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법
EP0526147B1 (en) Film-carrier type semiconductor device and process for fabricating the same
JP3032692B2 (ja) 三次元実装モジュール及びその製造方法
JP3351878B2 (ja) 半導体装置およびその製造方法
KR20000042665A (ko) 칩 사이즈 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050124

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee