JP2010510647A - ワイヤ接合部及びはんだ接合部の形成方法 - Google Patents

ワイヤ接合部及びはんだ接合部の形成方法 Download PDF

Info

Publication number
JP2010510647A
JP2010510647A JP2009536693A JP2009536693A JP2010510647A JP 2010510647 A JP2010510647 A JP 2010510647A JP 2009536693 A JP2009536693 A JP 2009536693A JP 2009536693 A JP2009536693 A JP 2009536693A JP 2010510647 A JP2010510647 A JP 2010510647A
Authority
JP
Japan
Prior art keywords
metal region
wire
forming
solder joint
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009536693A
Other languages
English (en)
Other versions
JP4659120B2 (ja
Inventor
ドーバンスペック、ティモシー、ハリソン
マジー、クリストファー、デービッド
ガンビーノ、ジェフリー、ピーター
ソーター、ウォルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010510647A publication Critical patent/JP2010510647A/ja
Application granted granted Critical
Publication of JP4659120B2 publication Critical patent/JP4659120B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 ワイヤ接合部及びはんだ接合部を形成する方法を提供すること。
【解決手段】 一実施形態において、この方法は、ワイヤ接合部のためのワイヤ接合金属領域及びはんだ接合部のためのはんだ接合金属領域を含む構造体を準備するステップであって、両領域がシリコン酸化物層の上のシリコン窒化物層で覆われたステップと、ワイヤ接合金属領域の上のシリコン酸化物層に至る第１の開口部と、はんだ接合金属領域を露出する第２の開口部とを材料内に形成するステップと、ワイヤ接合金属領域が覆われた状態を保ちながら、はんだ接合金属領域に対するはんだ接合部を形成するステップと、シリコン酸化物層をワイヤ接合金属領域に至るまで除去するステップを含む、ワイヤ接合金属領域を露出させるステップと、ワイヤ接合金属領域に対するワイヤ接合部を形成するステップとを含む。ワイヤ接合部及びはんだ接合部は、必要に応じて、単一のマルチパート・ウェハ（ＭＰＷ）上又は単一チップ上でアクセス可能にすることができ、実質的に同時に形成することができる。
【選択図】 図１０

Description

本発明は、一般に半導体デバイスのパッケージングに関し、より具体的には、ワイヤ接合部及びはんだ接合部を形成する方法に関する。
半導体産業において、ワイヤ接合構造体とはんだ接合構造体との併用が増えている。一例において、ワイヤ接合及びはんだ接合は、現在人気が高まりつつあるマルチパート・ウェハ（ＭＰＷ）における使用に関して有利である。これらのＭＰＷのうちのあるものは、共通レチクル内に設計された、すなわち一緒に製作されたワイヤ接合及びはんだ接合を両方とも必要とするチップを含む。はんだ接合において、基板に対するはんだジョイント結合フリップ・チップ接続は、溶融はんだの表面張力がジョイント部の高さを制御し、かつチップの重さを支えるところで成される。はんだ接合は、しばしばＣ４（controlled collapse chip connection）と呼ばれる。ワイヤ接合においては、ワイヤは、チップ内の開口部に取り付けられる。両方の接合が用いられる場合には、製造プロセスは、ワイヤ接合及びはんだ接合の両方の最終ビア構造体を並行して開口することが可能でなくてはならない。
ワイヤ接合構造体及びはんだ接合構造体の両方を単一処理される部材内に作成する能力は、ＭＰＷでの使用にとどまらない。個々のチップ自体の境界内にはんだ接合及びワイヤ接合の両方のアクセス・ポイントもまた必要とする、ある種のチップ製品（又は検査サイト（test site））がある。例えば、積層パッケージ用に構築されている部品の場合には、チップは、スタック内の他のチップに対してははんだ接合接続をする必要があるが、外のパッケージ基板又は積層体に対してワイヤ接合接続をする必要もある。ワイヤ接合及びはんだ接合の併用は、技術認定試験の検査サイトにとっても有利であり得る。例えば、前工程（ＦＥＯＬ）及び後工程（ＢＥＯＬ）の構造体の品質認定をワイヤ接合及びはんだ接合の両方のパッケージング環境において可能にするために、２つの異なる検査サイトを設計及び構築する必要なしに、単一の共通検査サイト用の両方の接合による接続部を有することが好ましいだろう。
ワイヤ接合及びはんだ接合を一緒に形成することには、多くの課題がある。例えば、各接合のために用いられるプロセスのうちのいくつかは、他方の接合にとっては有害である。
ワイヤ接合及びはんだ接合を形成する方法が開示される。一実施形態において、この方法は、ワイヤ接合部のためのワイヤ接合金属領域及びはんだ接合部のためのはんだ接合金属領域を含む構造体を準備するステップであって、両領域がシリコン酸化物層の上のシリコン窒化物層で覆われたステップと、ワイヤ接合金属領域の上のシリコン酸化物層に至る第１の開口部と、はんだ接合金属領域を露出する第２の開口部とを材料内に形成するステップと、ワイヤ接合金属領域が覆われた状態を保ちながら、はんだ接合金属領域に対するはんだ接合部を形成するステップと、シリコン酸化物層をワイヤ接合金属領域に至るまで除去するステップを含むワイヤ接合金属領域を露出させるステップと、ワイヤ接合金属領域に対するワイヤ接合部を形成するステップとを含む。ワイヤ接合部及びはんだ接合部は、必要に応じて、単一のマルチパート・ウェハ（ＭＰＷ）上又は単一チップ上でアクセス可能にすることができ、実質的に同時に形成することができる。
本発明の第１の態様は、ワイヤ接合部及びはんだ接合部を形成する方法を提供し、この方法は、ワイヤ接合部のためのワイヤ接合金属領域及びはんだ接合部のためのはんだ接合金属領域を含む構造体を準備するステップであって、両領域がシリコン酸化物層の上のシリコン窒化物層で覆われたステップと、ワイヤ接合金属領域の上のシリコン酸化物層に至る第１の開口部と、はんだ接合金属領域を露出する第２の開口部とを材料内に形成するステップと、ワイヤ接合金属領域が覆われた状態を保ちながら、はんだ接合金属領域に対するはんだ接合部を形成するステップと、シリコン酸化物層をワイヤ接合金属領域に至るまで除去するステップを含む前記ワイヤ接合金属領域を露出させるステップと、ワイヤ接合金属領域に対するワイヤ接合部を形成するステップとを含む。
本発明の第２の態様は、ワイヤ接合部及びはんだ接合部を形成する方法を提供し、この方法は、ワイヤ接合部のためのワイヤ接合金属領域及びはんだ接合部のためのはんだ接合金属領域を含む構造体を準備するステップであって、両領域がシリコン酸化物層の上のシリコン窒化物層で覆われたステップと、ワイヤ接合金属領域の上のシリコン酸化物層に至る第１の開口部と、はんだ接合金属領域を露出する第２の開口部とを材料内に形成するステップであって、はんだ接合金属層及びワイヤ接合金属領域の上のシリコン窒化物層の上に第１のフォトレジストを形成し、はんだ接合金属領域の上でのみ第１のフォトレジストを貫通する中間開口部を形成し、中間開口部を用いてはんだ接合金属領域の上でのみシリコン窒化物層を除去し、第１のフォトレジストを除去し、材料として未硬化感光性ポリイミド（ＰＳＰＩ）層を堆積し、ワイヤ接合金属領域の上のＰＳＰＩ層を貫通する第１の開口部と、はんだ接合金属領域の上のＰＳＰＩ層を貫通する第２の開口部とを形成し、ＰＳＰＩ層を硬化させるステップと、エッチングを行って、はんだ接合金属領域を露出させ、かつワイヤ接合金属領域の上のシリコン酸化物層に至るまでシリコン窒化物層を除去するステップと、ワイヤ接合金属領域が覆われた状態を保ちながら、はんだ接合金属領域に対するはんだ接合部を形成するステップと、シリコン酸化物層をワイヤ接合金属領域に至るまで除去するステップを含むワイヤ接合金属領域を露出させるステップと、ワイヤ接合金属領域に対するワイヤ接合部を形成するステップとを含む。
本発明の第３の態様は、ワイヤ接合部及びはんだ接合部を形成する方法を提供し、この方法は、ワイヤ接合部のためのワイヤ接合金属領域及びはんだ接合部のためのはんだ接合金属領域を含む構造体を準備するステップであって、両領域がシリコン酸化物層の上のシリコン窒化物層で覆われたステップと、ワイヤ接合金属領域の上のシリコン酸化物層に至る第１の開口部と、はんだ接合金属領域を露出する第２の開口部とを材料内に形成するステップであって、はんだ接合金属領域及びワイヤ接合金属領域の上のシリコン窒化物層の上に材料として未硬化ポリイミド層を形成し、はんだ接合金属領域を覆う第１のフォトレジストを用いて、ワイヤ接合金属領域の上でのみ未硬化ポリイミド層を貫通してシリコン酸化物層に至る第１の開口部を形成し、第１のフォトレジストを除去し、ワイヤ接合金属領域を覆う第２のフォトレジストを用いて、未硬化ポリイミド層を貫通してはんだ接合金属領域の上のみに至る第２の開口部を形成し、第２のフォトレジストを除去し、ポリイミド層を硬化させるステップと、ワイヤ接合金属領域が覆われた状態を保ちながら、はんだ接合金属領域に対するはんだ接合部を形成するステップと、シリコン酸化物層をワイヤ接合金属領域に至るまで除去するステップを含むワイヤ接合金属領域を露出させるステップと、ワイヤ接合金属領域に対するワイヤ接合部を形成するステップとを含む。
本発明の例示的な態様は、本明細書で記載された問題及び／又は論じていない他の問題を解決するように設計される。
本発明のこれら及び他の特徴は、本発明の種々の実施形態を表す添付の図面と共に検討される本発明の種々の態様についての以下の詳細な説明からより容易に理解されるであろう。
本発明の一実施形態による、予備構造体を示す。 本発明の一実施形態による方法の一部の結果を示す。 図２の構造体を形成する一実施形態を示す。 図２の構造体を形成する一実施形態を示す。 図２の構造体を形成する別の実施形態を示す。 図２の構造体を形成する別の実施形態を示す。 図２の構造体を形成する別の実施形態を示す。 本発明による、はんだ接合部及びワイヤ接合部の形成を完成させる方法の一実施形態を示す。 本発明による、はんだ接合部及びワイヤ接合部の形成を完成させる方法の一実施形態を示す。 本発明による、はんだ接合部及びワイヤ接合部の形成を完成させる方法の一実施形態を示す。
本発明の図面は縮尺通りに描かれていないことに留意されたい。図面は、本発明の典型的な態様のみを示すことが意図されており、従って、本発明の範囲を限定するものと考えられるべきではない。図面において、図面間で同様の番号付けは、同様の要素を表す。
図面を参照すると、ワイヤ及びはんだ接合部の形成方法の種々の実施形態が示される。図１は、ワイヤ接合部１９０（図１０）のためのワイヤ接合金属領域１０２、及びはんだ接合部１８０（図９乃至図１０）のためのはんだ接合金属領域１０４を含む、準備された予備構造体１００を示す。領域１０２、１０４は、分離して示されているが、単一チップ内に含まれてもよく、又はマルチパート・ウェハ内に設けられてもよい。従って、図面内に示された分離は、領域１０２と１０４との間の潜在的な距離を示すことを意図したものであり、必ずしも完全な分離ではない。図示されているように、両領域１０２、１０４はシリコン酸化物（ＳｉＯ２）層１０８の上のシリコン窒化物（Ｓｉ３Ｎ４）層１０６で覆われている。シリコン窒化物層１０６は、例えば、およそ０．４μｍの厚さを有することができ、シリコン酸化物層１０８は、例えば、およそ０．４５μｍの厚さを有することができる。しかしながら、本発明はそれらの寸法に限定されない。準備されるその他の構造は、ワイヤ１１２（例えば、銅又はアルミニウム）を含む基板１１０（例えば、誘電体）と、バリア層１１４、１１６、１１８（例えば、それぞれ、シリコン窒化物、シリコン酸化物及びシリコン窒化物）とを含むことができる。金属領域１０２、１０４は各々、例えば、アルミニウム又は銅を含むことができる。
図２は、材料１３０内に、ワイヤ接合金属領域１０２の上のシリコン酸化物層１０８に至る第１の開口部、及びはんだ接合金属領域１０４を露出する第２の開口部１３４を形成することを示す。以下で説明されるように、材料１３０はフォトレジスト又はポリイミドの形態を取ることができる。このステップは、図３乃至図４及び図５乃至図７に示されるように多数の方法で行うことができ。図３乃至図４を参照すると、一実施形態において、このプロセスは、図３に示されるように、第１のフォトレジスト１４０を、はんだ接合金属領域１０４及びワイヤ接合金属領域１０２の上のシリコン窒化物層１０６の上に形成することから開始することができる。本明細書で説明されるフォトレジストは、明示した場合を除いて、現在公知の又は今後開発される任意のフォトレジスト材料（典型的にはポジ型レジスト、例えば、ＪＳＲ Ｍ２０又はＳｈｉｐｌｅｙＵＶ２ＨＳ）を含むことができる。中間開口部１４２は、現在公知の又は今後開発される任意の方法、例えば、パターン形成及びエッチングで、はんだ接合金属領域１０４の上でのみフォトレジスト１４０を貫通して形成することができる。中間開口部１４２を用いて、エッチング１４４、例えば反応性イオン・エッチング（ＲＩＥ）を行って、はんだ接合金属領域１０４の上でのみシリコン窒化物層１０６を（シリコン酸化物層１０８のところで停止して）除去する。次に、第１のフォトレジスト１４０は、現在公知の又は今後開発される任意の剥離プロセスを用いて除去される。
図４は、未硬化感光性ポリイミド（ＰＳＰＩ）層１５０の堆積を示す。本明細書で用いられる堆積は、堆積される材料に適した、現在公知の又は今後開発されるいかなる堆積技術も含むことができる。例えば、堆積は、堆積される材料に応じて、化学気相堆積（ＣＶＤ）、減圧ＣＶＤ（ＬＰＣＶＤ）、プラズマ増強ＣＶＤ（ＰＥＣＶＤ）、準大気圧ＣＶＤ（ＳＡＣＶＤ）、及び高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）、急速熱処理ＣＶＤ（ＲＴＣＶＤ）、超高真空ＣＶＤ（ＵＨＶＣＶＤ）、スパッタリング堆積、イオン・ビーム堆積、電子ビーム堆積、レーザ支援堆積、スピンオン法、物理気相堆積（ＰＶＤ）、原子層堆積（ＡＬＤ）によって堆積される無機材料膜に加えて、フォトレジスト及びポリイミドのような有機材料のスピン塗布を含むことができるが、それらに限定されない。いずれにしても、この実施形態において、ＰＳＰＩ層１５０は最終的には材料１３０（図２）として働く。ＰＳＰＩ層１５０は、例えば、ＨＤ ＭｉｃｒｏｓｙｓｔｅｍｓのＨＤ４０００シリーズの感光性ポリイミド材料等を含むことができる。次に、第１の開口部１３２及び第２の開口部１３４が、例えば、開口部１３２、１３４の両方を開口するフォトレジスト１３６（想像線で示される）でＰＳＰＩを像形成することによって開始される。第１の開口部１３２は、最初に、ワイヤ接合金属領域１０２の上の未硬化ＰＳＰＩ層１５０を貫通して形成され、第２の開口部１３４は、最初に、はんだ接合金属領域１０４の上の未硬化ＰＳＰＩ層１５０を貫通して形成される。次いで、これもまた図４に示されているように、ＰＳＰＩ層１５０は、例えば熱プロセス１５２によって硬化される。次に非選択的エッチング１５４（例えばＲＩＥ）を行って、はんだ接合金属領域１０４を露出し、かつワイヤ接合金属領域１０２の上のシリコン酸化物層１０８に至るまでシリコン窒化物層１０６を除去し、その結果、図２に示される構造体が得られる。すなわち、エッチング１５４は、はんだ接合金属領域１０４の上のシリコン酸化物層１０８を除去し、同時にワイヤ接合金属領域１０２の上のシリコン窒化物層１０６のみを除去し、これにより、ワイヤ接合金属領域１０２の上の保護層を維持する。
図５乃至図７を参照すると、材料１３０（図２）内に、ワイヤ接合金属領域１０２上のシリコン酸化物層１０８に至る第１の開口部１３２（図２）、及びはんだ接合金属領域１０４を露出する第２の開口部１３４（図２）を形成するための代替的な実施形態が示される。この実施形態もまた、図１の構造体１００から開始される。図５は、はんだ接合金属領域１０４とワイヤ接合金属領域１０２の両方の上のシリコン窒化物層１０６の上に未硬化ポリイミド層１６０を形成することを示す。未硬化ポリイミド層１６０は、例えば、ＨＤ ＭｉｃｒｏｓｙｓｔｅｍｓのＰＩ５８７８配合物を含むことができる。この実施形態において、ポリイミド層１６０は、後述するように材料１３０（図２）として働き、非感光性である。次に、これもまた図５に示されているように、フォトレジスト１６２を用いて、未硬化ポリイミド層１６０を貫通してワイヤ接合金属領域１０２のみに至る（すなわちはんだ接合金属領域１０４は被覆されたまま）第１の開口部１３２が形成される。第１の開口部１３２は、フォトレジスト１６２及びエッチング１６４（例えばＲＩＥ）を用いて、ワイヤ接合金属領域１０２の上でのみシリコン酸化物層１０８まで延びる。すなわち、エッチング１６４は、ワイヤ接合金属領域１０２の上のシリコン窒化物層１０６を除去するが、シリコン酸化物層１０８を残す。次に、フォトレジスト１６２は、現在公知の又は今後開発される任意の剥離プロセスを用いて除去される。
図６に示されるように、ワイヤ接合金属領域１０２を覆う別のフォトレジスト１６６を用いて、未硬化ポリイミド層１６０を貫通してはんだ接合金属領域１０４に至る第２の開口部１３４が形成される。すなわち、フォトレジスト１６６を任意の方法ではんだ接合金属領域１０４及びワイヤ接合金属領域１０２の上に堆積し、はんだ接合金属領域１０４の上でパターン形成及びエッチングする。次に、エッチング１６８（例えばＲＩＥ）を用いて、第２の開口部１３４を形成して、はんだ接合金属領域１０４を露出させる。すなわち、はんだ接合金属領域１０４の上のシリコン窒化物層１０６及びシリコン酸化物層１０８の両方を除去する。ワイヤ接合金属領域１０２は、フォトレジスト１６６によって保護されたままである。図７に示されるように、現在公知の又は今後開発される剥離プロセスを用いてフォトレジスト１６６（図６）が除去され、そしてポリイミド層１６０が、例えば熱プロセス１７０によって、硬化され、その結果、図２の構造体が得られる。
図８は、ワイヤ接合金属領域１０２が覆われた状態を保ちながら、はんだ接合金属領域１０４に対するはんだ接合部１８０を形成することを示す。このプロセスは、例えばＰＶＤによって、ボール制限金属（ball limiting metallurgy、ＢＬＭ）層１８２堆積することを含むことができる。ＢＬＭ層１８２は、任意のはんだぬれ性の端子金属（例えば、すず（Ｓｎ）合金）を含み、これが、完成したときのはんだ接合部１８０のサイズ及び面積を定める。ＢＬＭ層１８２は、所望の領域へのはんだボールの流動を制限し、チップ配線への接着及びコンタクトを提供する。図８はまた、フォトレジスト１８４を堆積すること、及びはんだ接合金属領域１０４の上でのみ、フォトレジスト１８４内にＢＬＭ層１８２に至る開口部１８６を形成する（即ち、ワイヤ接合金属領域１０２の上には開口部がない）ことを示す。一実施形態において、フォトレジスト１８４は、Ｄｕ Ｐｏｎｔから入手可能なＲＩＳＴＯＮ（登録商標）のような感光性乾式ポリマ・レジストを含むことができる。しかしながら、他のフォトレジスト材料を利用することもできる。はんだ接合部１８０のためのはんだは、フォトレジスト開口部１８６内に形成（堆積）される。はんだ接合部１８０は、例えば、典型的には鉛−すず（ＰｂＳｎ）又はすず（Ｓｎ）（Ｐｂフリー）の任意の合金を含む、現在公知の又は今後開発される任意のはんだ材料を含むことができる。上記のように、ワイヤ接合金属領域１０２は、このプロセスの間、フォトレジスト１８４によって覆われたままである。
図９は、シリコン酸化物１０８をワイヤ接合金属領域１０２に至るまで除去することを含む、ワイヤ接合金属領域１０２を露出させることを示す。このプロセスは、例えばエッチング１９２によって、フォトレジスト１８４（図８）と、はんだ接合部１８０の下のＢＬＭ層１８２Ｓ以外のＢＬＭ層１８２（図８）とを除去して、ワイヤ接合金属領域１０２の上のシリコン酸化物層１０８（図２）を露出させることを含む。このプロセスは、材料１３０をマスクとして用いて、エッチング１９４（図９）、例えばＲＩＥを行って、ワイヤ接合金属領域１０２の上のシリコン酸化物層１０８を除去することを含むことができる。
図９乃至図１０は、ワイヤ接合金属領域１０２に対するワイヤ接合部１９０（図１０）を形成することを示す。このプロセスは、シリコン酸化物層１０８の除去後に、例えばフッ化水素酸を用いて、ワイヤ接合金属領域１０２の湿式洗浄１９６（図１０）を行うことを随意的に含むことができる。それに加えて、このプロセスは、はんだ接合部１８０の洗浄及びリフローを含むことができる。次に、ワイヤ接合金属領域１０２に対するワイヤ接合部１９０を、現在公知の又は今後開発される任意の技術を用いて形成することができる。
本発明の種々の態様についての前述の説明を例証及び説明の目的のために提示してきた。これは、網羅的であること、又は本発明を開示された正確な形態に限定することを意図するものではなく、また当然ながら、多くの修正及び変形が可能である。当業者にとっては明らかであり得るこうした修正及び変形は、添付の特許請求の範囲によって定義される本発明の範囲内に含まれることが意図される。
１００：予備構造体
１０２：ワイヤ接合金属領域
１０４：はんだ接合金属領域
１０６：シリコン窒化物層
１０８：シリコン酸化物層
１１０：基板
１１２：ワイヤ
１１４、１１６、１１８：バリア層
１３０：材料
１３２、１３４：開口部
１４０、１６２、１６６、１８４：フォトレジスト
１４２：中間開口部
１４４、１６４、１６８、１９２、１９４：エッチング
１５０：未硬化感光性ポリイミド（ＰＳＰＩ）層
１６０：未硬化ポリイミド層
１７０：硬化
１８０：はんだ接合部
１８２：ＢＬＭ層
１８６：開口部
１９０：ワイヤ接合部
１９６：湿式洗浄

Claims (20)

  1. ワイヤ接合部及びはんだ接合部を形成する方法であって、
    前記ワイヤ接合部のためのワイヤ接合金属領域及び前記はんだ接合部のためのはんだ接合金属領域を含む構造体を準備するステップであって、両領域がシリコン酸化物層の上のシリコン窒化物層で覆われたステップと
    前記ワイヤ接合金属領域の上の前記シリコン酸化物層に至る第１の開口部と、前記はんだ接合金属領域を露出する第２の開口部とを材料内に形成するステップと、
    前記ワイヤ接合金属領域が覆われた状態を保ちながら、前記はんだ接合金属領域に対する前記はんだ接合部を形成するステップと、
    前記シリコン酸化物層を前記ワイヤ接合金属領域に至るまで除去するステップを含む、前記ワイヤ接合金属領域を露出させるステップと、
    前記ワイヤ接合金属領域に対する前記ワイヤ接合部を形成するステップと、
    を含む方法。
  2. 前記第１及び第２の開口部の形成ステップは、
    前記はんだ接合金属領域及び前記ワイヤ接合金属領域の上の前記シリコン窒化物層の上に第１のフォトレジストを形成するステップと、
    前記はんだ接合金属領域の上でのみ前記第１のフォトレジストを貫通する中間開口部を形成するステップと、
    前記中間開口部を用いて前記はんだ接合金属領域の上でのみ前記シリコン窒化物層を除去するステップと、
    前記第１のフォトレジストを除去するステップと、
    前記材料として未硬化感光性ポリイミド（ＰＳＰＩ）層を堆積するステップと、
    前記ワイヤ接合金属領域の上の前記未硬化ＰＳＰＩ層を貫通する前記第１の開口部と、前記はんだ接合金属領域の上の前記未硬化ＰＳＰＩ層を貫通する前記第２の開口部とを形成するステップと、
    前記未硬化ＰＳＰＩ層を硬化させるステップと、
    エッチングを行って、前記はんだ接合金属領域を露出させ、かつ前記ワイヤ接合金属領域の上の前記シリコン酸化物層に至るまで前記シリコン窒化物層を除去するステップと
    を含む、請求項１に記載の方法。
  3. 前記はんだ接合部を形成するステップは、
    ボール制限金属（ＢＬＭ）層を堆積するステップと、
    第２のフォトレジストを堆積するステップと、
    前記はんだ接合金属領域の上でのみ、前記第２のフォトレジスト内に前記ＢＬＭ層に至る開口部を形成するステップと、
    前記第２のフォトレジストの開口部内に前記はんだ接合部を形成するステップと、
    前記第２のフォトレジストと、前記はんだ接合部の下の前記ＢＬＭ層以外の前記ＢＬＭ層とを除去して、前記ワイヤ接合金属領域の上の前記シリコン酸化物層を露出させるステップと、
    を含む、請求項２に記載の方法。
  4. 前記第２のフォトレジストは、感光性乾式ポリマ・レジストを含む、請求項３に記載の方法。
  5. 前記シリコン酸化物層の除去後に、前記ワイヤ接合金属領域の湿式洗浄を行うステップと、
    前記はんだ接合部を洗浄し、リフローするステップと、
    をさらに含む、請求項３に記載の方法。
  6. 前記第１及び第２の開口部の形成ステップは、
    前記はんだ接合金属領域及び前記ワイヤ接合金属領域の上の前記シリコン窒化物層の上に前記材料として未硬化ポリイミド層を形成するステップと、
    前記はんだ接合金属領域を覆う第１のフォトレジストを用いて、前記ワイヤ接合金属領域の上でのみ前記未硬化ポリイミド層を貫通して前記シリコン酸化物層に至る前記第１の開口部を形成するステップと、
    前記第１のフォトレジストを除去するステップと、
    前記ワイヤ接合金属領域を覆う第２のフォトレジストを用いて、前記未硬化ポリイミド層を貫通して前記はんだ接合金属領域の上のみに至る前記第２の開口部を形成するステップと、
    前記第２のフォトレジストを除去するステップと、
    前記未硬化ポリイミド層を硬化させるステップと
    を含む、請求項１に記載の方法。
  7. 前記はんだ接合部を形成するステップは、
    ボール制限金属（ＢＬＭ）層を堆積するステップと、
    第３のフォトレジストを堆積するステップと、
    前記はんだ接合金属領域の上でのみ、前記第３のフォトレジスト内に前記ＢＬＭ層に至る開口部を形成するステップと、
    前記第３のフォトレジストの開口部内に前記はんだ接合部を形成するステップと、
    前記第３のフォトレジストと、前記はんだ接合部の下の前記ＢＬＭ層以外の前記ＢＬＭ層とを除去して、前記ワイヤ接合金属領域の上の前記シリコン酸化物層を露出させるステップと
    を含む、請求項６に記載の方法。
  8. 前記第３のフォトレジストは、感光性乾式ポリマ・レジストを含む、請求項７に記載の方法。
  9. 前記シリコン酸化物層の除去後に、前記ワイヤ接合金属領域の湿式洗浄を行うステップと、
    前記はんだ接合部を洗浄し、リフローするステップと、
    をさらに含む、請求項７に記載の方法。
  10. 前記未硬化ポリイミド層は非感光性である、請求項６に記載の方法。
  11. 前記はんだ接合金属領域及び前記ワイヤ接合金属領域の各々が、アルミニウム及び銅のうちの１つを含む、請求項１に記載の方法。
  12. ワイヤ接合部及びはんだ接合部を形成する方法であって、
    前記ワイヤ接合部のためのワイヤ接合金属領域及び前記はんだ接合部のためのはんだ接合金属領域を含む構造体を準備するステップであって、両領域がシリコン酸化物層の上のシリコン窒化物層で覆われたステップと、
    前記ワイヤ接合金属領域の上の前記シリコン酸化物層に至る第１の開口部と、前記はんだ接合金属領域を露出する第２の開口部とを材料内に形成するステップであって、
    前記はんだ接合金属層及び前記ワイヤ接合金属領域の上の前記シリコン窒化物層の上に第１のフォトレジストを形成し、
    前記はんだ接合金属領域の上でのみ前記第１のフォトレジストを貫通する中間開口部を形成し、
    前記中間開口部を用いて前記はんだ接合金属領域の上でのみ前記シリコン窒化物層を除去し、
    前記第１のフォトレジストを除去し、
    前記材料として未硬化感光性ポリイミド（ＰＳＰＩ）層を堆積し、
    前記ワイヤ接合金属領域の上の前記未硬化ＰＳＰＩ層を貫通する前記第１の開口部と、前記はんだ接合金属領域の上の前記未硬化ＰＳＰＩ層を貫通する前記第２の開口部とを形成し、
    前記未硬化ＰＳＰＩ層を硬化させるステップと、
    エッチングを行って、前記はんだ接合金属領域を露出させ、かつ前記ワイヤ接合金属領域の上の前記シリコン酸化物層に至るまで前記シリコン窒化物層を除去するステップと、
    前記ワイヤ接合金属領域が覆われた状態を保ちながら、前記はんだ接合金属領域に対する前記はんだ接合部を形成するステップと、
    前記シリコン酸化物層を前記ワイヤ接合金属領域に至るまで除去するステップを含む、前記ワイヤ接合金属領域を露出させるステップと、
    前記ワイヤ接合金属領域に対する前記ワイヤ接合部を形成するステップと、
    を含む方法。
  13. 前記はんだ接合部を形成するステップは、
    ボール制限金属（ＢＬＭ）層を堆積するステップと、
    第２のフォトレジストを堆積するステップと、
    前記はんだ接合金属領域の上でのみ、前記第２のフォトレジスト内に前記ＢＬＭ層に至る開口部を形成するステップと、
    前記第２のフォトレジストの開口部内に前記はんだ接合部を形成するステップと、
    前記第２のフォトレジストと、前記はんだ接合部の下の前記ＢＬＭ層以外の前記ＢＬＭ層とを除去するステップと、
    を含む、請求項１２に記載の方法。
  14. 前記第２のフォトレジストは、感光性乾式ポリマ・レジストを含む、請求項１３に記載の方法。
  15. 前記シリコン酸化物層の除去後に、前記ワイヤ接合金属領域の湿式洗浄を行うステップと、
    前記はんだ接合部を洗浄し、リフローするステップと、
    をさらに含む、請求項１３に記載の方法。
  16. ワイヤ接合部及びはんだ接合部を形成する方法であって、
    前記ワイヤ接合のためのワイヤ接合金属領域及び前記はんだ接合のためのはんだ接合金属領域を含む構造体を準備するステップであって、両領域がシリコン酸化物層の上のシリコン窒化物層で覆われたステップと、
    前記ワイヤ接合金属領域の上の前記シリコン酸化物層に至る第１の開口部、及び前記はんだ接合金属領域を露出する第２の開口部を材料内に形成するステップであって、
    前記はんだ接合金属領域及び前記ワイヤ接合金属領域の上の前記シリコン窒化物層の上に前記材料として未硬化ポリイミド層を形成し、
    前記はんだ接合金属領域を覆う第１のフォトレジストを用いて、前記ワイヤ接合金属領域の上でのみ前記未硬化ポリイミド層を貫通して前記シリコン酸化物層に至る前記第１の開口部を形成し、
    前記第１のフォトレジストを除去し、
    前記ワイヤ接合金属領域を覆う第２のフォトレジストを用いて、前記未硬化ポリイミド層を貫通して前記はんだ接合金属領域の上のみに至る前記第２の開口部を形成し、
    前記第２のフォトレジストを除去し、
    前記未硬化ポリイミド層を硬化させるステップと、
    前記ワイヤ接合金属領域が覆われた状態を保ちながら、前記はんだ接合金属領域に対するはんだ接合部を形成するステップと、
    前記シリコン酸化物層を前記ワイヤ接合金属領域に至るまで除去するステップを含む、前記ワイヤ接合金属領域を露出させるステップと、
    前記ワイヤ接合金属領域に対する前記ワイヤ接合部を形成するステップと、
    を含む方法。
  17. 前記はんだ接合部を形成するステップは、
    ボール制限金属（ＢＬＭ）層を堆積するステップと、
    第３のフォトレジストを堆積するステップと、
    前記はんだ接合金属領域の上でのみ、前記第３のフォトレジスト内に前記ＢＬＭ層に至る開口部を形成するステップと、
    前記第３のフォトレジストの開口部内に前記はんだ接合部を形成するステップと、
    前記第３のフォトレジストと、前記はんだ接合部の下の前記ＢＬＭ層以外の前記ＢＬＭ層とを除去して、前記ワイヤ接合金属領域の上の前記シリコン酸化物層を露出させるステップと
    を含む、請求項１６に記載の方法。
  18. 前記第３のフォトレジストは、感光性乾式ポリマ・レジストを含む、請求項１７に記載の方法。
  19. 前記シリコン酸化物層の除去後に、前記ワイヤ接合金属領域の湿式洗浄を行うステップと、
    前記はんだ接合部を洗浄し、リフローするステップと、
    をさらに含む、請求項１７に記載の方法。
  20. 前記未硬化ポリイミド層は非感光性である、請求項１６に記載の方法。
JP2009536693A 2006-11-20 2007-10-31 ワイヤ接合部及びはんだ接合部の形成方法 Expired - Fee Related JP4659120B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/561,437 US7601628B2 (en) 2006-11-20 2006-11-20 Wire and solder bond forming methods
PCT/EP2007/061763 WO2008061864A1 (en) 2006-11-20 2007-10-31 Wire and solder bond forming methods

Publications (2)

Publication Number Publication Date
JP2010510647A true JP2010510647A (ja) 2010-04-02
JP4659120B2 JP4659120B2 (ja) 2011-03-30

Family

ID=38962045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009536693A Expired - Fee Related JP4659120B2 (ja) 2006-11-20 2007-10-31 ワイヤ接合部及びはんだ接合部の形成方法

Country Status (7)

Country Link
US (1) US7601628B2 (ja)
EP (1) EP2095418B1 (ja)
JP (1) JP4659120B2 (ja)
KR (1) KR20090074801A (ja)
AT (1) ATE490552T1 (ja)
DE (1) DE602007010978D1 (ja)
WO (1) WO2008061864A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521287B2 (en) * 2006-11-20 2009-04-21 International Business Machines Corporation Wire and solder bond forming methods
US8796868B1 (en) 2007-01-30 2014-08-05 Marvell International Ltd. Semiconductor layout
US7982311B2 (en) * 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
JP5732035B2 (ja) * 2009-03-20 2015-06-10 ミクロガン ゲーエムベーハー 垂直接触電子部品及びその製造方法
US20100264522A1 (en) * 2009-04-20 2010-10-21 Chien-Pin Chen Semiconductor device having at least one bump without overlapping specific pad or directly contacting specific pad
JP2011216771A (ja) * 2010-04-01 2011-10-27 Rohm Co Ltd 半導体装置およびその製造方法
US8339798B2 (en) * 2010-07-08 2012-12-25 Apple Inc. Printed circuit boards with embedded components
US8916463B2 (en) 2012-09-06 2014-12-23 International Business Machines Corporation Wire bond splash containment
US8994173B2 (en) 2013-06-26 2015-03-31 International Business Machines Corporation Solder bump connection and method of making
WO2017199706A1 (ja) * 2016-05-18 2017-11-23 三菱電機株式会社 電力用半導体装置およびその製造方法
US20210175138A1 (en) * 2019-12-05 2021-06-10 Cree, Inc. Semiconductors Having Die Pads with Environmental Protection and Process of Making Semiconductors Having Die Pads with Environmental Protection

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208865A (ja) * 1983-05-13 1984-11-27 Hitachi Ltd 半導体装置およびその製造方法
JPS63179535A (ja) * 1987-01-21 1988-07-23 Hitachi Ltd 半導体装置の製造方法
JPH0689919A (ja) * 1992-06-30 1994-03-29 Hughes Aircraft Co ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
JP2001351940A (ja) * 2000-04-10 2001-12-21 Agere Systems Guardian Corp Ｉｃチップにおいて銅相互接続配線
JP2003514380A (ja) * 1999-11-05 2003-04-15 アトメル・コーポレイション はんだ付けが可能なパッドおよびワイヤボンディングが可能なパッドを有する金属再配置層

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204074B1 (en) * 1995-01-09 2001-03-20 International Business Machines Corporation Chip design process for wire bond and flip-chip package
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
US6534863B2 (en) * 2001-02-09 2003-03-18 International Business Machines Corporation Common ball-limiting metallurgy for I/O sites
US6762122B2 (en) * 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
US7521287B2 (en) * 2006-11-20 2009-04-21 International Business Machines Corporation Wire and solder bond forming methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208865A (ja) * 1983-05-13 1984-11-27 Hitachi Ltd 半導体装置およびその製造方法
JPS63179535A (ja) * 1987-01-21 1988-07-23 Hitachi Ltd 半導体装置の製造方法
JPH0689919A (ja) * 1992-06-30 1994-03-29 Hughes Aircraft Co ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
JP2003514380A (ja) * 1999-11-05 2003-04-15 アトメル・コーポレイション はんだ付けが可能なパッドおよびワイヤボンディングが可能なパッドを有する金属再配置層
JP2001351940A (ja) * 2000-04-10 2001-12-21 Agere Systems Guardian Corp Ｉｃチップにおいて銅相互接続配線

Also Published As

Publication number Publication date
WO2008061864A1 (en) 2008-05-29
EP2095418B1 (en) 2010-12-01
JP4659120B2 (ja) 2011-03-30
KR20090074801A (ko) 2009-07-07
ATE490552T1 (de) 2010-12-15
EP2095418A1 (en) 2009-09-02
US20080119036A1 (en) 2008-05-22
DE602007010978D1 (ja) 2011-01-13
US7601628B2 (en) 2009-10-13

Similar Documents

Publication Publication Date Title
JP4659120B2 (ja) ワイヤ接合部及びはんだ接合部の形成方法
JP5055634B2 (ja) ワイヤ接合構造体及びはんだ接合構造体の形成方法
US7851346B2 (en) Bonding metallurgy for three-dimensional interconnect
TWI552297B (zh) 半導體裝置及其製造方法
US6727576B2 (en) Transfer wafer level packaging
TWI437679B (zh) 半導體裝置及其製造方法
KR101476531B1 (ko) 미세 피치 접합을 위한 시스템 및 방법
TWI712141B (zh) 半導體封裝
US7456090B2 (en) Method to reduce UBM undercut
US7160756B2 (en) Polymer encapsulated dicing lane (PEDL) technology for Cu/low/ultra-low k devices
US9373596B2 (en) Passivated copper chip pads
US20110227216A1 (en) Under-Bump Metallization Structure for Semiconductor Devices
US20070176292A1 (en) Bonding pad structure
TW201126672A (en) Semicondcutor structure and method of fabricating semiconductor device
KR20190024570A (ko) 반도체 패키지 내의 도전성 비아 및 그 형성 방법
US20110241201A1 (en) Radiate Under-Bump Metallization Structure for Semiconductor Devices
US20080003715A1 (en) Tapered die-side bumps
TWI677057B (zh) 形成用於接合晶圓之積體電路結構之方法及所產生的結構
US7176117B2 (en) Method for mounting passive components on wafer
TWI567878B (zh) 半導體結構及其形成方法
JP2006332694A (ja) 半導体表面上に金属バンプを形成する方法
US20170110428A1 (en) Semiconductor chip with patterned underbump metallization and polymer film
JP2003258014A (ja) 半導体表面上に金属バンプを形成する方法
JP2002208654A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100716

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100716

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees