JPS63179535A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特にシリコンなどからなる基板
上にフリップ−チップ方式によって半導体ペレットを搭
載した半導体装置の信頼性向上に適用して有効な技術に
関するものである。

〔従来の技術〕

半導体ペレットの高密度実装技術の一種であるフリップ
チップ方式については、例えば日経マグロウヒル社、昭
和５９年６月１１日発行、「日経エレクトロニクス別冊
Ｎα２・マイクロデバイセズＪ（Ｐ１４０〜Ｐ１６８）
に説明がある。

ところで近年、半導体ペレットを基板上に高密度実装す
る技術として、フリップチップ方式が多用されるように
なり、特にマルチチップモジュールなどにおいては、こ
のフリップチップ方式の採用が一般的になりつつある。

　　　　　“いわゆるマザーチップと称される基板の表
面に多数の半導体ベレットを搭載する上記マルチチップ
モジニールの製造プロセスは、概略下記の通りである。

すなわち、シリコンなどからなるウェハの表面に所定の
パターンからなる配線層を形成し、さらにその表面にＳ
＋Ｏｔ　などからなる保護膜を被着形成する。次いで、
この保護膜の一部を開口してワイヤを取り付けるための
パッド（ポンディングパッド）を形成する。前記フリッ
プチップ方式を採用する場合には、このとき併せて保護
膜の一部に半田バンプを取りつけた後、上記ポンディン
グパッドにプローブを接触させて配線層の導通試験を行
う。次いで、このウェハをダイシングにより分割して、
各分割片をマザーチップとする。

次に、このマザーチップの表面に取り付けた半田バンプ
と、半導体ベレット側の半田バンプとを重ね合わせてリ
フロー炉に通せば、半田どうしが溶融してマザーチップ
の表面に半導体ベレツ）が搭載され、マルチチップモジ
ニールが完成する。

〔発明が解決しようとする問題点〕

上記製造プロセスにおいて、マザーチップの表面に半導
体ベレットを半田付けする際、半田バンプの表面には半
田ぬれを良好にするためのフラックスが塗布されるが、
リフロー炉内の熱によってフラックス中の有機成分が揮
発してマザーチップの表面が汚染されると、ポンディン
グパッドに取り付けたワイヤが次第に腐食して導通不良
を引き起こす虞れがある。

そのため、フリップチップ方式によるマルチチップモジ
ニールの製造工程には、リフロー後にフラックス洗浄を
行って、ポンディングパッドの表面のフラックス残滓を
除去する工程が不可欠となっている。

ところが、多数の半導体ベレットを高密度実装するマル
チチップモジュールなどにおいては、ポンディングパッ
ドが半導体ベレットに近接して形成されるため、特にフ
ラックスに汚染され易く、リフロー後に充分な洗浄を行
ってもなお、フラックス残滓が完全には除去されないこ
とかある。

そのため、このフラックス残滓が原因でワイヤが腐食し
て導通不良を引き起こすことがあり、これが半導体装置
の歩留まり低下の原因になっていることを本発明者は見
出した。

また、フラックス洗浄に多くの時間を費やすことは半導
体装置の生産性を低下させ、ひいては製造コストの上昇
をもたらすことにもな、る。

本発明は、上記問題点に着目してなされたものであり、
その目的は、前記７ラツクス残滓によるポンディングパ
ッド表面の汚染を防止することにより、信頼性の高い半
導体装置を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔問題点を解決するための手段〕

本願に右いて開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、所定のパターンからなる配線層と、その表面
に被着形成された保護膜とを存する基板の表面に半田バ
ンプを介して半導体ベレットを搭載するに際し、前δ己
保護膜の一部に第一のパッドを形成し、次いで、この保
護膜の表面に、この保護膜とはエツチング液に対する溶
解度が異なるレジスト膜を被着形成した後、半導体ベレ
ットの半田付けを行い、しかる後、前記レジスト膜をエ
ツチングレジストとして、前記保護膜の一部に第二のパ
ッドを形成するものである。

〔作用〕 上記した手段によれば、第一のパッドを利用して基板の
導通試験を行った後、半導体ベレットを基板上に半田付
けし、その後に第二のパッドを形成するものであるため
、ワイヤを取り付けるための第二のパッド表面がフラッ
クスで汚染される虞れが皆無となり、ワイヤの腐食によ
る半導体装置の歩留まり低下を防止することが可能とな
る。

〔実施例〕

第１図（ａ）〜（ｅ）は、本発明の一実施例である半導
体装置の製造工程を工程順に示す要部断面図、第２図は
、この半導体装置の基板に搭載きれる半導体ペレットの
要部断面図、第３図は、この半導体装置を組み込んだパ
ッケージの概略図である。

本実施例の半導体装置は、ＣＣＢバンプを有する半導体
ペレットをマザーチップ上に多数搭載してなるマルチチ
ップモジニールであり、以下、その製造方法を工程順に
説明する。

第２図は、マザーチップに搭載される半導体ペレット３
を示し、その製造プロセスは、まずシリコン単結晶など
からなるウェハ４ｂの表面に熱酸化法などを用いて５ｉ
Ｏｚ　からなるフィールド酸化膜１３を形成した後、そ
の上にアルミニウム（Ａｌ１）などを蒸着して所定のパ
ターンからなる配線層１１を形成する。

次いで、低融点ガラスなどからなる保護用ガラス１６で
表面を被覆した後、所定個所に例えばクロム／銅／金を
順次積層してなるバリヤメタル１７を蒸着形成し、この
バリヤメタル１７の上にスズ／鉛合金などからなる半球
状のバンプ１．すなわちＣＣＢバンプ９ｂを取付ける。

一方、第１図（ａ）は、シリコン単結晶などからなるウ
ェハ４ａを示し、その表面には所定のパターンからなる
二層の配線層１１．１２が積層形成されている。

このウェハ４ａは、周知のウェハプロセスによって製造
したものであり、まずインゴットからスライスされたウ
ェハの表面に熱酸化法などを用いてＳｔｏｗ　からなる
フィールド酸化膜１３を形成した後、その上にアルミニ
ウム（、りなどを蒸着して所定のパターンからなる第一
の配線層１１を形成する。次いで、スパッタリング法あ
るいはプラズマＣＶＤ法などを用いてＳｉＯ２からなる
層間酸化膜１４、および３ｉ３Ｎｍ　からなる層間レジ
スト膜１５を形成し、所定個所に前記第一の配線層１１
と電気的導通をとるための開口部を穿設した後、アルミ
ニウムなどを蒸着して第二の配線層１２を）メターン形
成し、さらにその表面に５ｉ０２　からなる保護膜６を
スパッタリング法などにより被着形成する。

次に、第１図（ｂ）に示すように、上記保護膜６の所定
個所を開口して上記各配線層１１．１２の導通試験を行
うための試験用パッド１を形成する一方、ＣＣＢバンプ
９ａを取付けるための開口部を設けてそこに前述したク
ロム／銅／金の三層からなるバリヤメタル１７を蒸着形
成する。

このバリヤメタル１７および試験用パッド１を形成した
後、保護膜６の表面全体に、この保護膜６の材料である
Ｓｉｇｈ　とはエツチング液に対する溶解度が異なる材
料、例えばシリコンナイトライード（ｓ　ｉｓ　Ｎ４　
）をプラズマＣＶＤ法などにより被着させてレジスト膜
７を形成する。

次に、第１図（Ｃ）に示すように、上記バリヤメタル１
７および試験用パッド１の部分におけるレジスト膜７を
ドライエツチングにより除去するとともに、後述するポ
ンディングパッドが形成される部分のレジスト膜７を除
去して開口部Ａを形成した後、ケリャメタル１７の上に
ＣＣＢバンプ９ａを取り付ける。

以上のプロセス終了後、前記試験用パッド１にプローブ
Ｐを接触して配線層１１．１２の導通試験を行い、次い
でウェハ４ａにバックグラインドなどの所定の処理を施
した後、ダイシングによりウェハ４ａ分割して、その各
分割片をマザーチップ５とする。

次の工程では、このマザーチップ５の表面のＣＣＢバン
プ９ａと、前記半導体ペレット３のＣＣＢバンプ９ｂと
にそれぞれフラックスを塗布した後、第１図（ｄ）に示
すように、所定数の半導体ペレット３（図では一個のみ
を示す）を下向きにして双方のＣＣＢバンプ９ａ、９ｂ
を重ね合わせて仮止めし、リフロー炉内で半田を溶融し
て各半導体ペレット３をマザーチップ５に搭載する。

上記リフロ一工程終了後、ＨＦ　／　Ｈ２Ｓ　ｉＦｓな
どからなるエツチング液でウェットエツチングを行う。

このとき、マザーチップ５の表面に被着形成されたＳｉ
３Ｎ＜　からなるレジスト膜７、および試験用パッド１
　（配線層１２の一部）は、このエツチング液には殆ど
溶解しないため、第１図（ｅ）に示すように、開口部Ａ
において露出している保護膜６（Ｓ１０２）のみが溶解
してポンディングパッド２が形成され、マルチチップ硲
−ジュール８が完成する。

また、第３図に示すように、このようにして得られたマ
ルチチップモジュール８を、例えば裏面に多数のピン１
８を有するセラミック基板１９の所定個所に接着し、そ
の表１面にパターン形成された配線（図示しない）と、
前記マルチチップモジュール８のポンディングパッド２
との間にワイヤ２０をボンディングした後、全体を樹脂
２１で封止すればビングリッドアレイ構造のパッケージ
が得られる。

このように、本実施例によれば以下の効果を得ることが
できる。

Ｃ１）、マザーチップ５０表面に配線層１１．１２と保
護膜６とを順次形成した後、この保護膜６の一部に試験
用パッド１を設け、次いで、この保護膜６の表面に、こ
の保護膜６とはエツチング液に対する溶解度が異なるレ
ジスト膜７を被着形成した後、ＣＣＢバンプ９ａ、９ｂ
を介して半導体ペレット３０半田付けを行い、しかる後
、このレジスト膜７をエツチングレジストとして、上記
保護膜６の二部にポンディングパッド２を設けることに
より、ワイヤ２０を取り付けるポンディングパッド２０
表面がフラックスで汚染される虞れが皆無となり、従っ
て、ワイヤ２０の腐食が防止されることから、信頼性の
高いマルチチップモジニールが得られる。

（２）、半田付は後のフラックス洗浄工程が省略または
短縮できるため、マルチチップモジュール８の生産性が
向上する。

（３）、ボンデ、イングパッド２０表面がフラックスで
汚染される虞れがないため、マザーチップ５の表面に多
数の半導体ペレット３を搭載することが可能となり、集
積度の高いマルチチップモジュール８が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、保護膜を５ｉｎｓ　で、またしシスト膜をＳｉ
３Ｎ、で構成したが、これに限定されるものではなく、
所定のエツチング液に対する溶解度の異なる二種の材料
を適宜組み合わせてこれらを構成してもよい。

また、半田バンプとしては、ＣＣＢバンプに代えてペデ
スタルを用いてもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマルチチップモジュ
ールに適用した場合について説明したが、本発明はこれ
に限定されるものではなく、保護膜の一部にポンディン
グパッドを形成してなる基板の表面に、半田バンプを介
して半導体ペレットを搭載する半導体装置一般に適用す
ることができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、所定のパターンからなる配線層と、その表面
に被着形成された保護膜とを有する基板の表面に半田バ
ンプを介して半導体ペレットを搭載するに際し、前記保
護膜の一部に基板の導通試験を行うための第一のパッド
を形成し、次いで、この保護膜の表面に、この保護膜と
はエツチング液に対する溶解度が異なるレジスト膜を被
着形成した後、半導体ペレットの半田付けを行い、しか
る後、前記レジスト膜をエツチングレジストとして、前
記保護膜の一部に第二のパッドを形成することにより、
ワイヤを取り付けるための第二のパッド表面が７ラツク
スで汚染される虞れが皆無となるため、ワイヤの腐食に
よる半導体装置の歩留まり低下が防止され、ひいては、
信頼性の高い半導体装置が得られる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は、本発明の一実施例である半導
体装置の製造工程を工程順に示す要部断面図、第２図は
、この半導体装置の基板に搭載される半導体ペレットの
要部断面図、 第３図は、この半導体装置を組み込んだパッケージの概
略図である。 １・・・試験用パッド（第一のパッド）、２・・・ポン
ディングパッド（第二のパッド）、３・・・半導体ペレ
ット、４ａ、４ｂ・・・ウェハ、５・・・マザーチップ
（基板）、６・・・保護膜、７・・・レジスト膜、８・
・・マルチチップモジュール、９ａ、９ｂ・・・ＣＣＢ
バンプ（半田バンプ）、１１．１２・・・配線層、１３
・・・フィールド酸化膜、１４・・・層間酸化膜、１５
・・・層間レジスト膜、１６・・・保護用ガラス、１７
・・・バリヤメタル、１８・・・ピン、１９・・・セラ
ミック基板、２０・・・ワイヤ、２１・・・樹脂、Ａ・
・・開口部、Ｐ・・・プローブ。 第　１　　図 ２久、ｑｌ）−ＣＣＢバじフ・ 第　　ＩＦｌ！Ｊ （ｄ−） 第　２　図 竺　　３Ｆ：Ｊ

Claims (1)

1. 【特許請求の範囲】 １、所定のパターンからなる配線層と、この配線層の表
   面に被着形成された保護膜と、この保護膜の一部に形成
   されたパッドとを有する基板の表面に、半田バンプを介
   して半導体ペレットを搭載する半導体装置の製造方法で
   あって、前記保護膜の一部に第一のパッドを形成した後
   、この保護膜の表面に、この保護膜とはエッチング液に
   対する溶解度が異なるレジスト膜を被着形成するととも
   に、半田バンプを介して半導体ペレットを基板の表面に
   搭載し、その後、前記レジスト膜をエッチングレジスト
   として、前記保護膜の一部に第二のパッドを形成するこ
   とを特徴とする半導体装置の製造方法。 ２、前記半導体ペレットがＣＣＢバンプを有するもので
   あることを特徴とする特許請求の範囲第１項記載の半導
   体装置の製造方法。 ３、前記保護膜がＳｉＯ＿２からなり、レジスト膜がＳ
   ｉ＿３Ｎ＿４からなることを特徴とする特許請求の範囲
   第１項記載の半導体装置の製造方法。 ４、前記半導体装置がマルチチップモジュールであるこ
   とを特徴とする特許請求の範囲第１項記載の半導体装置
   の製造方法。