JP2008532307A - 半導体パッケージ及び作成パッケージを製造する方法 - Google Patents

半導体パッケージ及び作成パッケージを製造する方法 Download PDF

Info

Publication number
JP2008532307A
JP2008532307A JP2007557647A JP2007557647A JP2008532307A JP 2008532307 A JP2008532307 A JP 2008532307A JP 2007557647 A JP2007557647 A JP 2007557647A JP 2007557647 A JP2007557647 A JP 2007557647A JP 2008532307 A JP2008532307 A JP 2008532307A
Authority
JP
Japan
Prior art keywords
resin layer
layer
protective layer
package
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007557647A
Other languages
English (en)
Other versions
JP2008532307A5 (ja
Inventor
フェーン ニコラース ジェイ エイ ファン
ロナルド デッケル
コエン シー タク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2008532307A publication Critical patent/JP2008532307A/ja
Publication of JP2008532307A5 publication Critical patent/JP2008532307A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

柔軟なパッケージ１００は、第１の側面１と第２の側面２との間に薄化した背面基板１０及び相互接続構造を持つ半導体装置を有する。外部接触用の接触手段３１、３３及び第１の樹脂層５２は、前記パッケージ１００の前記第１の側面１に存在し、前記接触手段３１、３３は前記相互接続構造に結合されている。前記半導体デバイス２０は、前記第２の側面２において第２の樹脂層１２で少なくとも略覆われている。前記接触手段３１、３３は、前記第１の樹脂層５２上に存在し、前記第１の樹脂層５２を通り延在している再分配トラック３２、３４を用いて前記相互接続構造に結合されている。保護層５５は、前記第１の樹脂層５２及び前記再分配トラック３２、３４を少なくとも略覆っている。

Description

本発明は、第１及び第２の側面を持つ柔軟な半導体パッケージに関する。それら側面の間に薄化(thinning)した背面基板及び相互接続構造を持つ半導体デバイスが存在し、外部接触用の接触手段及び第１の樹脂層は前記第１の側面に存在し、前記接触手段は前記相互接続構造に結合され、前記半導体デバイスは前記第２の側面において第２の樹脂層で少なくとも略覆われている。
本発明はさらに、
−基板面及び反対側の相互接続面を持ち、前記相互接続面に相互接続構造を具備する複数の半導体デバイスを持つウエハーを供給するステップ、
−前記相互接続構造上に樹脂層を適用するステップ、
−接着剤を用いて第１の側面を持つ前記ウエハーをキャリアに取り付けるステップ、
−前記ウエハーを前記第２の側面から薄化するステップ、
−他の樹脂層を前記ウエハーの第２の側面に適用するステップ、及び
−これにより形成される半導体パッケージの少なくとも幾つかを前記キャリアから取り外すステップ
を有する複数の半導体パッケージを製造する方法にも関する。
このような方法及びデバイスは、米国特許番号US-B ,6753,238号から知られている。この既知の方法において、保護フィルムを介して接触ホールにより露出した前記相互接続構造にバンプが適用される。その上に２０μから４０μの高さのバンプが適用され、これらバンプ間の如何なる空間も例えばエポキシのような熱硬化性樹脂の樹脂層で満たされている。これは、平坦な表面を持つために同じ厚さで与えられている。次いで、前記ウエハーは熱圧着方法を用いて接着剤で前記キャリアに接着される。このキャリアは多孔質アルミニウムプレートである。このプレートを取り除くために、ウエハーは、前記接着剤を溶解するために高温の有機溶液の槽に浸漬される。第２の樹脂層は、第１の樹脂層と同じ厚さに適用される。代わりに、紫外線を使用して、透明なキャリアに照射して、その後、半導体パッケージが接着剤から剥離される。
この既知のデバイスの欠点は、特に非常に薄いパッケージにとってクラック形成に対し脆弱なことである。
これにより、本発明の第１の目的は、クラック形成のリスクを減少した冒頭の段落に述べた種類のパッケージを提供することである。
本目的は、第１の樹脂層を通り延在している再分配トラックを用いて前記相互接続構造に結合される第１の樹脂層上に接触手段が定義され、保護(passivation)層が前記第１の樹脂層及び前記再分配トラックに適用されることを達成する。適切には、第２の樹脂層も同様に保護層で覆われている。
既知のデバイスのクラック形成の脆弱性は特に、前記パッケージとそのパッケージがバンプを用いて取り付けられているプリント回路基板との間にある熱膨張の差から生じている。これらバンプは従って、補償のために最も重要である。しかしながら、これらバンプは、如何なるストレスもバンプから相互接続構造、故にデバイスへ移されるように、既知のパッケージに高度に集積されている。しかしながら、このパッケージの固定部分が最も脆弱な部分である。本発明の構成において、樹脂層は熱膨張における差から生じるストレスを緩和させるストレスバリアとして効果的に機能する。
本発明のデバイスにおける接触手段は好ましくは接触パッドであり、はんだ若しくは金属からなるバンプ、又は導電性接着剤が前記パッドに適用される。しかしながら、これら接触手段は、例えばコイル、ダイポールアンテナ又はコンデンサプレートのような、非接触結合用のアンテナであることを除外することはない。
さらに、前記樹脂層の頂部に接触手段が存在していることと併用して、保護層を適用する必要があることが分かる。それは幾つかの機能を有する。第１に、保護層はソルダーマスクとして働く。第２に、前記保護層は再分配トラックを保護する。樹脂層の厚さを考慮して、その厚さはおよそ数ミクロンであり、そこにある開口は略逆円錐の形状、すなわち断面図がＵ型又はＶ型である形状を持つ。これは、再配分トラックが前記逆円錐の側壁にだけ存在し、それを埋めないことになる。熱膨張係数の一致がそれ程重要ではないことを考慮すると、この埋めないことが適切である。しかしながら、特に柔軟なパッケージの場合、前記開口は、機械的且つ化学的な弱点に発展し、その場所にクラックが引き起こされる又はその場所において汚染物質がパッケージに入る。これらトラック上を延在している保護層が連続するフォイルを形成し、これにより化学的及び機械的保護の両方を提供する。
樹脂層の頂部に再分配トラックを持つパッケージは、それ自体米国特許番号US 6,506,664号、特に図７及びそこでの関連する記載から知られている。しかしながら、この既知のデバイスは、圧縮歪み下に置くために第１の樹脂層と第２の樹脂層との間には存在しない。分離処理中及び屈げ中、クラックの形成を防ぐことが必要であることが分かる。パッケージが積層の一部として使用されることを考慮すると、この結果生じる積層は、高レベルの柔軟性を持たず、故に本発明の柔軟なパッケージとは異なる機械的動作を持つことは明らかである。これは、既知のパッケージは樹脂層を通る充填された垂直方向の相互接続を含む一方、保護層が無いことが明らかである。
本発明の形式のパッケージはさらに、公開前の出願PCT/IB2004/0516（弊社整理番号PHNL031150）に開示されている。しかしながら、ここには接触パッドが露出するために、樹脂層上にある酸化被膜がパターン形成され、それが保護層として機能することが開示されていない。その上、この保護層は、保護特性にとって有利である酸窒化膜(oxynitride)又は窒化物とすることが可能であることが開示されていない。
好ましい実施例において、第２の樹脂層も同様に保護層で覆われている。これは特に、第２の側面も同様に接触パッドを適切に具備しているので好ましい。例えば、これが積層可能なパッケージとなる。他のオプションは、第２の樹脂層にインダクタ、（他の）アンテナ又はコンデンサを供給することである。しかしながら、保護層があることは、前記第２の樹脂層上の如何なる導電トラックが存在しない場合も有利である。特に、この保護層は、前記樹脂層を接着剤から守る。故に、薄化したパッケージをキャリアから外すことが容易になる。
ある実施例において、前記半導体デバイスは基板面及び相互接続面を持ち、その基板面に半導体基板が存在し、その相互接続面に相互接続構造が存在する。ここで、第１の樹脂層は前記基板面に存在し、第２の樹脂層は相互接続面に存在する。従来技術においてバンプはデバイスの相互接続面に存在しているのに対し、本発明の構成は、バンプを設けるために、デバイスの基板面の使用を可能にする。これは、製造中、バンプが接着層で覆われる必要が無い利点を持つ。バンプがあることが厚い接着層を必要とし、その後にバンプの掃除を必要とする。この接着層は、パッケージを通常はガラス板である仮のキャリアに取り付ける。この仮のキャリアは、半導体基板の薄化中、安定性が必要とされる。
適切には、前記樹脂層は、はんだの融解温度よりも上のガラス転移温度を持つ物質である。無鉛はんだにとって、この融解温度は約２７０℃よりも上である。
特に適切な物質はエポキシ及びポリイミドである。ポリイミドは、芳香族基及び酸イミド基を有する高分子樹脂である。ポリイミド重合体は、ポリイミド、ポリイソイミド(polyisoimide)、マレイミド(maleinimide)、ビスマレイミド(bismaleinimide)、ポリアミドイミド(polyamideimide)、ポリイミドイミド(polymidimide)、ポリエーテルイミド(polyetherimide)及びポリイミドイソインドロキナゾリンジオニイミド(polyimideisoindloquinazolinedionimide))である。
適切には、保護層は無機物を有する。化学蒸着、特にＰＥＣＶＤ(Phase Enhanced Chemical Vapour Deposition)は効果的であり、下にある物質との良好な接着を保護層に提供すると考えられる。さらに、ＰＥＣＶＤ技術は、樹脂のガラス転移温度よりも低い温度での蒸着を可能にする。最も適した物質は、酸化ケイ素、酸窒化物及び窒化ケイ素である。
無機物の保護層は特に、ポリイミド樹脂と組み合わせると有効である。ポリイミドの１つの欠点は、金属に対し比較的弱い接着力である。本発明の無機物の保護層はポリイミドに対し比較的強い接着力を持つ。再分配トラック及び接触パッドが一部だけ露出するように開口が設けられる。故に、接触パッドは樹脂層と保護層との間にあるそれらのエッジ部で挟まれている。これが金属を効果的に固定させる。それと共にパッケージ全体の安定性が大幅に改善される。
他の実施例において、半導体デバイスは、絶縁層を持つ基板を具備し、個々の樹脂層にある開口に隣接する及び／又は開口にある保護層は前記絶縁層まで延在し、それと共に半導体デバイスの気密封止を形成する。適切な弾性特性を持つ多くの樹脂層は、半導体装置を汚染物質及び／又は湿気から守るのに適していない。これは特に、水分を吸収する傾向があるポリイミドに当てはまる。保護層の気密封止を用いた場合、前記デバイスは適切に守られる。基板にある絶縁層は元々は基板に埋設された層でもよい。しかしながら、その層は、基板の頂上層として設けられ、一般的にその分野（ＬＯＣＯＳ(local oxidation of silicon)）において一般的に知られている熱酸化層でもよい。
有利なことに、樹脂層の１つは、前記パッケージの横側面に延在している。適切には、第２の樹脂層は、分離レーンを定義するためにパターン形成される。これは、エッチングを使用して、この分離レーンにおいて如何なる基板部分又はセラミック層の除去を可能にするので有利である。この除去をのこぎりで行った場合、幾つかの物質を通ったのこぎりは、パッケージに追加のストレスを導入させることになる。パッケージを安定させ、それを機械的及び化学的に保護するために、第２の保護層が有用であることが分かっている。
これの有利な変形例において、前記樹脂層は丸くなったエッジを具備する。このような丸くなったエッジは、樹脂層がエッチング処理又はレーザ除去のような光学的な除去処理でパターン形成されるので、容易に提供される。丸くなったエッジがあることが角でのクラックの発生を防ぐ。前記パッケージは、第１の樹脂層を通るのこ引き(sawing)又は切断(cutting)により互いに分離されることが特に好ましい。これは第１の樹脂層が第２の樹脂層を越えて横方向に延在することになる。
他の変形例において、少なくとも１つの接触パッドが第２の樹脂層上にあり、保護層にある開口を介し露出している。第２の樹脂層のパターン形成及び第２の保護層の供給が、さらに追加の処理をすることなく、パッケージの第２の側面に１つ以上の接触パッドの供給を可能にする。第２の側面に接触パッドを供給することは、積層することを簡単な方法で可能にする。加えて、パッケージは他のＩＣ用のキャリアそのものとして使用される、又は適当な接点を持つ電子デバイスの何れかの表面にラベルとして供給される。
本発明のパッケージは、複数のデバイスのパッケージを持つ積層として適切に使用される。この文脈において、積層にある全てのパッケージが同じ大きさである必要はない。
本発明のパッケージはさらに柔軟なデバイスにおいてラベルとして使用される。丸めることができる、またそうでなければ柔軟なディスプレイ上におけるディスプレイドライバとして使用される。それが証券用紙におけるセキュリティを目的として、特にセキュリティスレッド(security thread)又は他のテープに応用することにより使用されてもよい。医療応用では、特に人間の体内における識別に使用されてもよい。
本発明の第２の目的は、本発明のデバイスに対し冒頭の段落に述べた種類のパッケージを製造する方法を提供することである。
本目的は、接触パッドは、第１の樹脂層を通り延在している再分配トラックを用いて前記相互接続構造に結合される第１の樹脂層上に定義され、保護層は前記第１の樹脂層及び再分配トラック上に適用される一方、接触パッドは露出したままであるので達成される。
本発明の方法が本発明のデバイスとなり、多数の関心のある実施例を用いて適用される。
第１の樹脂層を通り延在している再分配トラックは好ましくは１つの層に定義される。好ましくは、前記接触パッドはこの同じ層に定義される。しかしながら、原則的に第１の樹脂層を通るトラック及びこの第１の樹脂層上にあるトラックは別々に適用される。
保護層は無機物を適切に有する。有利な蒸着技術は、高密度の層となる低圧及びＰＥＣＶＤであり、減少した温度で実行される。保護層は幾つかのサブ層を有すること排除しない。
接触パッドの露出は、保護層が接触パッドを一部覆うことを排除しないので、それは"レジスト定義(resist defined)"である。この"レジスト定義"した接触パッドはさらに保護層の適切な機能に特に適している。
適切には、前記接触パッドは、適当な物質、特に金属又は合金を適用することにより厚くなる。ニッケルを使用するのが最も適している。この金属は、それ自身は当業者に知られている無電解技術で適用される。
接触パッド上に適用されるはんだは、はんだキャップの形式であることが利点である。"はんだキャップ"という用語は、本出願の文脈において、前記はんだの点(dot)は、下にある表面と９０°未満の角度であることを述べている。上記はんだキャップは、前記キャップも同様に限られた高さを持つので、本発明の本質的に薄いパッケージに使用するのに有利である。この"本質的に薄いパッケージ"という用語は特に、バンプ無しで、好ましくは１００μ未満、適切にはさらに小さい厚さを持つパッケージである。その上、はんだキャップが接着層及びキャリアで覆われなければならない場合、はんだキャップが非常に適している。はんだキャップの表面領域は、従来のはんだの液滴の表面領域よりも小さく、はんだと接着剤との間における接合領域を減少させる。減少した高さは同時に接着層の必要とされる厚さを減少させる。
本発明のパッケージ上にあるはんだキャップは、このパッケージを他のパッケージと接続するのに非常に適している。このような積層型接続に対し、はんだは、熱膨張のかなりの差を克服する(bridge)機能は持っていない。しかしながら、本質的なチップスケール接続にとって、ピッチ（隣接する接触パッド間の距離）は好ましくは小さい。この小さなピッチは、前記はんだキャップにより可能になる。しかしながら、接着剤で覆われていない又は外部基板に接続するための側面にはんだキャップを使用することは排除されない。その上、バンプがこの製造の最後に適用されることができる。
はんだキャップを供給するのに適した技術は、浸漬はんだ付けを使用することである。
再び他の態様において、本発明は中間生成物に関する。上述したように、本発明は異なる方法、つまりウエハーの第２の基板面上の樹脂層は、エッチング技術により適切に個々に区別される一方、他方の樹脂層はその後、例えばのこ引き又は切断のような標準的な分離技術により分割される方法で個々のパッケージを供給するために、両方の樹脂層の分割を提案する。前記中間生成物は、前記デバイスの第１の相互接続面における前記他方の樹脂層がまだ分割されていない生成物である。この中間生成物は、パッケージを製造業者から消費者へ移送するのに容易な形式を構成している。
望むのであれば、連続する樹脂層はホール、特に分離レーン上にホールのパターンを含んでもよい。これらホールは、消費者に対し分離線を適切に規定する。その上、樹脂層の分離は、例えば破くように非常に簡単な分離技術で実行されてもよい。
中間生成物は、例えばガラス板のようなキャリア又はそれ自体は従来知られている分離フォイル上に存在している。しかしながら、これは必要ではなく、この場合、この中間生成物が丸められる。好ましくは、中間生成物は、はんだバンプを具備しているが、さらにこれも必要とされない。もし存在しているのであれば、はんだバンプは、はんだキャップとして適切に供給される。キャップ形式ではんだが存在することは、取り扱い及び移送中、はんだを傷付けるリスクを減少させると理解する。
前記中間生成物は好ましくはマーキングを具備する。このようなマーキングは例えば、個々のデバイスの外側の領域に適用される。
本発明のパッケージ、方法及び中間生成物のこれら及び他の態様は、単なる図であると共に原寸大ではなく、異なる図における同じ参照番号は同じ部分を述べている図を参照してさらに説明される。
図１から図６は、本発明によるパッケージを製造する方法の第１の実施例に関する。その結果生じる装置は図７に示される。デバイス毎に１つ又は２つの接触パッドだけが単に示されていたとしても、それらパッドが複数あってもよいことも理解すべきである。
本実施例において、絶縁層１１が埋設された半導体基板１０が使用されている。この埋設された層１１は通例、酸化被膜であるが、集積回路２０の改善された化学的防護のために窒化物層を含んでもよく、この層は一般的にエピタキシャル成長した半導体物質からなる表面層内及び層上に設けられる。本事例において、基板１０及び前記表面層の半導体物質はケイ素であるが、代わりに前記表面層が例えばＧａＡｓ又はＧａＮのような他の半導体物質であることも可能である。埋設された絶縁層１１は、この処理においてエッチング停止層として使用される。代わりにｐ−ｎ接合がエッチング停止層として使用されてもよい。ここには示されていないが、他の実施例において、一般的にＬＯＣＯＳにより作成され、その上に熱酸化物を備える従来の基板が利用される。半導体デバイスは次いで、例えば薄膜技術で酸化物上に定められる。これらデバイスは同様に、例えばＣＭＯＳ又はＢＩＣＭＯＳ技術で前記基板上に適用される。エッチング処理中、半導体基板の一部はメサ構造(mesa-structure)として保たれる。
本実施例において、半導体デバイスは、複数の半導体素子を備えた集積回路である。これは特に、認識を目的に使用するのに適している。しかしながら、この半導体デバイスは、例えば発光ダイオード又は静電放電保護用のダイオードのようなダイオードを代わりに有してもよい。他の実施例において、上記半導体デバイスは、温度センサのようなセンサ又は医療応用に望ましいような何らかの他のデバイスのようなセンサを有する。このような応用において、前記デバイスは、データをワイヤレス送信するためのアンテナを好ましくは具備している。
集積回路２０は、活性化領域Ａに複数の半導体素子（図示せず）を有する。これら素子は、相互接続構造（明確には図示せず）で所望のパターンに従って相互接続されている。この構造は第１のビアパッド(via pad)２１及び第２のビアパッド２２を有し、これらパッド２１、２２は、前記活性化領域Ａの略外側を横方向にある領域Ｂに存在している。これらビアパッドは好ましくは、その延性を考慮してアルミニウムの層に設けられる。しかしながら、Ｃｕ、Ｎｉ、Ａｇ又は導電ペーストが代わりに使用されることができる。
図２は、第２の樹脂層１２が第２の側面２に適用された後の結果を示す。この事例において、一般的な厚さが１０から２０μｍであるポリイミドが利用される。例えばスピンコーティングによってポリイミドに適用する前に、表面をきれいにして、接着性を向上させるための下塗り層が設けられる。ポリイミドを適用した後、それは最初に１２５℃に加熱され、その後２００℃に加熱される。次いで、フォトレジストが適用され、適当な放射線源に曝され、形成される。第２のビアパッド２２を露出させる接触ウィンドウ１３を作り出すために、ポリイミド層の構造化(structuring)を含んでいる。ポリイミドからなる第２の樹脂層１２も同様に、基板のエッジ領域Ｃ、一般的に６"ウエハーにおいて取り除かれる。エッジ領域Ｃにおける支持層１３の除去は、生産量に関し有益な効果を持つ。
図３は、導電層が基板１０の第２の側面２に設けられた後の結果を示す。この導電層は、接触パッド３１及び前記樹脂層１２を通り第２のビアパッド２２に延在している導電トラック３２を有するパターンで適用される。導電層は、Ａｌ又はＡｌベースの合金を含んでいる。第２のビアパッド２２にＡｌを使用することと併用して、これは良好な電気接続を提供し、フォイルの如何なる曲げ、及びデバイスの積層中、ラベルへの如何なる力に耐えるのに必要な柔軟性を持つ。代わりに、他の物質が電気めっきに基づいて使用される。この処理の最初のステップは、スパッタリングによるベース層の提供である。このベース層は通常パターン形成されてなく、非常に薄い。次いで、フォトレジストが適用され、接触パッド及び導体トラックの所望のパターンに従ってパターン形成される。これは銅を電気めっきすることが続き、その厚さは例えば０．５から１．３μである。最後に前記フォトレジストが取り除かれ、前記めっきベースがエッチングで取り除かれる。
図４は取り外し可能な取り付け手段４１を用いて、キャリア４０に取り付けられた後の基板１０を示す。本事例において、この手段４１は接着層であり、ＵＶ放射線を用いて照射されたとき外れる。それに対しキャリア４０は透明であり、本事例ではガラス層である。
キャリア４０に適用する前に、導電トラック３２及び樹脂層１２は、保護層３５で覆われる。本実施例ではこの保護層３５は、窒化ケイ素であり、約２５０℃の温度でＰＥＣＶＤにより堆積され、その厚さは約０．５から１．０μである。その後、保護層３５は、接触パッド３１を露出させるようにパターン形成される。保護層３５は接触パッド３１上を部分的に延在し、"レジスト定義した"ソルダーマスクとして機能する。接触パッド３１はその後、ＵＢＭ(under bump metallization)３６の堆積により強化される。本実施例において、ＵＢＭ３６はニッケルを含み、無電解で２から３μの厚さに堆積する。この処理は、ＵＢＭ３６を提供するのに追加のマスクを必要としない利点がある。代わりに、銅がＵＢＭ３６に対し使用されることができ、電気めっきにより適用されることができる。この事例では、ＵＢＭ３６及びガルヴァニックバンプ(galvanic bump)３７は、１回のステップで適用されてもよい。その厚さゆえに、ＵＢＭ３６は、保護層３５にわたり延在する。
最後に、バンプ３７がＵＢＭ３６上に適用される。本実施例において、バンプ３７は、Ｓｎ、ＳｎＢｉ又はＰｂＳｎからなるはんだキャップであり、所望の混合物の槽に浸漬することにより適用される。しかしながら、このＵＢＭ３６が約２５０℃の温度で、純粋なスズの槽に浸漬される場合、ＮｉＳｎの金属間化合物(intermetallics)が形成される。さらに、これ化合物は前記バンプの表面から突き出たニードル形式で形成される。これは、有効な結果を提供していない。これら金属間化合物の形態は、低融点のＳｎ合金を使用することにより防ぐことが可能である。このような合金の実施例は、ＳｎＰｂ、ＳｎＣｕ及びＳｎＢｉｘＩｎｙＺｎｚを含み、ｘ、ｙ及びｚの少なくとも１つは零よりも大きい。好ましくは、無鉛はんだが適用される。有利なことに、この合金化元素は、Ｓｎと前記金属化の金属、特にＡｕとの間における反応を妨害しない。
有利な変形例において、ニッケルのＵＢＭは、前記槽に浸漬する前に、金の接着層を具備する。このような金の接着層は、はんだぬれ性(solderability)を維持するのに必要とされる。しかしながら、上記金の層は、ニッケルのＵＢＭを提供した直後に浸漬ステップが実行される場合は必要とされないことが分かっている。
図５は、前記基板１０が第１の側面から薄くなった後の結果を示す。この薄化は通常、研磨により達成され、ＫＯＨを用いてエッチングが続けられる。前記埋設された層１１はここでエッチング停止層として働く。
図６は、他の多くのステップ後の結果を示す。これらステップは、基板１０の第２の側面２へのステップと同じであり、第１の樹脂層５２を提供、接触パッド３３及び第１の樹脂層５２を通り延在している導電トラック３４を有する導電層を提供、保護層５５を提供、ＵＢＭ５６を提供、及びバンプ５７を提供するステップを有する。
１つの重要な違いは、前記ビアパッド２１への接触ウィンドウ１４を作成するために、埋設された酸化被膜１１のパターン形成である。この埋設された酸化被膜１１のパターン形成は、樹脂層５２を提供した後に適切に実行される。この樹脂層５２はここでエッチングマスクとして働く。好ましくは、同じパターン形成ステップで、樹脂層５２及び埋設された酸化被膜１１はパターン形成され、分離レーン５３を作成する。これは、前記第１の樹脂層５２が丸くなったエッジとなるようなやり方で実行される。前記導電トラックはその後、第１の樹脂層５２及び埋設された酸化物１１における、前記ビアパッド２１にアクセスできる開口を埋めるが、前記分離レーン５３における開口は埋めないように設けられる。これは、樹脂層５２の全ての側面上を前記埋設された酸化被膜１１まで延在している保護面を第１の樹脂層５２に提供する。
図７は、第１の実施例における本発明のパッケージ１００を示す。前記デバイス１００は、集積回路２０と同じく、第１の接触パッド３３及び第２の接触パッド３１を有する。集積回路２０は、クラックの形成を最小限にするために、前記回路に圧縮歪みをかけている第１の樹脂層５２と第２の樹脂層１２との間に存在する。導電トラック３２、３４は、樹脂層１２、５２を夫々通り、ビアパッド２１、２２へ延在する。本実施例において、導電トラック３２、３４は同じビアパッド２１、２２に接続され、２つの側面１、２から利用されることができるパッケージにとなる。しかしながら、これは単なる例であり、実際に、これら導電トラック３２、３４は互いにずれていることが明らかである。導電トラック３２、３４は最後に接触パッド３１、３３へ行き、これらは保護層３５、５５を介し一部が露出される（'レジスト定義パッド'）。前記接触パッド３１、３３は、ＵＢＭ３６、５６を用いて強化され、本事例でははんだキャップであるバンプ３７、５７を具備する。保護層５５もパッケージ１００の横側面３において絶縁層１１まで延在する。パッケージ１００の第２の側面２における他の樹脂層は、例えばのこ引き又は切断のような従来の分離技術を用いて分離される。
図８は、パッケージ１００の第２の実施例である。この図において、実際に中間性生物２００は、キャリア４０に依然として取り付けられている状態で示されている。前記パッケージの第２の側面２において、接触パッドが定義されていないことが本実施例の第１の特徴である。樹脂層１２は単に保護層３５で覆われている。第１の樹脂層５２は、パッケージ１００の第１の側面１に存在し、接触パッド３４及び導電トラック３３はその上に定義され、前記導電トラック３３は、前記第１の樹脂層５２を通り延在している。バンプ５７は本実施例において、例えばＰｂ−Ｓｎ又はＳＡＣはんだ（Ｓｎ−Ａｇ−Ｃｕ）からなるバンプのような従来のバンプである。分離レーン５３は、第１の樹脂層５２における開口を用いて定義される。中間性生物２００は、第２の樹脂層１２を分割することにより、個々のパッケージに分割されることができる。これは、キャリア４０から前記中間生成物４００を外す前又は外した後に行うことができる。分離ステップその後実行される場合、中間性生物２００は樹脂層１２を分割する前に分離フォイルに適切に移される。
図９は、前記パッケージの第３の実施例を示し、前記中間生成物２００が再びキャリア４０に取り付けられた段階である。本実施例は、図６に示される第１の実施例と構造上同じである。違いは第２の側面２における接触パッド３１上のＵＢＭ３６にはんだが適用されていないことである。これは、前記生成物をキャリアから外すのに適している。その上、前記生成物２００が他のパッケージを備える組立体に積層される場合、１回のはんだ量で十分である。
図１０は、前記パッケージの第４の実施例を示し、前記中間生成物２００が再びキャリア４０に取り付けられた段階である。本実施例において、集積回路２０、及び樹脂層５２、１２の大部分は気密封止した状態で存在している。この気密封止は、両方の樹脂層１２、５２の上であり、それらに隣接して延在している保護層３５、５５により形成される。前記保護層５５は、分離レーン５３において延在し、これらレーンは明らかに全ての側面に存在している。保護層３５は、リング形状の構造３８において、樹脂層１２を通り酸化被膜１１まで延在している。樹脂層が容易に水分及び汚染物質を吸収するので、前記樹脂層１２、５２の大部分を保護するのに特に適している。これは樹脂層の膨張を引き起こす。適切に同じ性質である保護層３５、５５が絶縁層１１に延在しているので、そこへの接着は良好である。これにより、完成したパッケージが絶縁層１１に取り付けられ、これはより小さい圧縮ストレスを持つ、高温度下でのパッケージの安定性を向上させるように見える。樹脂層１２、５２と保護層３５、５５との間における熱膨張の差の結果としてのストレスは、特に樹脂層１２、５２の変形により解放される。
要するに、本発明によれば、柔軟なパッケージ１００は、第１の側面１と第２の側面２との間に薄化した背面基板１０及び相互接続構造を持つ半導体基板２０を有する。外部接触用の接触手段３１、３３及び第１の樹脂層５２は、前記パッケージ１００の第１の側面１に存在し、前記接触手段３１、３３は相互接続構造に結合されている。半導体デバイス２０は、第２の側面２において第２の樹脂層１２で少なくとも略覆われている。接触手段３１、３３は、第１の樹脂層５２上に存在し、前記第１の樹脂層５２を通り延在している再分配トラック３２、３４を用いて前記相互接続構造に結合されている。保護層５５は、第１の樹脂層５２及び再分配トラック３２、３４を少なくとも略覆っている。
本発明におけるステップの断面図を示す。 本発明におけるステップの断面図を示す。 本発明におけるステップの断面図を示す。 本発明におけるステップの断面図を示す。 本発明におけるステップの断面図を示す。 本発明におけるステップの断面図を示す。 第１の実施例における前記パッケージの断面図を示す。 キャリアに接着するように中間生成物の段階の第２の実施例における前記パッケージの断面図を示す。 前記中間生成物の段階における、第３の実施例のパッケージの断面図を示す。 前記中間生成物の段階における、第４の実施例のパッケージの断面図を示す。

Claims (17)

  1. 第１の側面及び第２の側面を持つ柔軟な半導体パッケージであり、前記第１の側面と前記第２の側面との間に薄化した背面基板及び相互接続構造を持つ半導体デバイスが存在し、外部接触用の接触手段及び第１の樹脂層は前記第１の側面に存在し、前記接触手段は前記相互接続構造に結合され、前記半導体デバイスは前記第２の側面において第２の樹脂層で少なくとも略覆われている柔軟な半導体パッケージにおいて、
    前記接触手段は、前記第１の樹脂層上に存在し、前記第１の樹脂層を通り延在している再分配トラックを用いて前記相互接続構造に結合され、保護層が前記第１の樹脂層及び前記再分配トラックを少なくとも略覆っていることを特徴とする柔軟な半導体パッケージ。
  2. 前記第２の樹脂層も保護層で覆われている請求項１に記載の柔軟な半導体パッケージ。
  3. 前記半導体デバイスは、絶縁層を持つ基板を具備し、個々の前記樹脂層にある開口に隣接する及び／又は開口にある前記保護層は前記絶縁層まで延在し、それと共に前記半導体デバイスの気密封止を形成する請求項２に記載の柔軟な半導体パッケージ。
  4. 前記保護層は無機物を有する請求項１に記載のパッケージ。
  5. 前記樹脂層の１つは丸くなったエッジを具備している請求項１に記載の柔軟な半導体パッケージ。
  6. 前記半導体デバイスは基板面及び相互接続面を持ち、前記基板面に半導体基板が存在し、前記相互接続面に前記相互接続構造が存在し、前記基板面に前記第１の樹脂層が存在し、及び前記第２の樹脂層は前記相互接続面に存在している請求項１に記載のパッケージ。
  7. 前記接触手段は、前記保護層を通り延在している接触パッドである請求項１に記載の柔軟な半導体パッケージ。
  8. 少なくとも１つの接触パッドが前記第２の樹脂層にあり、前記保護層にある開口を介し露出している請求項２に記載の柔軟な半導体パッケージ。
  9. 請求項７又は８に記載の柔軟な半導体パッケージ、及びバンプを用いて前記接触パッドに結合されている接触パッドを具備している他の電子デバイスを有する組立体。
  10. −基板面及び反対側に相互接続面を持ち、前記相互接続面に相互接続構造を具備する複数の半導体デバイスを持つウエハーを供給するステップ、
    −前記相互接続構造に樹脂層を適用するステップ、
    −接着剤を用いて第１の側面を持つ前記ウエハーをキャリアに取り付けるステップ、
    −前記ウエハーを前記第２の側面から薄化するステップ、
    −他の樹脂層を前記ウエハーの前記第２の側面に適用するステップ、
    −これにより形成される前記半導体パッケージの少なくとも幾つかを前記キャリアから取り外すステップ
    を有する複数の半導体パッケージを製造する方法において、
    前記接触手段は、前記第１の樹脂層を通り延在している再配分トラックを用いて前記相互接続構造に結合される第１の樹脂層上に定義され、保護層が前記第１の樹脂層及び前記再配分トラックに適用されることを特徴とする複数の半導体パッケージを製造する方法。
  11. 前記ウエハーの前記第２の側面上にある前記樹脂層は、分離レーンを定義するようにパターン形成され、他の保護層は、このパターン形成された前記樹脂層に適用される請求項１０に記載の方法。
  12. 前記ウエハーは酸化被膜を持ち、前記保護層を適用する前に、前記分離レーンにおける前記酸化被膜は取り除かれる請求項１０に記載の方法。
  13. 前記ウエハーの前記第２の側面上にある前記樹脂層は、前記分離レーンに丸くなったエッジを持つようにパターン形成される請求項１０又は１１に記載の方法。
  14. 前記接触手段は接触パッドであり、はんだはキャップ形式で前記接触パッドに適用される請求項１０に記載の方法。
  15. 前記はんだバンプは、所望の混合物の槽に浸漬することにより適用される請求項１４に記載の方法。
  16. 前記パッケージが前記樹脂層を分割することにより個々に区別されることができるように、前記樹脂層の１つが前記パッケージの間に連続している、請求項１に記載の複数の半導体パッケージを有する中間生成物。
  17. 前記樹脂層を分割することにより、請求項１５に記載の中間生成物を分離する方法。
JP2007557647A 2005-03-02 2006-02-27 半導体パッケージ及び作成パッケージを製造する方法 Pending JP2008532307A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05101593 2005-03-02
PCT/IB2006/050599 WO2006092754A2 (en) 2005-03-02 2006-02-27 A method of manufacturing a semiconductor packages and packages made

Publications (2)

Publication Number Publication Date
JP2008532307A true JP2008532307A (ja) 2008-08-14
JP2008532307A5 JP2008532307A5 (ja) 2009-04-16

Family

ID=36577514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007557647A Pending JP2008532307A (ja) 2005-03-02 2006-02-27 半導体パッケージ及び作成パッケージを製造する方法

Country Status (8)

Country Link
US (1) US20080150118A1 (ja)
EP (1) EP1856728B1 (ja)
JP (1) JP2008532307A (ja)
CN (1) CN100514591C (ja)
AT (1) ATE412251T1 (ja)
DE (1) DE602006003316D1 (ja)
TW (1) TW200711081A (ja)
WO (1) WO2006092754A2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007004137A2 (en) * 2005-07-01 2007-01-11 Koninklijke Philips Electronics N.V. Electronic device
JP2009516369A (ja) * 2005-11-11 2009-04-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ チップアセンブリ及びそのチップアセンブリの製造方法
JP4956128B2 (ja) * 2006-10-02 2012-06-20 ルネサスエレクトロニクス株式会社 電子装置の製造方法
US8093689B2 (en) * 2007-07-02 2012-01-10 Infineon Technologies Ag Attachment member for semiconductor sensor device
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
TW201114003A (en) * 2008-12-11 2011-04-16 Xintec Inc Chip package structure and method for fabricating the same
US8072041B2 (en) * 2009-04-08 2011-12-06 Finisar Corporation Passivated optical detectors with full protection layer
CN104133314B (zh) * 2009-05-02 2019-07-12 株式会社半导体能源研究所 显示设备
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8952519B2 (en) * 2010-01-13 2015-02-10 Chia-Sheng Lin Chip package and fabrication method thereof
JP5521862B2 (ja) * 2010-07-29 2014-06-18 三菱電機株式会社 半導体装置の製造方法
US10446442B2 (en) * 2016-12-21 2019-10-15 Globalfoundries Inc. Integrated circuit chip with molding compound handler substrate and method
KR20180136148A (ko) * 2017-06-14 2018-12-24 에스케이하이닉스 주식회사 범프를 구비하는 반도체 장치
KR102435517B1 (ko) * 2018-04-12 2022-08-22 에스케이하이닉스 주식회사 칩 스택 패키지
KR102545168B1 (ko) * 2019-03-26 2023-06-19 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US5386623A (en) * 1990-11-15 1995-02-07 Hitachi, Ltd. Process for manufacturing a multi-chip module
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system
EP1041624A1 (en) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6720270B1 (en) * 2000-09-13 2004-04-13 Siliconware Precision Industries Co., Ltd. Method for reducing size of semiconductor unit in packaging process
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
JP4100936B2 (ja) * 2002-03-01 2008-06-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6798057B2 (en) * 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
WO2005117096A1 (ja) * 2004-05-31 2005-12-08 Sharp Takaya Electronics Industry Co., Ltd. 回路モジュールの製造方法、及びその方法により製造された回路モジュール

Also Published As

Publication number Publication date
TW200711081A (en) 2007-03-16
CN101133484A (zh) 2008-02-27
ATE412251T1 (de) 2008-11-15
CN100514591C (zh) 2009-07-15
WO2006092754A2 (en) 2006-09-08
US20080150118A1 (en) 2008-06-26
DE602006003316D1 (de) 2008-12-04
EP1856728A2 (en) 2007-11-21
WO2006092754A3 (en) 2007-01-18
EP1856728B1 (en) 2008-10-22

Similar Documents

Publication Publication Date Title
EP1856728B1 (en) A method of manufacturing semiconductor packages and packages made
JP2008532307A5 (ja)
US9893213B2 (en) Method of forming a wire bond sensor package
US6605525B2 (en) Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
US6838762B2 (en) Water-level package with bump ring
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
US4494688A (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore
US8502393B2 (en) Chip package and method for forming the same
US7687318B2 (en) Extended redistribution layers bumped wafer
US7569423B2 (en) Wafer-level-chip-scale package and method of fabrication
KR101157726B1 (ko) 극박 적층 칩 패키징
TWI529887B (zh) 晶片封裝體及其形成方法
KR20080055762A (ko) 반도체 장치 및 그 제조 방법
US8692367B1 (en) Wafer-level packaged device having self-assembled resilient leads
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
KR101121816B1 (ko) 반도체 디바이스 및 그 제조 방법
JP4619308B2 (ja) 半導体装置の製造方法及び支持テープ
US6821876B2 (en) Fabrication method of strengthening flip-chip solder bumps
JP4522213B2 (ja) 半導体装置の製造方法
KR100523298B1 (ko) 금 범프가 형성된 반도체 칩과 그 제조방법
JPH0414833A (ja) 半導体装置
KR20000075048A (ko) 웨이퍼 레벨에서의 적층 칩 패키지 제조방법
JP2001156243A (ja) 基板および半導体装置
JP2006173198A (ja) 半導体装置及びその製造方法
JP2010003720A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120126