WO2005117096A1 - 回路モジュールの製造方法、及びその方法により製造された回路モジュール - Google Patents

回路モジュールの製造方法、及びその方法により製造された回路モジュール Download PDF

Info

Publication number
WO2005117096A1
WO2005117096A1 PCT/JP2005/008371 JP2005008371W WO2005117096A1 WO 2005117096 A1 WO2005117096 A1 WO 2005117096A1 JP 2005008371 W JP2005008371 W JP 2005008371W WO 2005117096 A1 WO2005117096 A1 WO 2005117096A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
hole
base material
circuit module
conductive
Prior art date
Application number
PCT/JP2005/008371
Other languages
English (en)
French (fr)
Inventor
Shigeki Maruyama
Original Assignee
Sharp Takaya Electronics Industry Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004160546A external-priority patent/JP2005311267A/ja
Application filed by Sharp Takaya Electronics Industry Co., Ltd. filed Critical Sharp Takaya Electronics Industry Co., Ltd.
Publication of WO2005117096A1 publication Critical patent/WO2005117096A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G06K19/07783—Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Definitions

  • the present invention relates to a method of manufacturing a circuit module, and a circuit module manufactured by the method.
  • the present invention relates to a method of manufacturing a circuit module in which electronic components such as a semiconductor element, a resistance element, a capacitor element, and a coil element are mounted on a base material by a face-down method, and a circuit module manufactured by the method. It is.
  • a through hole 56 is provided in the IC chip mounting portion A of the base material 51 in correspondence with the bump 55 of the IC chip 53 (see FIG. 7 (A)).
  • a bonding agent for fixing the IC chip 53 is applied to the IC chip mounting portion A where the IC chip is to be arranged, and an adhesive layer 57 is provided (see FIG. 2B).
  • the IC chip 53 is arranged on the portion A where the adhesive layer 57 is formed so that the bump 55 is located in the through hole 56, and the IC chip 53 is fixed to the base material 51 (See (C) in the figure).
  • Energy F such as heat, light, electromagnetic waves such as high-frequency waves, and ultrasonic waves can be applied according to the pressure required for the fixing and the adhesive (see FIG. 3D).
  • a conductive pattern 52 with the position of the through hole 56 as the connection end 58 is provided, and the bump 55 in the through hole 56 and the conductive pattern 52 are connected. (See Fig. (E)).
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2002-231762
  • a method for manufacturing a circuit module according to a first invention includes:
  • the "electronic component” in this document is not particularly limited, and examples thereof include a semiconductor element, a resistance element, a capacitor element, and a coil element.
  • a method for detecting the position of the electrode is not particularly limited !, but the following embodiment is exemplified.
  • the position of the electronic component on the base material is detected through the base material from the other surface side, and the known information is detected.
  • An aspect in which the position of the electrode with respect to the base material is detected by using position information of the electrode relative to the electronic component.
  • the through-hole for exposing the electrode is provided. Therefore, unlike the conventional example, the through-hole and the It is possible to improve the reliability of connection between the electrode of the electronic component and the conductive pattern of the base material without the force that the position of the electrode is aligned or the adhesive does not protrude into the through hole. .
  • the step of conducting includes closing a gap that may exist at a boundary between the electrode surface and a peripheral portion of the through hole.
  • a step of forming at least a conductive portion that electrically conducts the electrode surface and the inner surface of the through hole with a conductive viscous material will be described.
  • the conductive viscous material refers to a material obtained by mixing a conductive powder or particles, a binder, and a viscous medium.
  • a typical example is a force having an Ag (silver) paste.
  • Ag silver
  • various commercially available materials referred to as conductive pastes, conductive inks, and the like are applicable.
  • a method of forming the conductive portion is not particularly limited, but a method of forming the conductive viscous material by a printing method, a dispensing method, or the like is exemplified.
  • it is preferable to use a thermosetting material as the conductive viscous material because the material can be quickly cured by heating and the time required for mounting can be shortened.
  • the gap is not always present at the boundary, but may be formed depending on the material of the base material or the method of forming the through hole.
  • this gap in order to electrically conduct from the electrode to the other surface side of the base material, for example, when an electroless plating is performed, bubbles around the plating liquid may adhere to the gap. With May be harmed. Therefore, in the step of conducting, the gap is closed with the conductive viscous material to form a conducting portion that electrically conducts at least the electrode surface and the inner surface of the through hole. Thus, electrical continuity between the electrode surface and the inner surface of the through hole can be ensured.
  • an interlayer insulating layer made of an insulating material on the circuit pattern Forming an interlayer insulating layer made of an insulating material on the circuit pattern; forming a through hole exposing an interlayer conductive portion of the circuit pattern on the upper surface of the interlayer insulating layer;
  • the interlayer conduction portion refers to a portion that allows the laminated circuit patterns to conduct with each other.
  • a plurality of the circuit patterns can be stacked, so that complicated wiring that crosses three-dimensionally becomes possible.
  • the through-hole for exposing the interlayer conductive portion is provided.
  • the insulating material in which the through-hole is formed in advance is used for the insulating material.
  • the through hole and the interlayer conductive portion may not be aligned with each other, or the adhesive may protrude into the through hole. The reliability of the connection between the circuit patterns stacked together can be improved.
  • a circuit module manufacturing method according to the first or second aspect, further comprising: forming a circuit pattern made of a conductive material;
  • an interlayer insulating layer made of an insulating material having a through hole exposing an interlayer conductive portion of the circuit pattern on the upper surface of the interlayer insulating layer, on the circuit pattern; Electrically conducting from the interlayer conduction portion to the upper surface side of the interlayer insulation layer;
  • the through-hole is formed in advance in the interlayer insulating material, the step of forming the through-hole can be omitted.
  • It is formed of a conductive viscous material so as to at least electrically connect the electrode surface and the inner surface of the through hole so as to close a gap that may be present at a boundary between the electrode surface and the peripheral portion of the through hole.
  • a circuit module includes:
  • a conducting portion formed so as to electrically conduct the electrode force to the other surface side of the base material
  • a circuit module comprising:
  • An interlayer insulating layer formed of an insulating material and formed on the circuit pattern; and an interlayer conductive portion of the circuit pattern exposed on the upper surface of the interlayer insulating layer.
  • a circuit module according to a seventh invention includes:
  • a conducting portion formed so as to electrically conduct the electrode force to the other surface side of the base material
  • a circuit module comprising:
  • An insulating material having a through hole for exposing an interlayer conductive portion of the circuit pattern to an upper surface of the interlayer insulating layer; an interlayer insulating layer formed on the circuit pattern; A conducting portion for electrically conducting up to the upper surface side of the interlayer insulating layer;
  • circuit module manufacturing method and the circuit module manufactured by the method according to the present invention it is possible to improve the reliability of the connection between the electrode of the electronic component and the conductive pattern of the base material. ! /, Has an excellent effect.
  • FIG. 1 shows a method for manufacturing a circuit module according to a first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view illustrating a method of mounting electronic components and a wireless tag as a circuit module manufactured by the method.
  • FIG. 2 is a diagram showing the same mounting method, and is a perspective view also showing the back side force of the base material.
  • FIG. 3 is an enlarged cross-sectional view showing the vicinity of an electrode of a semiconductor element as an electronic component mounted on a base material by the same mounting method.
  • ⁇ 4] is a view showing a semiconductor element mounted on a base material by a mounting method according to a first modification of the present invention, (a) is a cross-sectional view, and (b) is an enlarged cross-sectional view of (a). .
  • FIG. 5 is a view showing a semiconductor element mounted on a base material by a mounting method according to a second modification of the present invention, wherein (a) is a cross-sectional view and (b) is an enlarged cross-sectional view of (a). .
  • FIG. 6 is a view showing a semiconductor element mounted on a base material by a mounting method according to a third modification of the present invention, wherein (a) is a cross-sectional view and (b) is an enlarged cross-sectional view of (a). .
  • FIG. 7 is a diagram showing a conventional method for mounting a semiconductor element.
  • FIG. 8 is a cross-sectional view showing a method of mounting an electronic component as a method of manufacturing a circuit module according to a second embodiment of the present invention, and a wireless tag as a circuit module manufactured by the method.
  • FIG. 9 is a cross-sectional view showing an electronic component mounting method as a circuit module manufacturing method according to a third embodiment of the present invention, and a wireless tag as a circuit module manufactured by the method.
  • FIG. 10 is a cross-sectional view illustrating a method of mounting an electronic component as a method of manufacturing a circuit module according to a fourth embodiment of the present invention, and a wireless tag as a circuit module manufactured by the method.
  • FIG. 11 is a cross-sectional view showing an electronic component mounting method as a circuit module manufacturing method according to a fifth embodiment of the present invention, and a wireless tag as a circuit module manufactured by the method.
  • FIG. 12 is a cross-sectional view showing a circuit module manufacturing method according to a sixth embodiment of the present invention, and a circuit module manufactured by the method.
  • FIG. 13 is a cross-sectional view showing a circuit module manufactured by the same manufacturing method.
  • FIGS. 1 to 6 show a mounting method of an electronic component as a method of manufacturing a circuit module according to a first embodiment of the present invention, and a wireless tag 1 as a circuit module configured by the mounting method. Is shown.
  • a semiconductor element 2 is exemplified as an electronic component.
  • the wireless tag 1 basically has a semiconductor element 2 connected to an antenna pattern 4 as a conductive pattern provided on a base material 3.
  • the base material 3 of the present example is made of a resin having optical transparency (for example, PET (PolyEthilene Terephthalate)).
  • the electrode 5 of the semiconductor element 2 of this example includes an aluminum layer 5a exposed through an opening of the protective film 2a for protecting the surface of the semiconductor element 2, a noria metal 5b formed on the aluminum layer 5a, and A thin metal film 5c formed on the barrier metal 5b (for example, a thin gold film formed by a snotter method).
  • the semiconductor element 2 is mounted on one surface of the substrate 3 (hereinafter, this surface is referred to as “front surface” and the other surface is referred to as “back surface”) in a face-down manner. (See Figure 1 (a) and Figure 2 (a)).
  • this mounting it is preferable that the lower end portion 2b of the semiconductor element 2 penetrates into the surface of the base material 3 to some extent as shown in FIG.
  • the adhesive 6 is applied to the mounting portion of the semiconductor element 2 on the surface of the base material 3, and the mounting portion is heated and softened, and the semiconductor element 2 is crimped thereon.
  • a method of thermocompression bonding directly to the base material 3 without using the adhesive 6 may be adopted. Noh.
  • Examples of the method of forming the through-holes 7 include exposing the electrodes 5 by laser processing or etching from the back side of the base material 3 and washing with plasma, an organic solvent, water, or the like. .
  • the cleaning includes plasma cleaning, chemical cleaning, organic solvent cleaning, and water cleaning. Which cleaning is used alone or in combination depends on the means for forming the through hole 7 (laser processing, etching, etc.). Etc.) and the material of the base material 3 and the electrode 5.
  • An antenna pattern 4 is formed on the back surface of the substrate 3, and the antenna pattern 4 is connected to the electrode 5 of the semiconductor element 2 exposed in the through hole 7.
  • an antenna pattern base material 9 is formed on the back surface of the base material 3 by an electric fieldless plating (see FIGS. 1C and 2C).
  • the antenna pattern base material 9 and the electrode 5 are electrically connected by forming the antenna pattern base material 9 also on the inner surface of the through hole 7 and the surface of the electrode 5 exposed in the through hole 7.
  • the antenna pattern 4 is formed by etching the antenna pattern base material 9.
  • the semiconductor element 2 is sealed on the surface of the base material 3 with a resin 10 (see FIG. 1 (e) and FIG. 2 (e)).
  • the method of mounting the semiconductor element 2 of this example can be changed, for example, as follows.
  • FIG. 5 shows a method in which an adhesive 6 is applied to a mounting portion of the semiconductor element 2 on the surface of the base material 3 and the mounting portion is heated and softened, and the semiconductor element 2 is crimped thereto. The case where it was adopted is shown.
  • FIG. 6 shows a case where a method of thermocompression bonding directly to the base material 3 without using the adhesive 6 is adopted by appropriately selecting the material of the base material 3.
  • the electrode 5 is exposed. Since the through hole 7 is provided, unlike the conventional example, the position of the through hole 7 and the electrode 5 do not match, and the adhesive does not protrude into the through hole 7. (In the present invention, even when the surface of the electrode 5 is covered with the adhesive 6, it is removed when forming the through-hole 7.) The connection between the electrode 5 of the semiconductor element 2 and the conductive pattern of the base material 3 Reliability can be improved.
  • FIG. 8 shows a mounting method of an electronic component as a method of manufacturing a circuit module according to a second embodiment of the present invention, and a wireless tag 1 as a circuit module configured by the mounting method. Is shown.
  • This embodiment differs from the first embodiment mainly in the following points. Therefore, the same parts as those in the first embodiment are denoted by the same reference numerals, and the description thereof will not be repeated (the same applies to other embodiments described below).
  • the antenna pattern 4 is formed on the back surface of the substrate 3, and the antenna pattern 4 is connected to the electrode 5 of the semiconductor element 2 exposed in the through hole 7.
  • an underlying Cu (copper) foil 21 as a conductive underlying foil is formed on the entire front and back surfaces of the base material 3 by electroless plating (see FIG. 8 (a)).
  • a resist 22 is printed on the underlying Cu foil 21 of the base material 3 with a mask (see FIG. 8B).
  • an electrolytic plating is applied to the underlying Cu foil 21 (see FIG. 8 (c)), and the resist 22 and the underlying Cu foil 21 thereunder are peeled off (see FIG. 8 (d)), whereby the antenna pattern 4 is formed. Is done.
  • FIG. 9 shows a mounting method of an electronic component as a method of manufacturing a circuit module according to a third embodiment of the present invention, and a wireless tag 1 as a circuit module configured by the mounting method. Is shown. This embodiment differs from the first embodiment mainly in the following points.
  • the semiconductor element 2 is mounted on the surface of the substrate 3 in a face-down manner on the surface of the substrate 3 (see FIG. 9A).
  • the mounting method in this example, a method is adopted in which the mounting portion of the semiconductor element 2 on the surface of the base material 3 is heated and softened, and the semiconductor element 2 is crimped thereon.
  • the position of the electrode 5 of the semiconductor element 2 on the substrate 3 is detected, and a through hole 7 for exposing the electrode 5 on the back surface of the substrate 3 is formed in the substrate 3 based on the position. (See Fig. 9 (b)).
  • the method of detecting the position of the electrode 5 is the same as in the first embodiment.
  • the through hole As a method for forming 7, a method is used in which the back surface side force of the base material 3 is also perforated by laser processing, and the electrode 5 is exposed by washing with plasma, a chemical solution, an organic solvent, water, etc. as in the first embodiment.
  • a gap S may be generated at the boundary between the surface of the electrode 5 and the peripheral portion of the through hole 7 (See Fig. 9 (b)).
  • the antenna pattern 4 is formed on the back surface of the substrate 3, and the antenna pattern 4 is connected to the electrode 5 of the semiconductor element 2 exposed in the through hole 7. If there is a gap S at the boundary between the surface of the electrode 5 and the peripheral edge of the through-hole 7, in order to electrically conduct from the electrode 5 to the back side of the substrate 3, for example, an electroless plating is performed. However, there may be a problem that the spillage of the plating liquid is hindered by bubbles attached to the gap S. Therefore, in this example, first, an Ag paste or an Ag nanopaste as a conductive paste is printed on the back surface of the base material 3 by a method such as a printing method or a dispensing method to form a conductive portion having the same pattern as the antenna pattern 4.
  • An underlayer pattern 25 is formed (FIG. 9C).
  • the base pattern 25 is also formed on the inner surface of the through-hole 7 and the surface of the electrode 5 exposed in the through-hole 7, thereby closing the gap S with the conductive paste.
  • the antenna pattern 4 is formed by subjecting the base pattern 25 to electrolytic plating (see FIG. 9D).
  • the wireless tag 1 as the circuit module of the present embodiment includes the base material 3, the semiconductor element 2 as an electronic component mounted on the surface of the base material 3 in a face-down manner, and the At least the surface of the electrode 5 and the through hole 7 are formed so as to close the through hole 7 formed so as to expose the electrode 5 of the semiconductor element 2 and the gap S that may be present at the boundary between the surface of the electrode 5 and the peripheral portion of the through hole 7.
  • FIG. 10 shows a method of mounting an electronic component as a method of manufacturing a circuit module according to a fourth embodiment of the present invention, and a wireless method as a circuit module configured by the mounting method.
  • Tag 1 is shown. This embodiment differs from the third embodiment mainly in the following points.
  • the antenna pattern 4 is formed on the back surface of the substrate 3, and the antenna pattern 4 is connected to the electrode 5 of the semiconductor element 2 exposed in the through hole 7.
  • a conductive portion 31 is formed by closing the inside of the through hole 7 with an Ag paste or the like as a conductive paste (see FIG. 10A).
  • an underlying Cu foil 21 as a conductive underlying foil is formed on the entire front and back surfaces of the substrate 3 by electroless plating (see FIG. 10 (b)).
  • a resist 22 is applied to the surface of the underlying Cu foil 21 (see FIG. 10 (c)), the resist 22 is exposed with a mask (see FIG. 10 (d)), and the resist 22 is etched (see FIG. e) to form a mask pattern 22a.
  • the mask pattern 22a can also be formed by printing the resist 22 on the underlying Cu foil 21 with a mask.
  • an electrolytic plating is applied to the underlying Cu foil 21 (see FIG. 10 (f)), and the mask pattern 22a and the underlying Cu foil 21 thereunder are peeled off (see FIG. 10 (g)), whereby the antenna pattern 4 is formed. Is done.
  • the same effect as in the third embodiment can also be obtained by the mounting method of the semiconductor element 2 and the wireless tag 1 of the present example.
  • the conductive base for forming the conductive portion 31 is used only in the through-hole 7, it is possible to reduce the amount of conductive paste which is generally expensive, thereby reducing the cost. Can be.
  • FIG. 11 shows a method of mounting an electronic component as a method of manufacturing a circuit module according to a fifth embodiment of the present invention, and a circuit module configured by the mounting method. 1 shows all wireless tags 1. This embodiment differs from the third embodiment mainly in the following points.
  • the antenna pattern 4 is formed on the back surface of the substrate 3, and the antenna pattern 4 is connected to the electrode 5 of the semiconductor element 2 exposed in the through hole 7.
  • an antenna pattern 4 as a conductive portion is formed on the back surface of the substrate 3 by a method such as an Ag paste or the like as a conductive paste by a printing method, a dispensing method, or the like (see FIG. 11).
  • the gap S is closed with the conductive paste by forming the antenna pattern 4 also on the inner surface of the through hole 7 and the surface of the electrode 5 exposed in the through hole 7.
  • the same effect as in the third embodiment can also be obtained by the mounting method of the semiconductor element 2 and the wireless tag 1 of this example.
  • the antenna pattern 4 is directly formed of the conductive paste, the number of steps can be significantly reduced.
  • FIGS. 12 and 13 show a method of manufacturing a circuit module 70 according to a sixth embodiment of the present invention, and a circuit module 70 manufactured by the method.
  • This embodiment is different from the first embodiment in that a plurality of electronic components 2a, 2b, and 2c are mounted on the surface of the base material 3 and the interlayer insulating layer made of the interlayer insulating material 71a is provided on the back surface of the base material 3 as shown below. It differs from the third embodiment mainly in that circuit patterns 4a and 4b of a multilayer structure are formed via 71.
  • a method for manufacturing a circuit module according to this example will be described step by step with reference to FIGS. 12 and 13.
  • a flexible sheet made of resin for example, PET
  • the interlayer insulating material 71a also has a surface facing the electronic component as a “front surface” and the other surface as a “back surface”.
  • the surface of the A number of electronic components 2a, 2b, 2c are mounted (see Fig. 12 (a)).
  • the mounting portions of the electronic components on the surface of the base 3 are heated and softened, and each of the mounting portions is provided with each electronic component.
  • the method of crimping parts is adopted.
  • a conducting portion 31a for electrically conducting from the electrode 5 of the electronic components 2a, 2b, 2c exposed in the through hole 7 to the back surface of the substrate 3 is formed, and the conducting portion 31a is formed in the conducting portion 31a.
  • a continuous first-layer circuit pattern 4a is formed on the back surface of the substrate 3 (see FIG. 12 (b)).
  • the gap S is closed with the conductive paste by forming a conductive portion 3 la by using an Ag paste or the like as a conductive paste by a printing method, a dispensing method, or the like, and is connected to the conductive portion 31 a.
  • the circuit pattern 4a is formed.
  • the conduction portion 3 la ensures electrical conduction between the surface of the electrode 5 and the inner surface of the through hole 7, and ensures electrical conduction between the surface of the electrode 5 and the inner surface of the through hole 7.
  • the interlayer insulating layer 71 is formed on the first-layer circuit pattern (see FIG. 12C).
  • the interlayer insulating layer 71 is formed by attaching an interlayer insulating material 71a with an adhesive 74 on the first layer circuit pattern 4a.
  • a conductive portion 31b for electrically connecting the interlayer conductive portion 72 of the first-layer circuit pattern 4a exposed in the through hole 73 to the back surface of the interlayer insulating material 71a is formed. Then, a second-layer circuit pattern 4b that is continuous with the conductive portion 31b is formed on the back surface of the interlayer insulating material 71a (see FIG. 12E). This can be performed in the same manner as (2) in this example. Through the above steps, the circuit module shown in FIG. 13A is manufactured.
  • the step of forming the circuit pattern 4a having the conductive material strength (the above (2) in the present example) and the inter-layer insulating material 71a The step of forming the insulating layer 71 on the circuit pattern 4a (the above (3) in this example), and forming the through hole 73 exposing the interlayer conductive portion 72 of the circuit pattern 4a on the upper surface of the interlayer insulating layer 71.
  • the circuit module 70 of the present example has a circuit pattern 4a having a conductive material strength, an interlayer insulating material 7la, and an interlayer insulating layer 71 formed on the circuit pattern 4a, and a circuit pattern 4a.
  • a through-hole 73 formed so as to expose the interlayer conductive portion 72 of the interlayer insulating layer 71 on the upper surface of the interlayer insulating layer 71, and a conductive portion 31b electrically connecting the interlayer conductive portion 72 to the upper surface side of the interlayer insulating layer 71.
  • One of the formed layers is laminated on the back surface of the base material 3, and the second-layer circuit pattern 4b is formed thereon.
  • circuit module 70 of the present example can be changed, for example, as follows.
  • a protective layer 75 is formed on the front surface and / or the back surface of the circuit module 70.
  • the protective layer 75 is formed by, for example, attaching a protective tape or sheet with an adhesive 74.
  • the same effect as in the third embodiment can be obtained by the method of manufacturing the circuit module 70 of the present example and the circuit module 70 manufactured by the method.
  • the present example since a plurality of circuit patterns 4a and 4b can be stacked, complicated wiring that crosses three-dimensionally becomes possible.
  • the through holes 73 that expose the interlayer conductive portions 72 are provided.
  • an insulating material in which the through holes 73 are formed in advance is used for the circuit.
  • the position of the through-hole 73 and the interlayer conduction portion 72 may not be aligned, or the adhesive 74 may protrude into the through-hole 73.
  • the reliability of the connection between the stacked circuit patterns 4a and 4b can be improved.
  • FIG. 14 shows a method of manufacturing a circuit module 80 according to a seventh embodiment of the present invention, and a circuit module 80 manufactured by the method.
  • the following points mainly differ from the sixth embodiment.
  • the position of the interlayer conductive portion 72 in the first-layer circuit pattern 4a is previously determined.
  • the interlayer insulating layer 71 in which the through hole 73 has been formed is formed on the first-layer circuit pattern 4a (see FIG. 14A).
  • the interlayer insulating layer 71 is formed by attaching an interlayer insulating material 71b with an adhesive 74 on the first-layer circuit pattern 4a.
  • the electrical connection from the interlayer conductive portion 72 in the first-layer circuit pattern 4a exposed in the through hole 73 to the back surface of the interlayer insulating material 71b is performed.
  • a conductive portion 3 lb for electrical conduction is formed, and a second-layer circuit pattern 4b continuous with the conductive portion 3 lb is formed on the back surface of the interlayer insulating material 7 lb (see FIG. 14B).
  • the circuit module 80 is manufactured.
  • the method of manufacturing the circuit module 80 of this example can be appropriately changed, for example, similarly to the modified examples (a) and (b) described in the sixth embodiment.
  • the method of manufacturing the circuit module 80 of the present example includes the steps of forming the circuit pattern 4a that also has the conductive material strength, and placing the interlayer conductive portion 72 of the circuit pattern 4a on the upper surface of the interlayer insulating layer 71.
  • One layer formed by the step of forming the conductive portion 31b is laminated on the back surface of the substrate 3, and the second-layer circuit pattern 4b is formed thereon.
  • the circuit module 80 of the present example has a circuit pattern 4a having a conductive material strength, and an interlayer having a through hole 73 for exposing the interlayer conductive portion 72 of the circuit pattern 4a to the upper surface of the interlayer insulating layer 71.
  • a layer formed of an insulating material 71b and formed by an interlayer insulating layer 71 formed on the circuit pattern 4a and a conductive portion 31b for electrically connecting the interlayer conductive portion 72 to the upper surface of the interlayer insulating layer 71 is formed.
  • One is laminated on the back surface of the base material 3, on which the second-layer circuit pattern 4b is formed.
  • a plurality of circuit patterns 4a and 4b are stacked as in the sixth embodiment. Therefore, complicated wiring that crosses three-dimensionally becomes possible. Further, in this example, since the through holes 73 are formed in the interlayer insulating material 71b in advance, the step of forming the through holes 73 can be omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

　本発明は、電子部品の電極と基材の導電パターンとの接続の信頼性を向上することができるようにすることを目的としている。 　本発明の回路モジュールの製造方法は、フェイスダウン方式で電子部品としての半導体素子２を基材３の一方の面に搭載する段階と、該基材３上における半導体素子２の電極５の位置を検出する段階と、該位置に基づいて、基材３の他方の面に電極５を露出させる貫通孔７を形成する段階と、電極５から基材３の他方の面側までを電気的に導通させる段階とを含んでいる。

Description

明 細 書
回路モジュールの製造方法、及びその方法により製造された回路モジュ ール 技術分野
[0001] 本発明は、フェイスダウン方式により半導体素子、抵抗素子、コンデンサ素子、コィ ル素子等の電子部品を基材に実装した回路モジュールの製造方法、及びその方法 により製造された回路モジュールに関するものである。
背景技術
[0002] 背景技術としては、特許文献 1記載の ICチップの実装方法を例示する。この方法は
、次の通りである。
(1) ICチップ 53の実装に際して、基材 51の ICチップ取付部位 Aに ICチップ 53が有 するバンプ 55に対応して貫通孔 56を設ける（図 7 (A)参照)。
(2) ICチップが配置される ICチップ取付部位 Aに、 ICチップ 53を固定するための接 着剤を塗布して接着層 57を設ける（同図 (B)参照)。
(3) ICチップ 53を、貫通孔 56にバンプ 55が位置するようにして接着層 57が形成さ れている前記部位 Aに配置し、この ICチップ 53を基材 51に対して固定させる（同図（ C)参照)。この固定化に際して必要な圧力、及び接着剤に応じて熱、光、高周波な どの電磁波、超音波などのエネルギー Fを与えることができる（同図（D)参照)。
(4) ICチップ取付面側とは反対側の面に、貫通孔 56の位置を接続端部 58とする導 電パターン 52を設けて、貫通孔 56内のバンプ 55と導電パターン 52とを接続する（同 図 (E)参照)。
[0003] 特許文献 1：特開 2002— 231762号公報
発明の開示
発明が解決しょうとする課題
[0004] ところが、貫通孔 56が設けられた基材 51に ICチップ 53を固定するようになっている ので、次の課題がある。
[0005] (1)温度変化により、基材 51や ICチップ 53のパッケージが収縮し、貫通孔 56とバン プ 55の位置にずれが生じたり、貫通孔 56の大きさが変化したりし得るため、基材 51 に貫通孔 56を設ける現場環境の温度と、基材 51へ ICチップ 53を取り付ける現場環 境の温度とが異なると、貫通孔 56とバンプ 55の位置が合わないことがある。このため 、貫通孔 56内にバンプ 55が十分に露出せず、バンプ 55と導電パターン 52との接続 不良の原因になる。また、仮に、ある程度の収縮に対応し得るように貫通孔 56又はバ ンプ 55の大きさや間隔を十分に確保すると、基材 51及び ICチップ 53の小型化の制 約になる。
[0006] (2) ICチップ 53の基材 51への接着時において、 ICチップ 53及び基材 51に対する 押圧力が強すぎたり、接着剤が多すぎたりすると、接着剤が貫通孔 56内にはみ出て 、その中に位置するバンプ 55の表面にも付着してしまうことがあり、バンプ 55と導電 パターン 52との接続不良の原因になる。このような問題の発生を避けるために、例え ば図 7 (E)のように接着剤を少な目にすると、 ICチップ 53及び基材 51の間に空隙が 生じてしまい、 ICチップ 53の下面やバンプ 55が十分に覆われないので、耐湿性や 接着性に懸念がある。
課題を解決するための手段
[0007] 上記課題を解決するために、第 1の発明の回路モジュールの製造方法は、
フェイスダウン方式で電子部品を基材の一方の面に搭載する段階と、
該基材上における前記電子部品の電極の位置を検出する段階と、
該位置に基づいて、前記基材の他方の面に前記電極を露出させる貫通孔を形成 する段階と、
前記電極から前記基材の他方の面側までを電気的に導通させる段階と を含んでいる。
[0008] 本書における「電子部品」としては、特に限定されないが、半導体素子、抵抗素子、 コンデンサ素子、コイル素子等を例示する。
[0009] 前記電極の位置を検出する方法としては、特に限定されな!、が、次の態様を例示 する。
(1)前記基材が光透過性を有して ヽる場合に、前記他方の面側から前記基材を通し て該基材上における前記電極の位置を直接検出する態様。 (2)前記基材が光透過性を有して!/ヽる場合に、前記他方の面側から前記基材を通し て該基材上における前記電子部品の位置を検出し、既知の情報である前記電子部 品に対する相対的な前記電極の位置情報を利用することにより、前記基材に対する 前記電極の位置を検出する態様。
(3)前記一方の面側から前記基材上における前記電子部品の位置を検出し、既知 の情報である前記電子部品に対する相対的な前記電極の位置情報を利用すること により、前記基材に対する前記電極の位置を検出する態様。
[0010] この構成によれば、前記電子部品を前記基材に固定した後で、前記電極を露出さ せる前記貫通孔を設けるようにしているので、従来例とは異なり、前記貫通孔と前記 電極の位置が合わな力つたり、接着剤が前記貫通孔内にはみ出した状態になったり することがなぐ電子部品の電極と基材の導電パターンとの接続の信頼性を向上する ことができる。
[0011] 第 2の発明の回路モジュールの製造方法としては、前記第 1の発明において、 前記導通させる段階は、前記電極表面と前記貫通孔の周縁部との境界に存在し得 る隙間を塞ぐように、少なくとも前記電極表面及び前記貫通孔の内面を電気的に導 通する導通部を導電性粘性材料により形成する段階を含んだ態様を例示する。
[0012] 前記導電性粘性材料とは、導電性を有する粉末又は粒子と、バインダーと、粘性媒 体とを混合してなる材料をいい、代表例として Ag (銀)ペーストがある力 その他にも 導電物質の種類や、粉末又は粒子の大きさや、バインダーや、粘性媒体の組合せに より、導電性ペースト、導電性インク等と称されて市販されている種々の材料が該当 する。前記導通部を形成する方法としては、特に限定されないが、前記導電性粘性 材料を印刷法、デイスペンス法等の手法を用いて形成する方法を例示する。また、前 記導電性粘性材料としては、熱硬化性のものを採用すると、加熱により速やかに硬化 させることができ、実装に力かる時間を短縮できるので、好ましい。
[0013] 前記隙間は、前記境界に必ずしも存在するものではな!、が、前記基材の材質や前 記貫通孔の形成方法によっては形成されることがある。この隙間が存在したままでは 、前記電極から前記基材の他方の面側までを電気的に導通させるために、例えば無 電解メツキを行おうとすると、メツキ液の回り込みが前記隙間に付着した気泡などで阻 害されてしまうことがある。そこで、前記導通させる段階では、前記隙間を前記導電性 粘性材料で塞ぐことにより、少なくとも前記電極表面及び前記貫通孔の内面を電気 的に導通する導通部を形成するようにしている。これにより、前記電極表面及び前記 貫通孔の内面の電気的導通を確保することができる。
[0014] 第 3の発明の回路モジュールの製造方法としては、前記第 1又は 2の発明において 導電性材料からなる回路パターンを形成する段階と、
絶縁性材料力 なる層間絶縁層を前記回路パターンの上に形成する段階と、 前記回路パターンの層間導通部位を前記層間絶縁層の上面に露出させる貫通孔 を形成する段階と、
前記層間導通部位から前記層間絶縁層の上面側までを電気的に導通させる段階 と
により形成される層を前記基材の他方の面上に少なくとも 1つ以上積層するようにし た態様を例示する。
[0015] 前記層間導通部位とは、積層された回路パターン同士を互いに導通させる部位の ことをいう。
[0016] この方法によれば、複数の前記回路パターンを積層することができるので、三次元 的に交差した複雑な配線が可能になる。また、前記層間絶縁層を前記回路パターン の上に形成した後で、前記層間導通部位を露出させる前記貫通孔を設けるようにし ているので、例えば、予め前記貫通孔を形成した絶縁性材料を前記回路パターンの 上に接着剤で接着する場合と比較して、前記貫通孔と前記層間導通部位の位置が 合わな力つたり、前記接着剤が前記貫通孔内にはみ出した状態になったりすることが なぐ積層された回路パターン同士の接続の信頼性を向上することができる。
[0017] 第 4の発明の回路モジュールの製造方法としては、前記第 1又は 2の発明において 導電性材料からなる回路パターンを形成する段階と、
該回路パターンの層間導通部位を前記層間絶縁層の上面に露出させる貫通孔を 有した絶縁性材料力 なる層間絶縁層を前記回路パターンの上に形成する段階と、 前記層間導通部位から前記層間絶縁層の上面側までを電気的に導通させる段階 と
により形成される層を前記基材の他方の面上に少なくとも 1つ以上積層するようにし た態様を例示する。
[0018] この方法によれば、複数の前記回路パターンを積層することができるので、三次元 的に交差した複雑な配線が可能になる。また、前記層間絶縁材に予め前記貫通孔を 形成して!/ヽるので、該貫通孔を形成する工程を省くことができる。
[0019] 第 5の発明の回路モジュールは、
基材と、
該基材の一方の面にフェイスダウン方式で搭載された電子部品と、
前記電子部品が搭載された前記基材の他方の面に該電子部品の電極を露出させ るように形成された貫通孔と、
前記電極表面と前記貫通孔の周縁部との境界に存在し得る隙間を塞ぐように、少 なくとも前記電極表面及び前記貫通孔の内面を電気的に導通するように導電性粘性 材料により形成された導通部と
を備えている。
[0020] この構成によれば、前記第 2の発明と同様の効果が得られる。
[0021] 第 6の発明の回路モジュールは、
基材と、
該基材の一方の面にフェイスダウン方式で搭載された電子部品と、
前記電子部品が搭載された前記基材の他方の面に該電子部品の電極を露出させ るように形成された貫通孔と、
前記電極力 前記基材の他方の面側までを電気的に導通させるように形成された 導通部と
を備えた回路モジュールであって、
導電性材料力 なる回路パターンと、
絶縁性材料カゝらなり、前記回路パターンの上に形成された層間絶縁層と、 前記回路パターンの層間導通部位を前記層間絶縁層の上面に露出させるように形 成された貫通孔と、
前記層間導通部位から前記層間絶縁層の上面側までを電気的に導通させる導通 部と
により形成された層が前記基材の他方の面上に少なくとも 1つ以上積層されてなつて いる。
[0022] この構成によれば、前記第 3の発明と同様の効果が得られる。
[0023] 第 7の発明の回路モジュールは、
基材と、
該基材の一方の面にフェイスダウン方式で搭載された電子部品と、
前記電子部品が搭載された前記基材の他方の面に該電子部品の電極を露出させ るように形成された貫通孔と、
前記電極力 前記基材の他方の面側までを電気的に導通させるように形成された 導通部と
を備えた回路モジュールであって、
導電性材料力 なる回路パターンと、
該回路パターンの層間導通部位を前記層間絶縁層の上面に露出させる貫通孔を 有した絶縁性材料カゝらなり、前記回路パターンの上に形成された層間絶縁層と、 前記層間導通部位から前記層間絶縁層の上面側までを電気的に導通させる導通 部と
により形成された層が前記基材の他方の面上に少なくとも 1つ以上積層されてなつて いる。
[0024] この構成によれば、前記第 4の発明と同様の効果が得られる。
発明の効果
[0025] 本発明に係る回路モジュールの製造方法及びその方法により製造された回路モジ ユールによれば、電子部品の電極と基材の導電パターンとの接続の信頼性を向上す ることができると!/、う優れた効果を奏する。
図面の簡単な説明
[0026] [図 1]本発明を具体ィ匕した第一実施形態に係る回路モジュールの製造方法としての 電子部品の実装方法と、その方法により製造された回路モジュールとしての無線タグ とを示す断面図である。
圆 2]同実装方法を示す図であって、基材の裏側力も見た斜視図である。
圆 3]同実装方法により基材に実装された電子部品としての半導体素子の電極近傍 を示す拡大断面図である。
圆 4]本発明の第一の変更例に係る実装方法により基材に実装された半導体素子を 示す図であり、（a)は断面図、（b)は (a)の拡大断面図である。
圆 5]本発明の第二の変更例に係る実装方法により基材に実装された半導体素子を 示す図であり、（a)は断面図、（b)は (a)の拡大断面図である。
圆 6]本発明の第三の変更例に係る実装方法により基材に実装された半導体素子を 示す図であり、（a)は断面図、（b)は (a)の拡大断面図である。
[図 7]従来の半導体素子の実装方法を示す図である。
圆 8]本発明を具体ィ匕した第二実施形態に係る回路モジュールの製造方法としての 電子部品の実装方法と、その方法により製造された回路モジュールとしての無線タグ とを示す断面図である。
圆 9]本発明を具体ィ匕した第三実施形態に係る回路モジュールの製造方法としての 電子部品の実装方法と、その方法により製造された回路モジュールとしての無線タグ とを示す断面図である。
圆 10]本発明を具体ィ匕した第四実施形態に係る回路モジュールの製造方法としての 電子部品の実装方法と、その方法により製造された回路モジュールとしての無線タグ とを示す断面図である。
圆 11]本発明を具体ィ匕した第五実施形態に係る回路モジュールの製造方法としての 電子部品の実装方法と、その方法により製造された回路モジュールとしての無線タグ とを示す断面図である。
圆 12]本発明を具体ィ匕した第六実施形態に係る回路モジュールの製造方法と、その 方法により製造された回路モジュールとを示す断面図である。
圆 13]同製造方法により製造された回路モジュールを示す断面図である。
圆 14]本発明を具体ィ匕した第七実施形態に係る回路モジュールの製造方法と、その 方法により製造された回路モジュールとを示す断面図である。 符号の説明
1 回路モジュールとしての無線タグ
2 電子部品としての半導体素子
3 基材
4 アンテナパターン
5 電極
5a アルミニウム層
5b バリアメタル
5c 金属薄膜
5d ノ ンプ
6 接着剤
7 貫通孔
9 アンテナパターン基材
10 樹脂
21 下地 Cu箔
22 レジス卜
22a マスクノ ターン
25 下地パターン
31 導通部
70 回路モジユーノレ
71a 眉間絶 材
71b 眉間絶 材
71 層間絶縁層
72 層間導通部位
73 貫通孔
74 接着剤
75 保護層 80 回路モジユーノレ
S 隙間
発明を実施するための最良の形態
[0028] 図 1〜図 6は本発明を具体ィ匕した第一実施形態の回路モジュールの製造方法とし ての電子部品の実装方法と、同実装方法により構成された回路モジュールとしての 無線タグ 1を示している。本例では、電子部品として半導体素子 2を例示する。
[0029] この無線タグ 1は、図 1〜図 3に示すように、基本的に、基材 3に設けられた導電パ ターンとしてのアンテナパターン 4に半導体素子 2が接続されてなるものである。本例 の基材 3は、光透過性を有する榭脂（例えば PET (PolyEthilene Terephthalate) )から なっている。また、本例の半導体素子 2の電極 5は、半導体素子 2の表面を保護する 保護膜 2aの開口孔に露出するアルミニウム層 5aと、該アルミニウム層 5aの上に形成 されたノリアメタル 5bと、該バリアメタル 5bの上に形成された金属薄膜 5c (例えばス ノッタ法により形成した金薄膜)とを備えている。
[0030] この無線タグ 1における半導体素子 2の実装方法を、主に図 1及び図 2を参照しな 力 順を追って説明する。
[0031] (1)基材 3の一方の面（以下、この面を「表面」といい、他方の面を「裏面」という。）に フェースダウン方式で半導体素子 2を基材 3に搭載する（図 1 (a)及び図 2 (a)参照)。 この搭載に際しては、同図に示すように半導体素子 2の下端部 2bを基材 3の表面に ある程度入り込ませることが好ましい。この搭載方法として、本例では、基材 3表面に おける半導体素子 2の取付部位に接着剤 6を塗布するとともに該取付部位を加熱し 軟化させた状態にしておき、そこに半導体素子 2を圧着する方法 (図 3参照)を採用し ている。また、別の搭載方法としては、例えば基材 3の材質を適宜選択することにより 、接着剤 6を使用せずに直接基材 3に熱圧着する方法 (図 4参照)を採用することも可 能である。
[0032] (2)基材 3上における半導体素子 2の電極 5の位置を検出し、該位置に基づいて、基 材 3の裏面に電極 5を露出させる貫通孔 7を該基材 3に形成する（図 1 (b)及び図 2 (b )参照)。電極 5の位置を検出する方法としては、基材 3の裏面側から光透過性を有 する基材 3を通して半導体素子 2の電極 5を撮影手段（CCD (Charge Coupled Device)、 CMOS (Complementary Metaト Oxide- Semiconductor)ィメ ~~ジャ ~~、 VMI S (登録商標） (Threshold Voltage Modulation Image Sensor)素子を利用したカメラ等 )によって撮影し、この画像を画像処理することによって検出する方法を例示する。貫 通孔 7の形成方法としては、基材 3の裏面側からレーザー加工や、エッチングにより 孔開けするとともに、プラズマ、有機溶剤、水等で洗浄することにより電極 5を露出さ せることを例示する。言うまでもないが、前記洗浄には、プラズマ洗浄、薬液洗浄、有 機溶剤洗浄、水洗浄があり、どの洗浄を単独で使うか、組み合わせて使うかは、貫通 孔 7の形成手段（レーザー加工、エッチング等）、基材 3や電極 5の材料によって異な る。
[0033] (3)基材 3の裏面にアンテナパターン 4を形成するとともに、該アンテナパターン 4と 貫通孔 7内に露出する半導体素子 2の電極 5とを接続する。具体的には、まず、基材 3裏面にアンテナパターン基材 9を無電界メツキにより形成する（図 1 (c)及び図 2 (c) 参照)。このとき、アンテナパターン基材 9を貫通孔 7内面及び該貫通孔 7内に露出す る電極 5の表面にも形成することにより、アンテナパターン基材 9と電極 5とを電気的 に接続させる。その後、アンテナパターン基材 9をエッチングすることによりアンテナ パターン 4を形成する。
[0034] (4)基材 3の表面に半導体素子 2を榭脂 10で封止する（図 1 (e)及び図 2 (e)参照)。
そして、図 2 (e)に二点鎖線で示す切断線に沿って切り離すと、無線タグ 1が完成す る。
[0035] なお、本例の半導体素子 2の実装方法は、例えば次のように変更することもできる。
(a)半導体素子 2として、図 5及び図 6に示すように、電極 5が、金属薄膜 5cの上にバ ンプ 5dを備えたものを使用すること。ここで、図 5は、基材 3表面における半導体素子 2の取付部位に接着剤 6を塗布するとともに該取付部位を加熱し軟化させた状態にし ておき、そこに半導体素子 2を圧着する方法を採用した場合を示している。また、図 6 は、基材 3の材質を適宜選択することにより、接着剤 6を使用せずに直接基材 3に熱 圧着する方法を採用した場合を示して ヽる。
[0036] (b)電極 5の位置を検出する方法を、次の態様に変更すること。
(b - 1)基材 3の裏面側力 基材 3を通して該基材 3上における半導体素子 2の位置 を検出し、既知の情報である半導体素子 2に対する相対的な電極 5の位置情報を利 用することにより、基材 3に対する電極 5の位置を検出する態様。
(b— 2)基材 3の表面側力 基材 3上における半導体素子 2の位置を検出し、既知の 情報である半導体素子 2に対する相対的な電極 5の位置情報を利用することにより、 基材 3に対する電極 5の位置を検出する態様。この態様は基材 3が光透過性を有し ていない場合でもよい。
[0037] (c)榭脂 10による封止を省くこと。例えば、無線タグ 1をラベルとして使用するときであ つて、半導体素子 2側をラベルの表示面とする場合であれば、該表示面を有するシ ート材により半導体素子 2がカバーされるので、榭脂封止を省くことができ、コストを低 減できる。
[0038] (d)アンテナパターン 4を形成するとともに該アンテナパターン 4及び電極 5を接続す る方法において、メツキによる導電性薄膜に代えて、蒸着による導電性薄膜や、導電 性ペースト、ナノメタルインク (ナノレベルの導電性粒子を含んだ導電性インク）、又は ナノペースト（ナノレベルの導電性粒子を含んだ導電性ペースト）を印刷又はディス ペンスしてなる導電性薄膜等を採用すること。
[0039] 以上のように構成された本例の半導体素子 2の実装方法及びその方法により製造 された無線タグ 1によれば、半導体素子 2を基材 3に固定した後で、電極 5を露出させ る貫通孔 7を設けるようにしているので、従来例とは異なり、貫通孔 7と電極 5の位置 が合わなかったり、接着剤が貫通孔 7内にはみ出した状態になったりすることがなく（ 本発明では、電極 5の表面が接着剤 6で覆われていても貫通孔 7を形成するときに排 除される。）、半導体素子 2の電極 5と基材 3の導電パターンとの接続の信頼性を向上 することができる。
[0040] 次に、図 8は本発明を具体ィ匕した第二実施形態に係る回路モジュールの製造方法 としての電子部品の実装方法と、同実装方法により構成された回路モジュールとして の無線タグ 1を示している。本実施形態は、以下に示す点において、主に第一実施 形態と相違している。従って、同実施形態と共通する部分については、同一符号を 付することにより重複説明を省く（以下の他の実施形態についても同様)。
[0041] 以下、本例における電子部品としての半導体素子 2の実装方法を、図 8を参照しな 力 順を追って説明する。
[0042] (1)第一実施形態の実装方法における（1)、（2)を行う。本例では、半導体素子 2の 基材 3への搭載方法として、基材 3表面における半導体素子 2の取付部位を加熱し 軟化させた状態にしておき、そこに半導体素子 2を圧着する方法を採用している。
[0043] (2)基材 3の裏面にアンテナパターン 4を形成するとともに、該アンテナパターン 4と 貫通孔 7内に露出する半導体素子 2の電極 5とを接続する。具体的には、まず、無電 解メツキにより、導電性の下地箔としての下地 Cu (銅)箔 21を基材 3の表裏全体に形 成する（図 8 (a)参照）。次いで、基材 3の下地 Cu箔 21上にレジスト 22をマスクで印 刷する（図 8 (b)参照)。次いで、下地 Cu箔 21に対して電解メツキを施し（図 8 (c)参 照）、レジスト 22及びその下の下地 Cu箔 21を剥離すると（図 8 (d)参照）、アンテナパ ターン 4が形成される。
[0044] (3)必要に応じて半導体素子 2を榭脂で封止したり、基材 3を切断することにより個々 の無線タグ 1に切り離したりする工程については、第一実施形態と同様である。
[0045] 本例の半導体素子 2の実装方法及び無線タグ 1によっても、第一実施形態と同様 の効果を得ることができる。
[0046] 次に、図 9は本発明を具体ィ匕した第三実施形態に係る回路モジュールの製造方法 としての電子部品の実装方法と、同実装方法により構成された回路モジュールとして の無線タグ 1を示している。本実施形態は、以下に示す点において、主に第一実施 形態と相違している。
[0047] 以下、本例における電子部品としての半導体素子 2の実装方法を、図 9を参照しな 力 順を追って説明する。
[0048] (1)基材 3の表面にフェースダウン方式で半導体素子 2を基材 3に搭載する（図 9 (a) 参照)。この搭載方法として、本例では、基材 3表面における半導体素子 2の取付部 位を加熱し軟化させた状態にしておき、そこに半導体素子 2を圧着する方法を採用し ている。
[0049] (2)基材 3上における半導体素子 2の電極 5の位置を検出し、該位置に基づいて、基 材 3の裏面に電極 5を露出させる貫通孔 7を該基材 3に形成する（図 9 (b)参照)。電 極 5の位置を検出する方法としては、第一実施形態と同様である。本例では、貫通孔 7の形成方法として、基材 3の裏面側力もレーザー加工により孔開けするとともに、第 一実施形態と同様にプラズマ、薬液、有機溶剤、水等で洗浄することにより電極 5を 露出させる方法を採用しているが、電極 5と、 PET等の榭脂からなる基材 3との密着 性が十分でないと、電極 5表面と貫通孔 7の周縁部との境界に隙間 Sが生じることが ある（図 9 (b)参照)。
[0050] (3)基材 3の裏面にアンテナパターン 4を形成するとともに、該アンテナパターン 4と 貫通孔 7内に露出する半導体素子 2の電極 5とを接続する。電極 5表面と貫通孔 7の 周縁部との境界に隙間 Sが存在していると、電極 5から基材 3の裏面側までを電気的 に導通させるために、例えば無電解メツキを行おうとすると、メツキ液の回り込みが隙 間 Sに付着した気泡などで阻害されてしまうという不具合が生じることがある。そこで、 本例では、まず、基材 3の裏面に導電性ペーストとしての Agペーストや Agナノペース ト等を印刷法、デイスペンス法等の手法により、アンテナパターン 4と同一パターンか らなる導通部としての下地パターン 25を形成する（図 9 (c) )。このとき、下地パターン 25を貫通孔 7内面及び該貫通孔 7内に露出する電極 5の表面にも形成することによ り、隙間 Sを導電性ペーストで塞ぐ。これにより、電極 5表面及び貫通孔 7の内面の電 気的導通を確保し、電極 5表面及び貫通孔 7の内面の電気的導通を確保する。その 後、下地パターン 25に対して電解メツキを施すことにより、アンテナパターン 4を形成 する（図 9 (d)参照)。
[0051] (4)必要に応じて半導体素子 2を榭脂で封止したり、基材 3を切断することにより個々 の無線タグ 1に切り離したりする工程については、第一実施形態と同様である。
[0052] 以上のように、本例の回路モジュールとしての無線タグ 1は、基材 3と、該基材 3の 表面にフェイスダウン方式で搭載された電子部品としての半導体素子 2と、裏面に半 導体素子 2の電極 5を露出させるように形成された貫通孔 7と、電極 5表面と貫通孔 7 の周縁部との境界に存在し得る隙間 Sを塞ぐように、少なくとも電極 5表面及び貫通 孔 7の内面を電気的に導通するように導電性粘性材料としての導電性ペーストにより 形成された導通部 25とを備えて 、る。
[0053] 本例の半導体素子 2の実装方法及び無線タグ 1によれば、第一実施形態と同様の 効果に加え、上記本例特有の効果を得ることができる。 [0054] 次に、図 10は本発明を具体ィ匕した第四実施形態に係る回路モジュールの製造方 法としての電子部品の実装方法と、同実装方法により構成された回路モジュールとし ての無線タグ 1を示している。本実施形態は、以下に示す点において、主に第三実 施形態と相違している。
[0055] 以下、本例における電子部品としての半導体素子 2の実装方法を、図 10を参照し ながら順を追って説明する。
[0056] (1)第三実施形態の実装方法における（1)、 （2)を行う。
[0057] (2)基材 3の裏面にアンテナパターン 4を形成するとともに、該アンテナパターン 4と 貫通孔 7内に露出する半導体素子 2の電極 5とを接続する。具体的には、まず、貫通 孔 7内を導電性ペーストとしての Agペースト等で塞ぐことにより導通部 31を形成する（ 図 10 (a)参照)。これにより、隙間 Sを導電性ペーストで塞ぐことにより、電極 5表面及 び貫通孔 7の内面の電気的導通を確保し、電極 5表面及び貫通孔 7の内面の電気的 導通を確保する。次いで、無電解メツキにより導電性の下地箔としての下地 Cu箔 21 を基材 3の表裏全体に形成する（図 10 (b)参照)。次いで、下地 Cu箔 21の表面にレ ジスト 22を塗布し（図 10 (c)参照）、レジスト 22をマスクで露光し（図 10 (d)参照）、レ ジスト 22をエッチングする（図 10 (e)参照）ことにより、マスクパターン 22aを形成する 。このマスクパターン 22aは、下地 Cu箔 21上にレジスト 22をマスクで印刷することに より形成することもできる。次いで、下地 Cu箔 21に対して電解メツキを施し（図 10 (f) 参照）、マスクパターン 22a及びその下の下地 Cu箔 21を剥離すると（図 10 (g)参照） 、アンテナパターン 4が形成される。
[0058] (3)必要に応じて半導体素子 2を榭脂で封止したり、基材 3を切断することにより個々 の無線タグ 1に切り離したりする工程については、第一実施形態と同様である。
[0059] 本例の半導体素子 2の実装方法及び無線タグ 1によっても、第三実施形態と同様 の効果を得ることができる。特に、本例では、導通部 31を形成するための導電性べ 一ストを貫通孔 7内にのみ使用しているので、一般に割高な導電性ペーストの使用 量を低減でき、コストを低減することができる。
[0060] 次に、図 11は本発明を具体ィ匕した第五実施形態に係る回路モジュールの製造方 法としての電子部品の実装方法と、同実装方法により構成された回路モジュールとし ての無線タグ 1を示している。本実施形態は、以下に示す点において、主に第三実 施形態と相違している。
[0061] 以下、本例における電子部品としての半導体素子 2の実装方法を、図 11を参照し ながら順を追って説明する。
[0062] (1)第三実施形態の実装方法における（1)、（2)を行う。
[0063] (2)基材 3の裏面にアンテナパターン 4を形成するとともに、該アンテナパターン 4と 貫通孔 7内に露出する半導体素子 2の電極 5とを接続する。本例では、基材 3の裏面 に導電性ペーストとしての Agペースト等を印刷法、デイスペンス法等の手法により、 導通部としてのアンテナパターン 4を形成する（図 11参照)。このとき、アンテナパタ ーン 4を貫通孔 7内面及び該貫通孔 7内に露出する電極 5の表面にも形成することに より、隙間 Sを導電性ペーストで塞ぐ。これにより、電極 5表面及び貫通孔 7の内面の 電気的導通を確保し、電極 5表面及び貫通孔 7の内面の電気的導通を確保する。
[0064] (3)必要に応じて半導体素子 2を榭脂で封止したり、基材 3を切断することにより個々 の無線タグ 1に切り離したりする工程については、第一実施形態と同様である。
[0065] 本例の半導体素子 2の実装方法及び無線タグ 1によっても、第三実施形態と同様 の効果を得ることができる。特に、本例では、アンテナパターン 4を導電性ペーストで 直接的に形成しているので、工数を大幅に低減できる。
[0066] 次に、図 12及び図 13は本発明を具体化した第六実施形態に係る回路モジュール 70の製造方法と、その方法により製造された回路モジュール 70を示している。本実 施形態は、以下に示すように、基材 3の表面に複数個の電子部品 2a, 2b, 2cが実装 される点と、基材 3の裏面に層間絶縁材 71aからなる層間絶縁層 71を介して多層構 造の回路パターン 4a, 4bが形成される点において主に第三実施形態と相違している
[0067] 以下、本例における回路モジュールの製造方法を、図 12及び図 13を参照しながら 順を追って説明する。本例の基材 3及び層間絶縁材 7 laとしては、榭脂（例えば PET )製の可撓性シートを採用している。なお、基材 3と同様に、層間絶縁材 71aも、電子 部品に対畤する側の面を「表面」と 、、他方の面を「裏面」と 、う。
[0068] (1)第三実施形態の実装方法における（1)、（2)を行うことにより、基材 3の表面に複 数の電子部品 2a, 2b, 2cを搭載する（図 12 (a)参照)。本例では、電子部品 2a, 2b , 2cの基材 3への搭載方法として、基材 3表面における各電子部品の取付部位をカロ 熱し軟化させた状態にしておき、その各取付部位に各電子部品を圧着する方法を採 用している。
[0069] (2)貫通孔 7内に露出する電子部品 2a, 2b, 2cの電極 5から基材 3の裏面側までを 電気的に導通させる導通部 31aを形成するとともに、該導通部 31aに連続する第 1層 目の回路パターン 4aを基材 3の裏面に形成する（図 12 (b)参照)。本例では、導電性 ペーストとしての Agペースト等を印刷法、デイスペンス法等の手法により、導通部 3 la を形成することにより隙間 Sを導電性ペーストで塞ぐとともに、該導通部 31aに連続す る回路パターン 4aを形成する。この導通部 3 laにより、電極 5表面及び貫通孔 7の内 面の電気的導通を確保し、電極 5表面及び貫通孔 7の内面の電気的導通を確保す る。
[0070] (3)第 1層目の回路パターンの上に層間絶縁層 71を形成する（図 12 (c)参照)。本 例では、第 1層目の回路パターン 4aの上に接着剤 74で層間絶縁材 71aを貼り付け ることにより、この層間絶縁層 71を形成している。
[0071] (4)第 1層目の回路パターン 4aにおける層間導通部位 72の位置を検出し、該位置 に基づいて、層間絶縁材 71aの裏面に層間導通部位 72を露出させる貫通孔 73を該 層間絶縁材 71aに形成する（図 12 (d)参照)。これは、第三実施形態の実装方法に おける（2)と同様に行うことができる。
[0072] (5)貫通孔 73内に露出する第 1層目の回路パターン 4aにおける層間導通部位 72か ら層間絶縁材 71aの裏面側までを電気的に導通させる導通部 31bを形成するととも に、該導通部 31bに連続する第 2層目の回路パターン 4bを層間絶縁材 71aの裏面 に形成する（図 12 (e)参照)。これは、本例における前記（2)と同様に行うことができ る。以上の工程により、図 13 (a)に示す回路モジュールを製造する。
[0073] 以上のように、本例の回路モジュール 70の製造方法は、導電性材料力もなる回路 ノターン 4aを形成する段階 (本例における前記（2) )と、層間絶縁材 71aからなる層 間絶縁層 71を回路パターン 4aの上に形成する段階 (本例における前記（3) )と、回 路パターン 4aの層間導通部位 72を層間絶縁層 71の上面に露出させる貫通孔 73を 形成する段階 (本例における前記 (4) )と、層間導通部位 72から層間絶縁層 71の上 面側までを電気的に導通させる導通部 3 lbを形成する段階 (本例における前記（5) ) とにより形成される層を基材 3の裏面上に 1つ積層するようにしており、その上に第 2 層目の回路パターン 4bを形成するようにしている。
[0074] これにより、本例の回路モジュール 70は、導電性材料力もなる回路パターン 4aと、 層間絶縁材 7 laからなり、回路パターン 4aの上に形成された層間絶縁層 71と、回路 パターン 4aの層間導通部位 72を層間絶縁層 71の上面に露出させるように形成され た貫通孔 73と、層間導通部位 72から層間絶縁層 71の上面側までを電気的に導通 させる導通部 31bとにより形成された層が基材 3の裏面上に 1つ積層されてなつてお り、その上に第 2層目の回路パターン 4bが形成されている。
[0075] なお、本例の回路モジュール 70の製造方法は、例えば次のように変更することもで きる。
(a)本例における前記（3)〜（5)を繰り返すことにより、 3層以上の回路パターンを設 けること。
[0076] (b)図 13 (b)に示すように、回路モジュール 70の表面及び (又は)裏面に、保護層 7 5を形成すること。この保護層 75は、例えば、保護用のテープやシート等を接着剤 74 で貼り付けることにより形成する。
[0077] 本例の回路モジュール 70の製造方法と、その方法により製造された回路モジユー ル 70によっても、第三実施形態と同様の効果を得ることができる。特に、本例では、 複数の回路パターン 4a, 4bを積層することができるので、三次元的に交差した複雑 な配線が可能になる。また、層間絶縁層 71を回路パターン 4aの上に形成した後で、 層間導通部位 72を露出させる貫通孔 73を設けるようにしているので、例えば、予め 貫通孔 73を形成した絶縁性材料を回路パターン 4aの上に接着剤 74で接着する場 合と比較して、貫通孔 73と層間導通部位 72の位置が合わな力つたり、接着剤 74が 貫通孔 73内にはみ出した状態になったりすることがなぐ積層された回路パターン 4a , 4b同士の接続の信頼性を向上することができる。
[0078] 次に、図 14は本発明を具体ィ匕した第七実施形態に係る回路モジュール 80の製造 方法と、その方法により製造された回路モジュール 80を示している。本実施形態は、 以下に示す点にぉ 、て、主に第六実施形態と相違して 、る。
[0079] 本例では、図 14に示すように、第六実施形態の製造方法における（3)及び (4)に 代えて、第 1層目の回路パターン 4aにおける層間導通部位 72の位置に予め貫通孔 73を形成しておいた層間絶縁層 71を、第 1層目の回路パターン 4aの上に形成する（ 図 14 (a)参照)。これは、例えば、第 1層目の回路パターン 4aの上に、接着剤 74付き の層間絶縁材 71bを貼り付けることにより、層間絶縁層 71を形成する。次いで、第六 実施形態の製造方法における（5)を行うことにより、貫通孔 73内に露出する第 1層目 の回路パターン 4aにおける層間導通部位 72から層間絶縁材 71bの裏面側までを電 気的に導通させる導通部 3 lbを形成するとともに、該導通部 3 lbに連続する第 2層目 の回路パターン 4bを層間絶縁材 7 lbの裏面に形成する（図 14 (b)参照)。以上のェ 程により、回路モジュール 80を製造する。
[0080] なお、本例の回路モジュール 80の製造方法も、例えば、第六実施形態で説明した 変更例 (a)及び (b)と同様に適宜変更することができる。
[0081] 以上のように、本例の回路モジュール 80の製造方法は、導電性材料力もなる回路 ノターン 4aを形成する段階と、該回路パターン 4aの層間導通部位 72を層間絶縁層 71の上面に露出させる貫通孔 73を有した層間絶縁材 71bからなる層間絶縁層 71を 回路パターン 4aの上に形成する段階と、層間導通部位 72から層間絶縁層 71の上 面側までを電気的に導通させる導通部 31bを形成する段階とにより形成される層を 基材 3の裏面上に 1つ積層するようにしており、その上に第 2層目の回路パターン 4b を形成するようにしている。
[0082] これにより、本例の回路モジュール 80は、導電性材料力もなる回路パターン 4aと、 該回路パターン 4aの層間導通部位 72を層間絶縁層 71の上面に露出させる貫通孔 73を有した層間絶縁材 71bからなり、回路パターン 4aの上に形成された層間絶縁層 71と、層間導通部位 72から層間絶縁層 71の上面側までを電気的に導通させる導通 部 31bとにより形成された層が基材 3の裏面上に 1つ積層されてなつており、その上 に第 2層目の回路パターン 4bが形成されている。
[0083] 本例の回路モジュール 80の製造方法と、その方法により製造された回路モジユー ル 80によれば、第六実施形態と同様に、複数の回路パターン 4a, 4bを積層すること ができるので、三次元的に交差した複雑な配線が可能になる。また、本例では、層間 絶縁材 71bに予め貫通孔 73を形成しているので、該貫通孔 73を形成する工程を省 くことができる。
なお、本発明は前記実施形態に限定されるものではなぐ発明の趣旨から逸脱しな V、範囲で適宜変更して具体ィ匕することもできる。

Claims

請求の範囲
[1] フェイスダウン方式で電子部品を基材の一方の面に搭載する段階と、
該基材上における前記電子部品の電極の位置を検出する段階と、
該位置に基づいて、前記基材の他方の面に前記電極を露出させる貫通孔を形成 する段階と、
前記電極から前記基材の他方の面側までを電気的に導通させる段階と を含む回路モジュールの製造方法。
[2] 前記導通させる段階は、前記電極表面と前記貫通孔の周縁部との境界に存在し得 る隙間を塞ぐように、少なくとも前記電極表面及び前記貫通孔の内面を電気的に導 通する導通部を導電性粘性材料により形成する段階を含む請求項 1記載の回路モ ジュールの製造方法。
[3] 導電性材料からなる回路パターンを形成する段階と、
絶縁性材料力 なる層間絶縁層を前記回路パターンの上に形成する段階と、 前記回路パターンの層間導通部位を前記層間絶縁層の上面に露出させる貫通孔 を形成する段階と、
前記層間導通部位から前記層間絶縁層の上面側までを電気的に導通させる段階 と
により形成される層を前記基材の他方の面上に少なくとも 1つ以上積層するようにし た請求項 1又は 2記載の回路モジュールの製造方法。
[4] 導電性材料からなる回路パターンを形成する段階と、
該回路パターンの層間導通部位を前記層間絶縁層の上面に露出させる貫通孔を 有した絶縁性材料力 なる層間絶縁層を前記回路パターンの上に形成する段階と、 前記層間導通部位から前記層間絶縁層の上面側までを電気的に導通させる段階 と
により形成される層を前記基材の他方の面上に少なくとも 1つ以上積層するようにし た請求項 1又は 2記載の回路モジュールの製造方法。
[5] 基材と、
該基材の一方の面にフェイスダウン方式で搭載された電子部品と、 前記電子部品が搭載された前記基材の他方の面に該電子部品の電極を露出させ るように形成された貫通孔と、
前記電極表面と前記貫通孔の周縁部との境界に存在し得る隙間を塞ぐように、少 なくとも前記電極表面及び前記貫通孔の内面を電気的に導通するように導電性粘性 材料により形成された導通部と
を備えた回路モジュール。
[6] 基材と、
該基材の一方の面にフェイスダウン方式で搭載された電子部品と、
前記電子部品が搭載された前記基材の他方の面に該電子部品の電極を露出させ るように形成された貫通孔と、
前記電極力 前記基材の他方の面側までを電気的に導通させるように形成された 導通部と
を備えた回路モジュールであって、
導電性材料力 なる回路パターンと、
絶縁性材料カゝらなり、前記回路パターンの上に形成された層間絶縁層と、 前記回路パターンの層間導通部位を前記層間絶縁層の上面に露出させるように形 成された貫通孔と、
前記層間導通部位から前記層間絶縁層の上面側までを電気的に導通させる導通 部と
により形成された層が前記基材の他方の面上に少なくとも 1つ以上積層されてなる回 路モジユーノレ。
[7] 基材と、
該基材の一方の面にフェイスダウン方式で搭載された電子部品と、
前記電子部品が搭載された前記基材の他方の面に該電子部品の電極を露出させ るように形成された貫通孔と、
前記電極力 前記基材の他方の面側までを電気的に導通させるように形成された 導通部と
を備えた回路モジュールであって、 導電性材料力 なる回路パターンと、
該回路パターンの層間導通部位を前記層間絶縁層の上面に露出させる貫通孔を 有した絶縁性材料カゝらなり、前記回路パターンの上に形成された層間絶縁層と、 前記層間導通部位から前記層間絶縁層の上面側までを電気的に導通させる導通 部と
により形成された層が前記基材の他方の面上に少なくとも 1つ以上積層されてなる回 路モジユーノレ。
PCT/JP2005/008371 2004-05-31 2005-05-06 回路モジュールの製造方法、及びその方法により製造された回路モジュール WO2005117096A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-160546 2004-05-31
JP2004160546A JP2005311267A (ja) 2004-02-02 2004-05-31 半導体素子の実装方法及び実装構造

Publications (1)

Publication Number Publication Date
WO2005117096A1 true WO2005117096A1 (ja) 2005-12-08

Family

ID=35451145

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/008371 WO2005117096A1 (ja) 2004-05-31 2005-05-06 回路モジュールの製造方法、及びその方法により製造された回路モジュール

Country Status (1)

Country Link
WO (1) WO2005117096A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006092754A2 (en) * 2005-03-02 2006-09-08 Koninklijke Philips Electronics N.V. A method of manufacturing a semiconductor packages and packages made
US8129220B2 (en) 2009-08-24 2012-03-06 Hong Kong Polytechnic University Method and system for bonding electrical devices using an electrically conductive adhesive

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01257339A (ja) * 1988-04-06 1989-10-13 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH088293A (ja) * 1994-06-16 1996-01-12 Casio Comput Co Ltd 電子部品の接続構造およびその接続方法
JP2000208556A (ja) * 1999-01-11 2000-07-28 Nec Corp 半導体装置及び半導体装置の製造方法
JP2002231855A (ja) * 2001-02-05 2002-08-16 Dainippon Printing Co Ltd Ｃｓｐタイプの半導体装置及びその作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01257339A (ja) * 1988-04-06 1989-10-13 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH088293A (ja) * 1994-06-16 1996-01-12 Casio Comput Co Ltd 電子部品の接続構造およびその接続方法
JP2000208556A (ja) * 1999-01-11 2000-07-28 Nec Corp 半導体装置及び半導体装置の製造方法
JP2002231855A (ja) * 2001-02-05 2002-08-16 Dainippon Printing Co Ltd Ｃｓｐタイプの半導体装置及びその作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006092754A2 (en) * 2005-03-02 2006-09-08 Koninklijke Philips Electronics N.V. A method of manufacturing a semiconductor packages and packages made
WO2006092754A3 (en) * 2005-03-02 2007-01-18 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor packages and packages made
US8129220B2 (en) 2009-08-24 2012-03-06 Hong Kong Polytechnic University Method and system for bonding electrical devices using an electrically conductive adhesive
US8833418B2 (en) 2009-08-24 2014-09-16 The Hong Kong Polytechnic University Method and system for bonding electrical devices using an electrically conductive adhesive

Similar Documents

Publication Publication Date Title
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
US7514636B2 (en) Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
US6404052B1 (en) Multi-layer flexible printed wiring board
US9282628B2 (en) Component built-in board and method of manufacturing the same
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
US20020115278A1 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
JP2003500832A (ja) 高密度電子パッケージ及びその製造方法
CN203608443U (zh) 印刷电路和包括该印刷电路的电子模块
JP2007110010A (ja) フレキシブルプリント配線板、フレキシブルプリント回路板、およびそれらの製造方法
JP2013115345A (ja) 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
JP2014135389A (ja) 金属基材フィルムを用いたフレキシブルプリント配線基板、及びそれを用いた非接触型ｉｃカード。
JP3951409B2 (ja) Ｉｃカードとその製造法
JPH10149901A (ja) 電気抵抗器および電気抵抗器の製造方法
JP2002246542A (ja) パワーモジュール及びその製造方法
WO2005117096A1 (ja) 回路モジュールの製造方法、及びその方法により製造された回路モジュール
JP3693060B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003256798A (ja) 非接触式データキャリア及びその製造方法
JP3951462B2 (ja) 電子部品実装体及びその製造方法
JP4491380B2 (ja) 半導体装置の製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JPH02120093A (ja) Ｉｃカード用プリント配線板とその製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP3956849B2 (ja) 多層基板の製造方法
JP2015114754A (ja) デュアルｉｃカード
CN113556884B (zh) 内埋式电路板及其制作方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP